[go: up one dir, main page]

CN102866877A - 存储器控制器及操作方法，及含存储器控制器的电子设备 - Google Patents

存储器控制器及操作方法，及含存储器控制器的电子设备 Download PDF

Info

Publication number
CN102866877A
CN102866877A CN2012102321328A CN201210232132A CN102866877A CN 102866877 A CN102866877 A CN 102866877A CN 2012102321328 A CN2012102321328 A CN 2012102321328A CN 201210232132 A CN201210232132 A CN 201210232132A CN 102866877 A CN102866877 A CN 102866877A
Authority
CN
China
Prior art keywords
seed
page
clauses
memory controller
subclauses
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012102321328A
Other languages
English (en)
Other versions
CN102866877B (zh
Inventor
文贵妍
吴和锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN102866877A publication Critical patent/CN102866877A/zh
Application granted granted Critical
Publication of CN102866877B publication Critical patent/CN102866877B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/202—Non-volatile memory
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7207—Details relating to flash memory management management of metadata or control data
    • H10W72/884—
    • H10W74/00—
    • H10W90/732—
    • H10W90/752—
    • H10W90/754—

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)
  • Storage Device Security (AREA)
  • Memory System (AREA)

Abstract

本发明提供一种存储器控制器及操作方法以及具有该存储器控制器的电子设备。所述方法包括通过使用在与当前将要编程的页面对应的存储的种子组中包括的种子来生成伪随机数，其中存储的种子组存储在多个种子组当中。通过使用伪随机数对将要在当前页面编程的数据进行随机化并且存储器控制器输出随机化的数据。固态驱动器(SSD)或诸如存储卡的其他存储设备包括存储器控制器并且包括存储多个种子组的只读存储器(ROM)。存储器控制器包括微处理器和只读存储器(ROM)，该只读存储器(ROM)存储用于使得微处理器存取多个存储的种子组并从其中选择与当前将要编程的页面对应的种子的可执行代码。

Description

存储器控制器及操作方法,及含存储器控制器的电子设备
相关申请的交叉引用
本申请要求享有2011年7月8日提交的第10-2011-0068089号韩国专利申请的优先权，其通过全文引用合并于此。
技术领域
本发明构思的实施例涉及一种存储器控制器，更具体地，涉及一种可以减少彼此相邻的多个页面之间的种子相关性的存储器控制器、存储器控制器的操作方法以及具有该存储器控制器的电子设备。
背景技术
伪随机数广泛地用于通信系统或数据存储系统。伪随机数用于生成伪随机数序列。
因而，伪随机数指的是通过使用最初给出的初始值由预定机构（例如，伪随机数发生器）生成的数字。
因为真实的随机数的生成方法是不确定的，所以难以预测将要生成的下一个数值，即，数字。然而，通过伪随机数发生器生成的数字可以自伪随机数发生器的初始值算出，因此被称为伪随机数以区别于真实的随机数。
线性反馈移位寄存器(LFSR)用于生成伪随机数序列。LFSR可以通过改变被称为种子的初始值或改变反馈抽头（feedback tap）来改变伪随机数序列。
如上所述，可以通过使用初始值计算伪随机数，以使得伪随机数可以被计算出。
然而，在通信系统或数据存储系统中可能期望伪随机数不能被容易地计算出的生成方法。通信系统或数据存储系统中的随机化器（randomizer）并通过使用由LFSR生成的伪随机数序列将数据改变为随机化的数据。在通信系统或数据存储系统中，去随机化器（de-randominzer）通过使用由LFSR生成的相同的伪随机序列而将随机化的数据改变成为去随机化的数据。因此，在通信系统或数据存储系统中，期望随机化器或去随机化器用于其中伪随机数序列不能被容易地计算出的生成方法。
发明内容
本发明构思的实施例针对一种用于操作存储器控制器的方法，包括通过使用（在存储器控制器中存储的多个种子组中的）与当前将要编程的页面对应的存储的种子组中包括并从其选择的种子来生成伪随机数，以及通过使用伪随机数对将要在页面中编程的数据进行随机化并输出随机化的数据。
根据示范性实施例，固态驱动器(SSD)或其他存储设备（诸如SD存储卡）包括存储器控制器并且包括存储多个种子组的只读存储器(ROM)。存储器控制器包括微处理器和只读存储器(ROM)，该只读存储器(ROM)存储用于使得微处理器存取多个存储的种子组并从其选择与当前将要编程的页面对应的种子的可执行代码。存储器控制器中的存储可执行代码的只读存储器(ROM)也可以存储多个种子组。
根据示范性实施例，生成伪随机数包括通过使用所述页面的页面地址的至少一位来选择多个种子组当中的、与当前将要编程的页面对应的种子组，以及在选择的种子组中包括的多个条目（entry）之中选择由条目指针指定的条目作为种子并且通过使用选择的种子生成伪随机数。
存储器控制器的方法还包括在选择了由条目指针指定的条目之后改变所述条目指针。当存储器控制器被重置时，将改变的条目指针重置为缺省值。
根据另一示范性实施例，生成伪随机数包括通过使用与所述页面对应的字线地址的至少一位来选择多个种子组中的、与当前将要编程的页面对应的种子组，以及在选择的种子组中包括的多个条目之中选择由条目指针指定的条目作为种子并且通过使用选择的种子生成伪随机数。
当多个种子组的每一个对应于多个页面的每一个时，多个页面的数目等于存储单元阵列的字线的数目乘以存储在连接到每条字线的多个多层单元的每一个中的位的数目。
本发明构思的另一示范性实施例针对一种用于操作存储器控制器的方法，该方法包括：通过使用在每个均存储在不同的种子表格中的多个种子组中的、与当前将要编程的页面对应的种子组中包括的种子来生成伪随机数，以及通过使用伪随机数对将要在页面中编程的数据进行随机化并输出随机化的数据。
本发明构思的又一示范性实施例针对一种用于操作存储器控制器的方法，该方法包括：通过使用在多个种子组中的、被分配给当前将要编程的页面的种子组中包括的种子来生成伪随机数，以及通过使用伪随机数对将要在页面中编程的数据进行随机化并输出随机化的数据。多个种子组存储在相同的种子表格中并且，当多个种子组的每一个对应于包括多个条目的多个区的每一个时，根据所述页面的页面地址的至少一位或与所述页面对应的字线地址的至少一位来选择所述多个区中的与种子组对应的区。所述种子是选择的区中包括的多个条目中的、由条目指针指定的条目。
本发明构思的示范性实施例针对一种存储器控制器，包括：微处理器，选择在多个种子组中的、与当前将要编程的页面对应的种子组中包括的种子；以及随机化器，通过使用选择的种子生成伪随机数，以基于生成的伪随机数对将要在所述页面中编程的数据进行随机化，并且输出随机化的数据。
存储器控制器的微处理器从选择的种子组中包括的多个条目中选择由条目指针指定的条目作为种子并改变所述条目指针。当存储器控制器被重置时，将改变的条目指针重置为缺省值。
存储器控制器还可以包括存储多个种子组的只读存储器(ROM)。
根据示范性实施例，微处理器通过使用所述页面的页面地址的至少一位或通过使用与所述页面对应的字线地址的至少一位选择多个种子组中的、与当前将要编程的页面对应的种子组。
根据示范性实施例，多个种子组的每一个存储在不同的种子表格中。
根据另一示范性实施例，当多个种子组存储在相同的种子表格中并且多个种子组的每一个对应于包括多个条目的多个区的每一个时，微处理器基于所述页面的页面地址的至少一位或与所述页面对应的字线地址的至少一位在所述多个区之中选择与所述种子组对应的区，并且在选择的区中包括的多个条目之中选择由条目指针指定的条目作为种子。
本发明构思的示范性实施例针对一种存储器系统，该存储器系统包括：包括具有多个页面的存储单元阵列的非易失性存储器件；以及控制非易失性存储器件的存取操作的存储器控制器。
存储器控制器包括：微处理器，配置为选择在多个种子组中的、与当前将要编程的页面对应的种子组中包括的种子；以及随机化器，配置为通过使用选择的种子生成伪随机数，以基于生成的伪随机数对将要在所述页面中编程的数据进行随机化并向非易失性存储器件输出随机化的数据。
根据示范性实施例，当多个种子组的每一个存储在不同的种子表格中时，微处理器基于页面的页面地址的至少一位或基于与页面对应的字线地址的至少一位而在多个种子组中选择与当前将要编程的页面对应的种子组。
微处理器在选择的种子组中包括的多个条目之中选择由条目指针指定的条目作为种子。
根据另一示范性实施例，当多个种子组存储在相同的种子表格中并且多个种子组的每一个对应于包括多个条目的多个区的每一个时，微处理器基于所述页面的页面地址的至少一位或基于与所述页面对应的字线地址的至少一位在多个区中选择与种子组对应的区，并且在选择的区中包括的多个条目之中选择由条目指针指定的条目作为种子。
存储器系统是包括非易失性存储器件和存储器控制器的多芯片封装。
本发明构思的示范性实施例针对一种存储卡，该存储卡包括：包括具有多个页面的存储单元阵列的闪存器件；用于与主机通信的卡接口；以及控制闪存器件和卡接口之间的通信的存储器控制器。
存储器控制器包括：微处理器，配置为选择在多个种子组中的、与当前将要编程的页面对应的种子组中包括的种子；以及随机化器，配置为通过使用选择的种子生成伪随机数以基于生成的伪随机数对将要在所述页面中编程的数据进行随机化并向闪存器件输出随机化的数据。
存储卡可以是多媒体卡(MMC)卡或USB闪存驱动器。
本发明构思的示范性实施例针对一种便携式设备，该设备包括：包括具有多个页面的存储单元阵列的闪存器件；用于控制闪存器件的操作的存储器控制器；以及用于根据存储器控制器的控制显示从闪存器件输出的数据的显示器。
存储器控制器包括：微处理器，配置为选择在多个种子组中的、与当前将要编程的页面对应的种子组中包括的种子，以及随机化器，配置为通过使用选择的种子生成伪随机数，以基于生成的伪随机数对将要在所述页面中被编程的数据进行随机化并向闪存器件输出随机化的数据。
本发明构思的示范性实施例针对一种三维存储器系统，该系统包括：三维非易失性存储器件，其包括每层均具有多个页面的多个层；以及存储器控制器，控制三维非易失性存储器件的操作。
存储器控制器包括：微处理器，配置为选择在多个种子组中的、分配给当前将要编程的页面的种子组中包括的种子，以及随机化器，配置为通过使用选择的种子生成伪随机数，以基于生成的伪随机数对将要在页面中被编程的数据进行随机化并输出随机化的数据。
本发明构思的示范性实施例针对一种固态驱动器，该固态驱动器包括：多个固态存储器件，每个固态存储器件包括多个页面；以及存储器控制器，控制多个固态存储器件的每一个的操作。
存储器控制器包括：微处理器，配置为选择在多个种子组中的、与当前将要编程的页面对应的种子组中包括的种子，以及随机化器，配置为通过使用选择的种子生成伪随机数，以基于生成的伪随机数对将要在页面中被编程的数据进行随机化并向当前将要编程的页面输出随机化的数据。
下面将参考附图更完全地描述本发明构思的示范性实施例。然而，示范性实施例可以实现为许多不同的形成并且不应被理解为限于此处描述的实施例。在附图中，为了清楚，层和区域的尺寸和相对尺寸可以被放大。相同的附图标记始终指代相同的元件。
将理解，当元件被称为“连接”或“耦接”到另一个元件时，它可以直接连接或耦接到该另一个元件，或者可以存在居间元件。
附图说明
通过参照附图详细描述本发明构思的示范性实施例，本发明构思的实施例将变得更清楚，在附图中：
图1是根据本发明构思的示范性实施例的包括存储器控制器的存储器系统的框图；
图2是包括图1的存储器系统的多芯片封装的示范性实施例；
图3是包括图1的存储器系统的多芯片封装的另一示范性实施例；
图4是图1所示的存储器接口的示范性实施方式的框图；
图5是图1所示的存储器接口的另一示范性实施方式的框图；
图6是示出按照页面分配的种子表格的示范性实施例的图形；
图7是示出按照页面分配的种子表格的另一示范性实施例的图形；
图8是包括分配给页面的区（zone）的种子表格；
图9示出包括在图8中所示的一个区中的条目；
图10是图1所示的非易失性存储器件40的示范性实施方式的框图，该非易失性存储器件40具有二维结构的存储单元阵列；
图11是图1所示的非易失性存储器件的、具有三维结构的存储单元阵列的可替换实施方式的框图；
图12A是用于说明使用按照页面分配的种子表格的、图1中所示的存储器系统的操作的流程图；
图12B是用于说明使用包括在种子表格中的多个区的、图1中所示的存储器系统的操作的流程图；
图13是包括图1的存储器系统的电子设备的示范性实施例的框图；
图14是包括图1的存储器系统的电子设备的另一示范性实施例的框图；
图15是包括图1的存储器系统的电子设备的又一示范性实施例的框图；
图16是包括图1的存储器系统的电子设备的又一示范性实施例的框图；
图17是包括图1的存储器系统的电子设备的又一示范性实施例的框图；
图18是包括图1的存储器系统的电子设备的又一示范性实施例的框图；以及
图19是包括图18的电子设备的数据存储系统的框图。
具体实施方式
图1是根据本发明构思的示范性实施例的包括存储器控制器20的存储器系统10的框图。参照图1，存储器系统10包括存储器控制器20和非易失性存储器件（NVM）40。
存储器控制器20根据从主机HOST接收到的外部命令并且根据存储在ROM26或非易失性存储器件40中的存储器存取算法(可执行代码)来控制每个非易失性存储器件40的数据存取操作(例如，编程操作、读操作和擦除操作)。存储器控制器20包括可以存储多个种子组的ROM26。ROM26还可以存储用于使微处理器22存取(在ROM26中存储的)多个种子组并且从其选择与当前将要编程的页面对应的种子的可执行代码。
根据图6和图7中所示的示范性实施例，存储器控制器20可以在多个种子表格ST1至ST4以及ST11至ST13中选择关于(或分配给)当前将要编程的页面上的种子表格，在选择的种子表格中包括的一个或多个条目中选择由条目指针（entry pointer）指定的条目作为页面的种子，通过使用选择的种子生成伪随机数，基于生成的伪随机数使将要在页面中编程的数据随机化并向非易失性存储器件40输出随机化的数据。
此处，假定多个页面的每一个基于根据编程操作沿字线方向的浮栅耦合、读干扰或后模式依赖（back-pattern dependency）而彼此影响。此处，读干扰指的是连接到在读操作期间没有被选择的多条字线的每一个的多个存储单元被编程的现象。
根据图8和图9中所示的另一示范性实施例，种子表格ST21包括多个区ZONE0至ZONE15，每个区均包括多个条目，存储器控制器20可以选择分配给多个页面中的每个页面的多个区ZONE0至ZONE15中的一个，在选择的区中所包括的一个或多个条目中选择由条目指针ENTRY_PNT Z0指定的条目ENTRY_Z11作为当前将要编程的页面的种子，通过使用选择的种子生成伪随机数，通过使用伪随机数使将要在页面中被编程的数据随机化，并向非易失性存储器件40输出随机化的数据。
存储器控制器20包括微处理器22、缓冲器24、只读存储器(ROM)26、主机接口29和存储器接口30。每个组件22、24、26、29和30可以通过总线28彼此通信。
微处理器22可以控制每个组件24、26、29和30的操作，其中微处理器22可以具体表现为电路、逻辑、代码或其组合。
根据图6和图7中所示的示范性实施例，微处理器22可以执行在多个种子表格ST1至ST4或ST11至ST13（例如，按照页面分配的种子表格ST1至ST4或ST11至ST13）中选择分配给当前将要编程的页面的种子表格的操作，和/或改变条目指针的操作，该条目指针可以选择在选择的种子表格中包括的一个或多个条目中的其中之一。
此处，微处理器22可以通过使用当前将要编程的页面的页面地址的至少一位或者与该页面对应的字线地址的至少一位来选择多个种子表格中的一个。
根据图8和图9中所示的另一示范性实施例，微处理器22可以执行选择在种子表格ST21中包括的多个区ZONE0至ZONE15中的一个的操作，和/或改变条目指针的操作，其中该条目指针可以选择在选择的区中包括的一个或多个条目中的一个。根据示范性实施例，种子表格ST21可以分割成多个独立的区。
此处，微处理器22可以通过使用当前将要编程的页面的页面地址的至少一位或者与该页面对应的字线地址的至少一位来选择多个区中的一个。
缓冲器24可以实现为诸如动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)或双端口SRAM的易失性存储器。
根据示范性实施例，多个种子表格可以存储在非易失性存储器件40的存储单元阵列140(例如，140-2或140-3)或ROM26中。在这种情况下，在存储单元阵列140或ROM26中存储的多个种子表格的每一个可以根据微处理器22的控制而加载到缓冲器24中。此处，当多个页面42-1至42-N被分组成多个组时，多个种子表格的每一个可以对应于多个组中的一个组。
根据另一示范性实施例，包括多个区ZONE0至ZONE15的一个种子表格ST21可以存储在存储单元阵列140或ROM26中。在这种情况下，在存储单元阵列140或ROM26中存储的一个种子表格ST21可以在微处理器22的控制下被加载到缓冲器24中。
例如，按照页面的种子表格或一个种子表格可以在存储器控制器20的加电操作期间被加载到缓冲器24中或者在存储器控制器20的操作期间被实时地加载到缓冲器24中。
根据示范性实施例，ROM26存储实现存储器控制器20的操作所需的存储器存取算法的程序代码。如上所述，按照页面分配的种子表格或一个种子表格可以存储在ROM26中。
主机HOST和存储器控制器20可以通过主机接口29进行通信。主机HOST可以通过主机接口29向存储器控制器20发送编程请求和将要在非易失性存储器件40中被编程的数据。此处，存储器控制器20可以根据编程请求生成数据将存储在其中的非易失性存储器件40的页面的页面地址和/或与页面对应的字线地址。
存储器控制器20和非易失性存储器件40可以通过存储器接口30彼此通信。
非易失性存储器件40的存储单元阵列140包括多个存储块，多个存储块的每一个包括多个（例如Ｎ个）页面42-1至42-N，并且N个页面42-1至42-N的每一个包括多个非易失性存储单元，例如，NAND闪存单元。NAND闪存单元的每一个可以存储一位或多个位。
在非易失性存储器件40，例如，NAND闪存器件中，按每个页面执行编程操作或读操作并且按每个存储块执行擦除操作。
此处，页面可以指被定义为连接到字线的多个非易失性存储单元（例如，共享相同字线的多个NAND闪存单元）的存储器区域。例如，当每个NAND闪存单元是可以存储一位的单层单元(single level cell，SLC)时，每一条字线可以识别一个页面。
当每个NAND闪存单元是可以存储多于两个位的多层单元(MLC)时，可以定义字线以对应于与在连接到一条字线的多个MLC中的每一个中编程的位数相同的页面数。
例如，当多个MLC的每一个是两位MLC时，一条字线对应于两个页面，例如，第一页面和第二页面。并且当多个MLC的每一个是三位MLC时，一条字线对应于三个页面，例如，第一页面、第二页面和第三页面。
第一页面可以对应于最低有效位(LSB)页面，第二页面可以对应于最高有效位(MSB)页面，并且第三页面可以对应于中间有效位(CSB)页面。
图2是包括图1的存储器系统的多芯片封装的示范性实施例。参照图2，多芯片封装11包括安装或堆叠在电路基板11-1（例如，印刷电路板(PCB)）上的存储器控制器20和安装或堆叠在存储器控制器20上的非易失性存储器件40。存储器控制器20可以通过接合线11-2和焊球11-3与外部设备通信。附加地，存储器控制器20和非易失性存储器件40可以通过接合线11-4通信。
为了图2中的说明方便起见，示出了非易失性存储器件40形成在存储器控制器20上；然而，两个器件20和40的相对位置可以根据可替换的实施例而改变。此外，存储器控制器20和非易失性存储器件40可以通过除接合线11-4以外的连接系统彼此通信，并且存储器控制器20和焊球11-3可以通过除接合线11-2以外的连接系统彼此连接。连接系统可以实现为垂直电连接系统，例如，硅通孔(TSV)。
图3是包括图1的存储器系统的多芯片封装的另一示范性实施例。参照图3，多芯片封装13包括连接在例如PCB的电路基板13-1上的存储器控制器20和非易失性存储器件40。存储器控制器20和非易失性存储器件40可以通过接合线13-2彼此通信，并且存储器控制器20和非易失性存储器件40的每一个可以通过接合线13-3和焊球13-4与外部设备通信。
根据示范性实施例，存储器控制器20和非易失性存储器件40可以通过除接合线13-2以外的连接系统彼此通信。连接系统可以实现为垂直电连接系统，例如，硅通孔(TSV)。例如，当存储器控制器20和非易失性存储器件40的每一个通过垂直电连接而连接到电路基板13-1时，存储器控制器20和非易失性存储器件40可以通过垂直电连接和电路基板13-1彼此通信。
在每个芯片中包含的存储器控制器20和非易失性存储器件40可以包含在封装中，诸如层叠封装(PoP)、球栅阵列(BGA）、芯片级封装(CSP)、带引线的塑料芯片载体(PLCC)、塑料双列直插式封装(PDIP)、板上芯片封装(COB)、陶瓷双列直插式封装(CERDIP)、公制塑料四边扁平封装(PlasticMetric Quad Flat Pack，MQFP)、薄型四边扁平封装(TQFP)、小外型集成电路封装(SOIC)、窄节距小外形封装(SSOP)、薄小外型封装(TSOP)、系统级封装(SIP)、多芯片封装(MCP)、晶片级制造封装(WFP)或晶片级处理堆叠封装(WSP)。
图4是图1所示的存储器接口30的示范性实施方式30A的框图。参照图4，存储器接口30A是图1中所示的存储器接口30的示范性实施方式并且可以用作数据转换设备。
数据转换设备30A可以根据当前的数据路径方向而用作随机化器或用作去随机化器。数据转换设备30A包括伪随机数（PN）发生器32和模运算器（modulo operator）34。
伪随机发生器32通过使用从分配给当前页面的种子表格获得的种子SEED或者在分配给当前页面的区中包括的种子SEED来生成伪随机数或伪随机数序列(RS)。根据示范性实施例，伪随机数发生器32可以实现为线性反馈移位寄存器(LFSR)，并且LFSR基于种子SEED确定它的反馈多项式。因此，根据反馈多项式确定伪随机数RS。LFSR可以实现为斐波那契LFSR或伽罗瓦LFSR。
根据伪随机数发生器32中包括的组件，伪随机数发生器32可以生成线性伪随机数RS或非线性伪随机数RS。
模运算器34通过对伪随机数RS和将要编程到非易失性存储器的当前将要编程的页面中的数据DATA1执行模操作来生成随机化的数据RDATA。
当通过使用伪随机数RS使数据DATA1随机化时，模运算器34通过对伪随机数RS和数据DATA1执行模加法来生成随机化的数据RDATA2。
当通过使用伪随机数RS使随机化的数据RRDATA2去随机化时，模运算器34通过执行随机化的数据RRDATA2与伪随机数RS的模减法来生成数据DATA2。因为模-2加法结果等于模-2减法结果，所以当伪随机数RS是二进制序列时，模运算器34可以实现为一个或多个异或(XOR)门。
数据转换设备30A还可以包括纠错码(ECC)块36。在编程操作期间，ECC块36向随机化的数据RDATA添加ECC奇偶校验位并且生成包括ECC奇偶校验位的随机化的数据ERDATA。此外，在读操作期间，ECC块36接收随机化的数据RRDATA1和ECC奇偶校验位，通过使用ECC奇偶校验位来校正在随机化的数据RRDATA1中包括的至少一个错误（位），并向模运算器34输出错误更正(或无错误)的随机化的RRDATA2。
模运算器34通过执行错误更正的随机化的数据RRDATA2与伪随机数RS的模减法来生成数据DATA2。
图5是图1所示的存储器接口30的另一示范性实施方式30B的框图。参照图5，实现为图1中所示的存储器接口30的另一示例的存储器接口30B可以用作数据转换设备。第一模运算器34-1和第二模运算器34-2共享单个伪随机数发生器32。
在编程操作期间，根据具有第一电平（例如，高电平）的编程使能(写使能)信号WE被使能的第一模运算器34-1通过使用伪随机数RS使数据DATA1随机化为随机化的数据RDATA。在读操作期间，根据具有第一电平的读使能信号RE被使能的第二模运算器34-2通过使用伪随机数RS将随机化的数据RRDATA2去随机化为数据DATA2。
如果恰当地调整编程使能信号WE从第二电平（例如，低电平）改变为第一电平的时间点以及读使能信号RE从第二电平改变为第一电平的时间点，则可以在不同的时间或同时执行编程操作和读操作。
第一模运算器34-1执行模加法而第二模运算器34-2执行模减法。根据示范性实施例，当伪随机数RS是二进制序列时，每个模运算器34-1或34-2可以实现为异或(XOR)门。数据转换设备30B还可以包括ECC块36。
图6是示出按页面分配的种子表格的示范性实施例的图形。为了说明的方便起见，在图6中示出每个被分配给四个页面中的一个的四个种子表格ST1至ST4，并且四个种子表格ST1至ST4的每一个包括多个条目ENTRY11至ENTRY1m、ENTRY21至ENTRY2l、ENTRY31至ENTRY3k以及ENTRY41至ENTRY4p。此处，m、l、k和p是自然数。
多个条目ENTRY11至ENTRY1m、ENTRY21至ENTRY2l、ENTRY31至ENTRY3k、以及ENTRY41至ENTRY4p中的每一个包括将被用在图4或图5中示出的伪随机数发生器32中的一个种子值(称作“种子”）。
为了图6中的说明方便起见，示出了每个条目指针(ENTRY_PNT1至ENTRY_PNT4)指定种子表格(ST1至ST4)的第一条目(ENTRY11、ENTRY21、ENTRY31和ENTRY41)为默认值。然而，可以设置每个条目指针ENTRY_PNT1至ENTRY_PNT4以使得它可以在图1的微处理器22的控制下指定其种子表格中的多个条目的任何一个。
例如，当输入对从主机接收到的第一数据进行编程的请求，微处理器22生成与第一页面42-1对应的第一地址(例如，第一页面地址和/或第一字线地址)。并且微处理器22通过使用生成的第一地址的至少一位选择多个种子表格ST1至ST4中的第一种子表格ST1。
微处理器22选择条目ENTRY11作为用于对第一数据进行编程的选择的种子，并且累加条目指针ENTRY_PNT1以指定下一个选择的条目ENTRY12，其中当前的条目指针ENTRY_PNT1指定在第一种子表格ST1中包括的多个条目ENTRY11至ENTRY1m中的该条目ENTRY11。
当从主机输入对第二数据、第三数据或第四数据进行编程的请求时，微处理器22选择每个条目ENTRY21、ENTRY31或ENTRY41作为用于对第一数据、第二数据或第三数据进行编程的每个选择的种子，并且以和上面描述的相同的方式累加每个当前的条目指针ENTRY_PNT2、ENTRY_PNT3或ENTRY_PNT4，其中每个当前的条目指针ENTRY_PNT2、ENTRY_PNT3或ENTRY_PNT4对每个种子表格ST2、ST3或ST4指定每个所述条目ENTRY21、ENTRY31或ENTRY41。
当重置存储器控制器20时，根据如上描述的编程操作累加的每个条目指针被重置为每个缺省值(例如，ENTRY11、ENTRY21、ENTRY31和ENTRY41)。
例如，当存在四个种子表格ST1至ST4时：可以选择在第一种子表格ST1中包括的多个条目ENTRY11至ENTRY1m中的一个作为用于编程连接到第i(i是自然数)条字线的多个存储单元中的页面数据的种子；可以选择在第二种子表格ST2中包括的多个条目ENTRY21至ENTRY2l中的一个作为用于编程连接到第（i+1）条字线的多个存储单元中的页面数据的种子；可以选择在第三种子表格ST3中包括的多个条目ENTRY31至ENTRY3k中的一个作为用于编程连接到第(i+2)条字线的多个存储单元中的页面数据的种子；以及可以选择在第四种子表格ST4中包括的多个条目ENTRY41到ENTRY4p中的一个作为用于编程连接到第(i+3)条字线的多个存储单元中的页面数据的种子。
例如，可以在第一种子表格ST1中包括的多个条目ENTRY11至ENTRY1m中选择第一条目ENTRY11作为用于编程连接到第一字线的多个存储单元中的页面数据的种子；以及可以在第一种子表格ST1中包括的多个条目ENTRY11到ENTRY1m中选择第二条目ENTRY12作为用于编程连接到第五字线的多个存储单元中的页面数据的种子。
图7是示出按照页面分配的种子表格的另一示范性实施例的图形。
如图7中所示，当连接到一条字线的多个三位MLC的每一个彼此影响时，可以按页面使用不同的种子表格ST11、ST12或ST13。可以通过使用页面地址的至少一位来选择多个种子表格ST11至ST13中的每一个。
例如，当LSB数据将在LSB页面中被编程时，微处理器22在LSB种子表格ST11中包括的多个条目ENTRYL01、ENTRYL02、ENTRYL03、…中选择由条目指针ENTRY_PNTL在当前指定的条目(例如，ENTRYL01)，然后累加条目指针ENTRY_PNTL。
当CSB数据将在CSB页面中被编程时，微处理器22在CSB种子表格ST12中包括的多个条目ENTRYC01、ENTRYC02、ENTRYC03、…中选择由条目指针ENTRY_PNTC在当前指定的条目(例如，ENTRYC01)，然后累加条目指针ENTRY_PNTC。
当MSB数据将在MSB页面中被编程时，微处理器22在MSB种子表格ST13中包括的多个条目ENTRYM01、ENTRYM02、ENTRYM03、…中选择由条目指针ENTRY_PNTM在当前指定的条目(例如，ENTRYM01)，然后累加条目指针ENTRY_PNTM。
可以通过微处理器22控制或确定如何增加每个条目指针ENTRY_PNTL、ENTRY_PNTC和ENTRY_PNTM和/或每个条目指针ENTRY_PNTL、ENTRY_PNTC和ENTRY_PNTM增加多少，或者预先确定如何增加每个条目指针ENTRY_PNTL、ENTRY_PNTC和ENTRY_PNTM和/或每个条目指针ENTRY_PNTL、ENTRY_PNTC和ENTRY_PNTM增加多少。
当重置存储器控制器20时，已经根据过去的编程操作累加的每个条目指针ENTRY_PNTL、ENTRY_PNTC和ENTRY_PNTM被重置为每个缺省值(例如，ENTRYL01、ENTRYC01和ENTRYM01)。
图8是包括分配给多个(十六个)页面的多个(十六个)区的种子表格，图9示出图8中所示的包括多个条目的一个区ZONE0。参照图8和图9，种子表格ST21包括多个(例如，十六个)区ZONE0至ZONE15并且多个区ZONE0至ZONE15中的每一个包括多个条目。为了便于说明图8和图9，示出包括十六个区ZONE0至ZONE15的种子表格ST21；然而，十六仅是范例。根据页面地址PADD的四个低位（lower bit）PADD[3:0]选择十六个区ZONE0至ZONE15中的每一个，并且通过条目指针在当前指定在16个区ZONE0至ZONE15的每一个中包括的多个(例如，五个)条目中的一个。
例如，根据页面地址的较低位(PADD[3:0]＝0000)选择包括五个条目ENTRY_Z11至ENTRY_Z15的第一区ZONE0，并且根据条目指针ENTRY_PNTZ0选择条目ENTRY_Z11。在选择条目ENTRY_Z11之后，累加条目指针ENTRY_PNTZ0以指定下个条目ENTRY_Z12。
从而，在根据编程操作选择条目之后，累加条目指针ENTRY_PNTZ0以指定下个条目。每当存储器控制器20重置时，条目指针ENTRY_PNTZ0被重新初始化为缺省值，例如，ENTRY_Z11。
如上所述，种子表格ST21存储在非易失性存储器件40的存储单元阵列140中或者存储在存储器控制器20的ROM26中，并且可以在微处理器22的控制下加载到缓冲器24中或由微处理器22参考。
图10是图1所示的非易失性存储器件40中的存储单元阵列140的示范性实施方式的框图，该存储单元阵列140具有二维结构。参照图1和图10，例如NAND闪存器件的非易失性存储器件40包括用于存储数据的存储单元阵列140(例如，140-2)、控制逻辑43、电压生成器44、行解码器45、页面缓冲器块46、列解码器47、Y-选通电路48和输入/输出（I/O）块49。
存储单元阵列140-2包括多个NAND存储单元串。多个NAND存储单元串的每一个包括串联连接的多个NAND存储单元41。
例如，第一NAND存储单元串包括在位线BL1和公共源极线(CSL)之间串联连接的多个NAND存储单元41。多个NAND存储单元41包括连接到位线BL1的第一选择晶体管(或串选择晶体管)以及连接到公共源极线(CSL)的第二选择晶体管(或地选择晶体管)。
每个第一选择晶体管的栅极连接到串选择线(SSL)。多个NAND存储单元41的每个栅极连接到多条字线诸如M条字线WL0至WL63(例如，其中M等于64)中的一个。并且第二选择晶体管的栅极连接到地选择线(GSL)。
如上所述，当存储单元的每一个是SLC时，每条字线（例如，WL0至WL63）定义(例如，页面PAGE0、PAGE1、PAGE2、PAGE3或PAGE4至PAGE63中的)一个页面。
在图10中示出包括M(例如，M等于64)条字线WL0至WL63的存储单元阵列140；然而，不局限于字线的数量M等于64。
图11是图1所示的非易失性存储器件的存储单元阵列的可替换实现的框图，该存储单元阵列具有三维结构。如图11中所示，每个NAND存储单元串40’-1、40’-2、…、40’-t(其中t是自然数)可以布置在三维地不同的t个平面中的一个不同平面上。
如图11中所示，第一NAND存储单元串40’-1可以布置在第一层41-1上，第二NAND存储单元串40’-2可以布置在不同于第一层41-1的第二层41-2上，并且第t个NAND存储单元串40’-t可以三维地布置在不同于第二层41-2的第t层41-t上。
可以通过晶片堆叠、芯片堆叠或单元堆叠形成多个层诸如t个层41-1至41-t。t个层41-1到41-t可以通过电垂直连接（诸如通过硅通孔(TSV)、凸块（bump）或线接合）连接。t个层41-1至41-t中的每一个包括多个单元串。
如图11中所示，每个NAND存储单元串40’-1、40’-2、...、40’-t可以共享多条字线WL0至WL63、CSL和一条位线BL1。
本发明构思的“存储单元阵列”一般可以实现为图10中所示的二维存储单元阵列140-2和/或实现为图11中所示的三维存储单元阵列140-3。
可以实现为电路、逻辑、代码或其组合的控制逻辑43控制NAND闪存器件40的数据存取操作(例如，编程操作、读操作和/或擦除操作)。例如，控制逻辑43根据从存储器控制器20输出的多个控制信号来控制每个组件44、46、47、48和49的操作，从而执行数据存取操作。
电压生成器44生成包括执行编程操作所需的编程电压的多个电压、包括执行读操作所需的读电压的多个电压、以及包括执行擦除操作所需的擦除电压的多个电压。电压生成器44可以向行解码器45输出每个操作所需的多个电压。
行解码器45根据从控制逻辑43输出的行地址向选择的多条字线WL0至WL63提供从电压生成器44输出的多个电压。在控制逻辑43的控制下，列解码器47解码列地址并向Y选通电路48输出多个选择信号。
页面缓冲器块46包括多个页面缓冲器。多个页面缓冲器中的每一个连接到多条位线BL1至BLx中的一个，其中x是自然数。
多个页面缓冲器的每一个可以在控制逻辑43的控制下在编程操作期间操作作为用于将数据编程到存储单元阵列中的驱动器。此外，多个页面缓冲器的每一个可以作为读出放大器（sensor amplifier）操作，该读出放大器可以在控制逻辑43的控制下在读操作或校验操作期间对多条位线BL1至BLx的每一个上的电压电平进行读出放大。
Y选通电路48响应于从列解码器47输出的多个选择信号来控制页面缓冲器块46和输入/输出块49之间的数据传输。
输入/输出块49通过多个输入/输出引脚（pin）或数据总线将从存储器控制器20输入的数据发送到Y选通电路48，或者将从Y选通电路48输出的数据发送到存储器控制器20。
图12A是用于说明图1中所示的存储器系统的、使用按照页面分配的种子表格的操作的步骤的流程图，图12B是用于说明图1中所示的存储器系统的、使用包括在一个种子表格中的多个区的操作的步骤的流程图。
参照图1到图12B，存储器控制器20的选择种子的操作说明如下，所述种子包括在多个种子组中的用于当前将要编程的页面的一种子组中。
如图6和图7所示，多个种子组的每一个可以存储在不同的种子表格ST1到ST4或ST11到ST13中，并且可以如图8中所示地存储在种子表格ST21中。
存储器控制器20被加电(S110)。此处，根据前一编程操作累加的条目指针ENTRY_PNT1、ENTRY_PNT2、ENTRY_PNT3、ENTRY_PNT4、ENTRY_PNTL、ENTRY_PNTC、ENTRY_PNTM或ENTRY_PNTZ0被初始化为缺省值ENTRY11、ENTRY21、ENTRY31、ENTRY41、ENTRYL01、ENTRYC01、ENTRYM01或ENTRY_Z11。
存储器控制器20接收从主机输出的数据和编程请求。根据示范性实施例，多个种子表格ST1到ST4、ST11到ST13可以在加电操作期间加载到缓冲器24中或者在编程操作期间实时地加载到缓冲器24中(S120)。根据另一示范性实施例，单个种子表格ST21可以在加电操作期间加载到缓冲器24中或者在编程操作期间实时地加载到缓冲器24中(S220)。
根据编程请求，微处理器22生成数据将存储在其中的页面的页面地址或者用于编程在非易失性存储器件40中的数据的字线地址。
根据示范性实施例，微处理器22通过使用页面地址的至少一位或者字线地址的至少一位选择多个种子表格ST1到ST4中的一个，选择在选择的种子表格中包括的多个条目中的、由条目指针指定的条目作为种子SEED，然后累加该条目指针(S130)。
根据另一示范性实施例，微处理器22通过使用页面地址的至少一位或者字线地址的至少一位选择在单个种子表格ST21中包括的多个区ZONE0到ZONE15的任何一个，选择在选择的区中包括的多个条目中的、由条目指针指定的条目作为种子SEED，然后累加该条目指针(S230)。
伪随机数发生器32通过使用由微处理器22选择的种子生成伪随机数RS(S140)。模运算器34执行伪随机数RS和输入数据DATA1的模加法并且生成随机化的数据RDATA作为结果。从而，模运算器34通过使用伪随机数RS对输入数据DATA1进行随机化(S150)。
ECC块36通过使用随机化的数据RDATA生成奇偶校验位(S160)并向非易失性存储器件40输出包括奇偶校验位的随机化的数据ERDATA(S170)。
例如，微处理器22可以生成用于在非易失性存储器件40中编程从主机输出的数据或者自生成的元数据所需的地址。
图13是包括图1存储器系统的电子设备的示范性实施例的框图。参照图1、图2、图7和图13，电子设备100可以实现为蜂窝电话机/移动电话机、智能电话机、平板个人计算机(PC)、个人数字助理(PDA)、视频游戏控制台或手持通信设备。
电子设备100包括存储器控制器20和非易失性存储器件40。存储器控制器20根据处理器110的控制来控制非易失性存储器件40的数据存取操作，(例如，编程操作、擦除操作或读操作)。
根据编程请求，存储器控制器20通过使用在按照页面分配的种子表格中包括的种子或者在分配给页面的区中包括的种子来生成伪随机数RS，通过使用伪随机数RS对数据进行随机化并输出随机化的数据RDATA。因此，非易失性存储器件40可以将随机化的数据编程到当前将要编程的页面中。
可以根据处理器110和/或存储器控制器20的控制通过显示器120显示编程到非易失性存储器件40中的数据。显示器120可以实现为诸如薄膜晶体管-液晶显示器(TFT-LCD)、发光二极管(LED)显示器、有机LED(OLED)显示器或有源矩阵OLED(AMOLED)显示器的平板显示器。
无线收发器130可以通过天线ANT发送或接收无线电信号。例如，无线收发器130可以将通过天线ANT接收的无线电信号改变成可以由处理器110处理的信号。因此，处理器110可以处理从无线收发器130输出的信号并且向存储器控制器20或显示器120发送处理后的信号。本发明的存储器控制器20可以在非易失性存储器件40中编程(存储)由处理器110处理的信号。
此外，无线收发器130可以将从处理器110输出的信号改变成无线电信号并通过天线ANT向外部设备输出改变的无线电信号。
输入设备134是可以输入用于控制处理器110的操作的控制信号或者将要由处理器110处理的数据的设备，并且它可以实现为诸如触摸板和计算机鼠标、键区或键盘的指示设备。
处理器110可以控制显示器120的操作使得可以通过显示器120显示从存储器控制器20输出的数据、从无线收发器130输出的数据或从输入设备134输出的数据。
根据示范性实施例，控制非易失性存储器件40的操作的存储器控制器20可以实现为处理器110的一部分或者实现为与处理器110分离的芯片。
图14是包括图1所示的存储器系统的电子设备的另一示范性实施例的框图。图14中所示的电子设备200可以实现为个人计算机(PC)、膝上型计算机、上网本（net book）、电子书阅读器（e-reader）、便携式多媒体播放器(PMP)、MP3播放器或MP4播放器。
电子设备200包括非易失性存储器件40和控制非易失性存储器件40的数据存取操作的存储器控制器20。
处理器210可以根据通过输入设备220输入的数据而通过显示器230显示存储在非易失性存储器件10中的数据。例如，输入设备220可以实现为诸如触摸板或计算机鼠标、键区或键盘的指示设备。此外，输入设备220可以是可以与其他设备进行数据接口的接口。
处理器210可以控制电子设备200的一般操作并且可以控制存储器控制器20的操作。
根据示范性实施例，控制非易失性存储器件40的操作的存储器控制器20可以实现为处理器210的一部分或者实现为与处理器210分离的芯片。
图15是包括图1的存储器系统的电子设备的又一示范性实施例的框图。为了便于说明图15，电子设备300和主机330被一起示出。图15中示出的电子设备300可以实现为存储卡或智能卡。作为用于存储数字信息的电子闪存数据存储器件的存储卡可以是PC卡、多媒体卡(MMC)、嵌入式MMC(e-MMC)、安全数字(SD)卡或通用串行总线(USB)闪存驱动器。
实现为存储卡的电子设备300包括存储器控制器20、非易失性存储器件40和卡接口320。存储器控制器20可以控制非易失性存储器件40和卡接口320之间的数据交换。
根据示范性实施例，卡接口320可以是安全数字(SD)卡接口或多媒体卡(MMC)接口；然而它不限于此。
卡接口320可以根据主机330和卡接口320的公共协议在主机330和存储器控制器20之间的数据交换提供接口连接。根据示范性实施例，卡接口320可以支持通用串行总线(USB)协议和芯片间(IC)-USB协议。此处，卡接口可以指支持主机330使用的协议的硬件、嵌入在硬件中的软件或信号传输模式。
当电子设备300连接到诸如PC、膝上型计算机、平板PC、数字照相机、数字音频播放器、蜂窝电话机、视频游戏控制台、MP3播放器、便携式多媒体播放器(PMP)、电子书或数字机顶盒的主机330的主机接口350时，主机接口350可以在微处理器340的控制下通过卡接口320和存储器控制器20执行与非易失性存储器件40的数据通信。
图16是包括图1所示的存储器系统的电子设备的又一示范性实施例的框图。图16的电子设备400可以实现为图像处理设备，例如，数字照相机、嵌入数字照相机的蜂窝电话机、嵌入数字照相机的智能电话机、嵌入数字照相机的膝上型PC、或嵌入数字照相机的平板PC。
电子设备400包括非易失性存储器件40和控制非易失性存储器件40的数据存取操作（例如，编程操作、擦除操作或读操作）的存储器控制器20。
电子设备400的图像传感器420将光学图像转换成为数字图像信号并且转换的数字图像信号被发送到处理器410和/或存储器控制器20。在处理器410的控制下，转换的数字图像信号可以通过显示器430显示或通过存储器控制器20存储在非易失性存储器件40中。此外，在处理器410和/或存储器控制器20的控制下，在存储器件40中存储的数据通过显示器430显示。
根据示范性实施例，控制非易失性存储器件40的数据存取操作的存储器控制器20可以实现为处理器410的一部分或者实现为与处理器410分离的芯片。
图17是包括图1的存储器系统的电子设备的又一示范性实施例的框图。参照图17，电子设备500包括非易失性存储器件40和控制非易失性存储器件40的操作的存储器控制器20。
电子设备500包括可以用作中央处理单元(CPU)510的系统存储器的第二存储器件550。第二存储器件550可以实现为类似只读存储器(ROM)的非易失性存储器或实现为类似静态随机存取存储器(SRAM)的易失性存储器。
连接到电子设备500的主机可以通过存储器控制器20和主机接口540执行与非易失性存储器件40的数据通信。
根据CPU510的控制，ECC块530可以检测存储器控制器20从非易失性存储器件40输出的数据中包括的错误位、校正错误位、并且通过主机接口540向主机发送错误更正的数据。根据可替换实施例，ECC块530可以不包括在电子设备500中。CPU510可以控制存储器控制器20、ECC块530、主机接口540和存储器件550中的通过总线501的数据通信。
电子设备500可以实现为闪存驱动器、USB存储器驱动器、IC-USB存储器驱动器或记忆棒。
图18是包括图1的存储器系统的电子设备的又一示范性实施例的框图。参照图18，电子设备600可以实现为类似固态驱动器(SSD)的数据存储设备。
电子设备600包括多个固态存储器件40、存储器控制器20、易失性存储器件630和缓冲器管理器620。
存储器控制器20控制多个固态存储器件40的每一个的数据存取操作。多个固态存储器件40的每一个可以实现为图1和图10中示出的非易失性存储器件（例如，NAND闪存器件），并且每个包括多个页面。存储器控制器20可以将随机化的数据编程到多个固态存储器件40的每一个中的每个页面中。
易失性存储器件630可以实现为DRAM，并且它临时存储存储器控制器20和主机640之间发送或接收的数据。缓冲器管理器620可以控制易失性存储器件630和/或存储器控制器20的数据缓冲操作。
图19是包括图18的电子设备600的数据存储系统的框图。参照图18和图19，可以实现为独立磁盘冗余阵列(RAID)系统的数据存储设备700可以包括RAID控制器710和多个电子设备600-1到600-n，其中n是自然数。
电子设备600-1到600-n的每一个优选地是图18的电子设备600。多个电子设备600-1到600-n可以组成RAID阵列。数据存储设备700可以包括在PC、网络连接式存储(NAS)或固态驱动器(SSD)中。电子设备600-1到600-n的每一个可以是实现为存储器模块类型的存储器系统。
在编程操作期间，RAID控制器710可以根据从主机输出的编程请求、基于RAID层将从主机输出的数据输出到多个电子设备600-1到600-n的至少一个。
在读操作期间，RAID控制器710可以根据从主机输出的读命令向主机发送由多个电子设备600-1到600-n的至少一个读取的数据。
根据本发明构思的示范性实施例的存储器控制器及其操作方法可以通过根据伪随机数来随机化数据而防止多个页面之间的种子相关性，所述伪随机数通过使用包括在用于每个页面的不同的种子表格中的种子或者包括在用于每个页面的不同的区中的种子生成。
尽管已经示出并描述了本发明总构思的多个实施例，但是本领域技术人员将理解，在不脱离总发明构思的原理和精神的情况下可以对这些实施例进行改变，总发明构思的范围由权利要求书及其等效物定义。

Claims (26)

1.一种用于操作存储器控制器的方法，其中该存储器控制器控制具有多个页面的存储器件，所述方法包括：
从与当前将要编程的页面对应的种子组中包括的多个存储的种子中选择种子；
通过使用选择的种子生成伪随机数；以及
通过使用生成的伪随机数对将要在所述页面中编程的数据进行随机化；以及
输出随机化的数据。
2.如权利要求1所述的方法，其中与当前页面对应的所述种子组是多个种子组之一，
并且其中选择所述种子包括：
选择多个存储的种子组中与所述当前页面对应的种子组；以及
选择所述种子组中包括的与所述当前页面对应的种子。
3.如权利要求1所述的方法，其中所述生成伪随机数包括：
使用所述当前页面的页面地址的至少一位来从多个种子组中选择与所述当前页面对应的种子组；以及
在选择的种子组中包括的多个条目中选择条目作为选择的种子，以及通过使用选择的种子生成伪随机数，其中选择的条目由条目指针指定。
4.如权利要求3所述的方法，还包括：
在选择了由条目指针指定的条目之后：
如果存储器控制器未重置，则改变条目指针，以及
如果存储器控制器被重置，则将改变的条目指针重置为缺省值。
5.如权利要求1所述的方法，其中所述生成伪随机数包括：
使用与当前将要编程的页面对应的字线地址的至少一位来从多个种子组中选择与所述页面对应的种子组；以及
从选择的种子组中包括的多个条目中选择条目作为种子，以及通过使用选择的种子生成伪随机数，其中所述选择的条目由条目指针指定。
6.如权利要求1所述的方法，其中，当多个种子组中的每一个对应于存储器的多个页面的至少一个时，多个页面的数目等于存储器件的字线的数目乘以在连接到每条字线的多个多层单元的每一个中存储的位的数目。
7.一种用于操作存储器控制器的方法，包括：
通过使用在多个种子组中的、与当前将要编程的页面对应的种子组中包括的种子生成伪随机数，每个种子组存储在不同的种子表格中；以及
通过使用生成的伪随机数对将要在当前页面中编程的数据进行随机化并输出随机化的数据。
8.一种用于操作存储器控制器的方法，包括：
从多个种子组中选择分配给当前将要编程的页面的种子组；
选择在所述种子组中包括的种子并且使用选择的种子生成伪随机数；以及
通过使用伪随机数对将要在当前页面中编程的数据进行随机化并输出随机化的数据，
其中，所述多个种子组的每一个存储在种子表格中，并且所述多个种子组的每一个与多个区中的每一个对应，并且每个区包括多个条目，
以及与选择的种子组对应的区根据所述当前页面的页面地址的至少一位或者根据与所述当前页面对应的字线地址的至少一位来选择，
其中所述选择的种子是选择的区中的所述多个条目中的条目，并且所述条目由条目指针指定。
9.一种存储器控制器，包括：
微处理器，配置为选择在多个种子组中的、与当前将要编程的页面对应的选择的种子组中包括的种子；以及
随机化器，配置为通过使用选择的种子生成伪随机数，以基于生成的伪随机数对将要在当前页面中编程的数据进行随机化并且输出随机化的数据，
其中所述微处理器选择在选择的种子组中包括的多个条目之中的、由条目指针指定的条目作为所述选择的种子，然后改变所述条目指针，以及
其中如果存储器控制器被重置，则改变的条目指针被重置为缺省值。
10.如权利要求9所述的存储器控制器，还包括存储所述多个种子组的只读存储器。
11.如权利要求9所述的存储器控制器，其中通过使用所述当前页面的页面地址的至少一位或与通过使用所述页面对应的字线地址的至少一位，所述微处理器从所述多个种子组中选择与当前将要编程的页面对应的种子组。
12.如权利要求9所述的存储器控制器，其中所述多个种子组的每一个存储在不同的种子表格中。
13.如权利要求9所述的存储器控制器，其中，当所述多个种子组的每一个存储在相同的种子表格中并且所述多个种子组的每一个与多个区之中的一个区对应时，其中每个区包括多个条目，所述微处理器，
基于所述当前页面的页面地址的至少一位或基于与所述页面对应的字线地址的至少一位，从所述多个区中选择与所述种子组对应的区，以及
从选择的区中包括的多个条目中选择由条目指针指定的条目作为选择的种子。
14.一种存储器系统，包括：
包括具有多个页面的存储单元阵列的非易失性存储器件；以及
控制所述非易失性存储器件的存取操作的存储器控制器，
其中所述存储器控制器包括：
微处理器，配置为选择在多个种子组当中的、与当前将要编程的页面对应的种子组中包括的种子；以及
随机化器，配置为通过使用选择的种子生成伪随机数，以基于生成的伪随机数对将要在当前页面中编程的数据进行随机化并且向所述非易失性存储器件输出随机化的数据。
15.如权利要求14所述的存储器系统，当所述多个种子组的每一个存储在不同的种子表格中时，
所述微处理器基于所述当前页面的页面地址的至少一位或基于与所述当前页面对应的字线地址的至少一位选择所述多个种子组当中的、与当前将要编程的页面对应的种子组。
16.如权利要求15所述的存储器系统，其中所述微处理器从选择的种子组中包括的多个条目之中选择由条目指针指定的条目作为选择的种子。
17.如权利要求14所述的存储器系统，如果所述多个种子组存储在相同的种子表格中并且如果所述多个种子组的每一个与包括多个条目的多个区中的一个对应，
则所述微处理器基于所述当前页面的页面地址的至少一位或基于与所述当前页面对应的字线地址的至少一位而从所述多个区中选择一区，并且所述微处理器从选择的区中包括的多个条目之中选择由条目指针指定的条目作为选择的种子。
18.如权利要求14所述的存储器系统，其中所述存储器系统体现为包括实现所述非易失性存储器件的第一芯片和实现所述存储器控制器的第二芯片的多芯片封装。
19.一种存储卡，包括：
包括具有多个页面的存储单元阵列的闪存器件；
用于与主机通信的卡接口；以及
控制所述闪存器件和所述卡接口之间的通信的存储器控制器，
其中所述存储器控制器包括：
微处理器，配置为选择在多个种子组中的、与当前将要编程的页面对应的种子组中包括的种子，以及
随机化器，配置为通过使用选择的种子生成伪随机数，以基于生成的伪随机数对将要在所述页面中编程的数据进行随机化并且向所述闪存器件输出随机化的数据。
20.如权利要求19所述的存储卡，其中所述存储卡是多媒体卡MMC、安全数字SD卡或通用串行总线闪存驱动器。
21.一种便携式设备，包括：
包括具有多个页面的存储单元阵列的闪存器件；
用于控制所述闪存器件的存取操作的存储器控制器；以及
用于在所述存储器控制器的控制下显示从所述闪存器件输出的数据的显示器，
其中所述存储器控制器包括：
微处理器，配置为选择在多个种子组中的、与当前将要编程的页面对应的种子组中包括的种子；以及
随机化器，配置为通过使用选择的种子生成伪随机数，以基于生成的伪随机数对将要在所述页面中编程的数据进行随机化并且向所述闪存器件输出随机化的数据。
22.一种三维存储器系统，包括：
三维非易失性存储器件，包括每个层均具有多个页面的多个层；以及
存储器控制器，控制三维非易失性存储器件的存取操作，
其中所述存储器控制器包括：
微处理器，配置为选择在多个种子组中的、被分配给当前将要编程的页面的种子组中包括的种子；以及
随机化器，配置为通过使用选择的种子生成伪随机数，以基于生成的伪随机数对将要在所述页面中编程的数据进行随机化，并且输出随机化的数据。
23.一种固态驱动器，包括：
多个固态存储器件，每个存储器件包括多个页面；以及
存储器控制器，控制所述多个固态存储器件的每一个的操作，
其中所述存储器控制器包括：
微处理器，配置为选择在多个种子组中的、与当前将要编程的页面对应的种子组中包括的种子；以及
随机化器，配置为通过使用选择的种子生成伪随机数，以基于生成的伪随机数对将要在所述页面中编程的数据进行随机化并且向当前将要编程的页面输出随机化的数据。
24.一种固态驱动器，包括：
存储器控制器，包括配置为存储多个种子组的第二存储器；
多个固态存储器件，每个存储器件包括多个页面；
其中所述多个种子组的每一个与所述多个页面的至少一个对应并且存储多个种子。
25.如权利要求24所述的固态驱动器，其中所述第二存储器是存储所述多个种子组的只读存储器。
26.如权利要求24所述的固态驱动器，还包括微处理器，其中所述存储器是存储可执行代码的只读存储器，该可执行代码用于使得所述微处理器存取所述多个种子组并且从其中选择与当前将要编程的页面对应的种子。
CN201210232132.8A 2011-07-08 2012-07-05 存储器控制器及操作方法，及含存储器控制器的电子设备 Active CN102866877B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110068089A KR101818445B1 (ko) 2011-07-08 2011-07-08 메모리 컨트롤러, 이의 동작 방법, 및 상기 메모리 컨트롤러를 포함하는 전자 장치들
KR10-2011-0068089 2011-07-08

Publications (2)

Publication Number Publication Date
CN102866877A true CN102866877A (zh) 2013-01-09
CN102866877B CN102866877B (zh) 2017-05-10

Family

ID=47439366

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210232132.8A Active CN102866877B (zh) 2011-07-08 2012-07-05 存储器控制器及操作方法，及含存储器控制器的电子设备

Country Status (4)

Country Link
US (2) US9152551B2 (zh)
JP (1) JP6166868B2 (zh)
KR (1) KR101818445B1 (zh)
CN (1) CN102866877B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104835526A (zh) * 2014-02-10 2015-08-12 慧荣科技股份有限公司 将数据写入至闪存的方法及相关的记忆装置与闪存
CN105097033A (zh) * 2014-05-09 2015-11-25 力晶科技股份有限公司 非易失性半导体存储装置与写入方法
WO2016187801A1 (zh) * 2015-05-26 2016-12-01 崔开平 一种用于储存介质的数据管理方法及固态硬盘与控制芯片
CN106502590A (zh) * 2016-10-24 2017-03-15 郑州云海信息技术有限公司 一种固态硬盘ssd存储系统及方法
CN107203435A (zh) * 2016-03-17 2017-09-26 三星电子株式会社 非易失性存储器设备和所述非易失性存储器设备的操作方法
CN108109661A (zh) * 2016-11-25 2018-06-01 翰顺联电子科技(南京)有限公司 快闪存储器及其操作方法
CN108958666A (zh) * 2018-07-26 2018-12-07 浪潮电子信息产业股份有限公司 一种数据处理方法及主控芯片
CN110033810A (zh) * 2018-01-11 2019-07-19 华邦电子股份有限公司 半导体存储装置及其操作方法
CN110928522A (zh) * 2018-09-19 2020-03-27 力旺电子股份有限公司 随机位电路及随机位电路的操作方法
CN112015330A (zh) * 2019-05-30 2020-12-01 爱思开海力士有限公司 存储器控制器以及具有存储器控制器的存储装置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101818445B1 (ko) * 2011-07-08 2018-01-16 삼성전자주식회사 메모리 컨트롤러, 이의 동작 방법, 및 상기 메모리 컨트롤러를 포함하는 전자 장치들
KR102112115B1 (ko) * 2013-04-17 2020-05-18 삼성전자주식회사 반도체 메모리 장치 및 그것의 데이터 프로그램 방법
KR101630791B1 (ko) * 2015-03-27 2016-06-16 황순영 의사 난수로부터 진성 난수를 생성하는 방법 및 이 방법을 컴퓨터상에서 실행할 수 있는 프로그램이 기록된 컴퓨터로 읽을 수 있는 기록매체
US10303623B2 (en) 2016-04-08 2019-05-28 Cryptography Research, Inc. Non-volatile memory for secure storage of authentication data
KR102648774B1 (ko) * 2016-11-10 2024-03-19 에스케이하이닉스 주식회사 랜더마이즈 동작을 수행하는 반도체 메모리 장치
KR102880111B1 (ko) * 2016-12-12 2025-11-04 에스케이하이닉스 주식회사 제어 장치, 그 제어 장치를 포함하는 반도체 시스템 및 그 반도체 시스템의 구동 방법
JP2019215945A (ja) * 2018-06-14 2019-12-19 富士通株式会社 メモリ制御装置、情報処理装置、及びメモリ制御方法
TWM575145U (zh) * 2018-09-04 2019-03-01 威盛電子股份有限公司 保全儲存資料的系統
KR102747439B1 (ko) * 2019-12-18 2024-12-31 에스케이하이닉스 주식회사 랜더마이저를 포함하는 반도체 메모리 장치 및 메모리 컨트롤러
KR102849960B1 (ko) * 2020-12-23 2025-08-27 에스케이하이닉스 주식회사 메모리 시스템의 랜덤 시드 생성 회로
TWI796078B (zh) * 2021-09-08 2023-03-11 瑞鼎科技股份有限公司 有機發光二極體顯示裝置及其運作方法
US20250103213A1 (en) * 2023-09-21 2025-03-27 Micron Technology, Inc. Adaptable data modulation in memory systems
CN120780613A (zh) * 2024-04-02 2025-10-14 慧荣科技股份有限公司 存取随机化数据的方法及计算机可读存储介质及装置

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6947960B2 (en) * 2002-02-21 2005-09-20 Koninklijke Philips Electronics N.V. Randomness test utilizing auto-correlation
US7139785B2 (en) * 2003-02-11 2006-11-21 Ip-First, Llc Apparatus and method for reducing sequential bit correlation in a random number generator
JP3732188B2 (ja) * 2003-03-31 2006-01-05 Ｎｅｃマイクロシステム株式会社 擬似乱数発生回路
JP2004361986A (ja) 2003-04-08 2004-12-24 Sharp Corp スクランブル回路
CN1879343A (zh) 2003-11-14 2006-12-13 松下电器产业株式会社 数据处理装置
US7640438B2 (en) 2005-02-15 2009-12-29 Satyam Computer Services Ltd. System and method for protected content rendering
US20070005935A1 (en) 2005-06-30 2007-01-04 Khosravi Hormuzd M Method and apparatus for securing and validating paged memory system
JP2008003976A (ja) * 2006-06-26 2008-01-10 Sony Corp メモリアクセス制御装置および方法、並びに、通信装置
CN100504814C (zh) 2007-01-17 2009-06-24 忆正存储技术(深圳)有限公司 闪存的区块管理方法
JP4498370B2 (ja) * 2007-02-14 2010-07-07 株式会社東芝 データ書き込み方法
JP2008217857A (ja) * 2007-02-28 2008-09-18 Toshiba Corp メモリコントローラ及び半導体装置
US20080263117A1 (en) * 2007-04-23 2008-10-23 Gregory Gordon Rose Initial seed management for pseudorandom number generator
US7873803B2 (en) 2007-09-25 2011-01-18 Sandisk Corporation Nonvolatile memory with self recovery
US8301912B2 (en) * 2007-12-31 2012-10-30 Sandisk Technologies Inc. System, method and memory device providing data scrambling compatible with on-chip copy operation
US8788552B2 (en) * 2008-01-25 2014-07-22 Tata Consultancy Services Ltd. Deterministic random number generator for cryptography and digital watermarking
US20090282267A1 (en) * 2008-05-09 2009-11-12 Ori Stern Partial scrambling to reduce correlation
US8154918B2 (en) * 2008-06-30 2012-04-10 Sandisk Il Ltd. Method for page- and block based scrambling in non-volatile memory
KR101554159B1 (ko) 2008-10-08 2015-09-21 삼성전자주식회사 데이터 저장 장치 및 이를 포함하는 데이터 저장 시스템
US8713330B1 (en) * 2008-10-30 2014-04-29 Apple Inc. Data scrambling in memory devices
KR101563647B1 (ko) * 2009-02-24 2015-10-28 삼성전자주식회사 메모리 시스템 및 그것의 데이터 처리 방법
KR20110055178A (ko) 2009-11-19 2011-05-25 삼성전자주식회사 플래시 메모리 장치 및 그것을 포함한 메모리 시스템
JP2011134125A (ja) 2009-12-24 2011-07-07 Toshiba Corp コントローラ及びデータストレージシステム
TWI438778B (zh) * 2010-03-25 2014-05-21 Silicon Motion Inc 用來抑制資料錯誤之方法以及相關之記憶裝置及其控制器
US8732431B2 (en) * 2011-03-06 2014-05-20 Micron Technology, Inc. Logical address translation
US9015401B2 (en) * 2011-04-28 2015-04-21 Seagate Technology Llc Selective purge of confidential data from a non-volatile memory
KR101818445B1 (ko) * 2011-07-08 2018-01-16 삼성전자주식회사 메모리 컨트롤러, 이의 동작 방법, 및 상기 메모리 컨트롤러를 포함하는 전자 장치들
US8984373B2 (en) * 2012-02-22 2015-03-17 Silicon Motion, Inc. Method for accessing flash memory and associated flash memory controller

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104835526B (zh) * 2014-02-10 2018-11-23 慧荣科技股份有限公司 将数据写入至闪存的方法及相关的记忆装置与闪存
CN104835526A (zh) * 2014-02-10 2015-08-12 慧荣科技股份有限公司 将数据写入至闪存的方法及相关的记忆装置与闪存
CN105097033A (zh) * 2014-05-09 2015-11-25 力晶科技股份有限公司 非易失性半导体存储装置与写入方法
CN105097033B (zh) * 2014-05-09 2019-07-05 力晶科技股份有限公司 非易失性半导体存储装置与写入方法
WO2016187801A1 (zh) * 2015-05-26 2016-12-01 崔开平 一种用于储存介质的数据管理方法及固态硬盘与控制芯片
CN107203435A (zh) * 2016-03-17 2017-09-26 三星电子株式会社 非易失性存储器设备和所述非易失性存储器设备的操作方法
CN107203435B (zh) * 2016-03-17 2021-10-22 三星电子株式会社 非易失性存储器设备和所述非易失性存储器设备的操作方法
CN106502590A (zh) * 2016-10-24 2017-03-15 郑州云海信息技术有限公司 一种固态硬盘ssd存储系统及方法
CN108109661A (zh) * 2016-11-25 2018-06-01 翰顺联电子科技(南京)有限公司 快闪存储器及其操作方法
CN108109661B (zh) * 2016-11-25 2021-01-26 翰顺联电子科技(南京)有限公司 快闪存储器及其操作方法
CN110033810A (zh) * 2018-01-11 2019-07-19 华邦电子股份有限公司 半导体存储装置及其操作方法
CN110033810B (zh) * 2018-01-11 2021-10-08 华邦电子股份有限公司 半导体存储装置及其操作方法
CN108958666A (zh) * 2018-07-26 2018-12-07 浪潮电子信息产业股份有限公司 一种数据处理方法及主控芯片
CN110928522A (zh) * 2018-09-19 2020-03-27 力旺电子股份有限公司 随机位电路及随机位电路的操作方法
CN110928522B (zh) * 2018-09-19 2022-02-22 力旺电子股份有限公司 随机位电路及随机位电路的操作方法
CN112015330A (zh) * 2019-05-30 2020-12-01 爱思开海力士有限公司 存储器控制器以及具有存储器控制器的存储装置

Also Published As

Publication number Publication date
US10013349B2 (en) 2018-07-03
CN102866877B (zh) 2017-05-10
JP6166868B2 (ja) 2017-07-19
KR20130006195A (ko) 2013-01-16
KR101818445B1 (ko) 2018-01-16
JP2013020620A (ja) 2013-01-31
US20130013854A1 (en) 2013-01-10
US9152551B2 (en) 2015-10-06
US20160034390A1 (en) 2016-02-04

Similar Documents

Publication Publication Date Title
CN102866877B (zh) 存储器控制器及操作方法，及含存储器控制器的电子设备
US8635509B2 (en) Method of operating memory controller and memory system including the memory controller
CN103151069B (zh) 存储器系统及其块复制方法
JP5999926B2 (ja) 不揮発性メモリ装置、該メモリ装置を制御するコントローラ、及び該コントローラの動作方法
US9256528B2 (en) Method for operating a memory controller and a system having the memory controller
US8549328B2 (en) Memory controller, memory system including the same, and method for operating the same
KR101824227B1 (ko) 메모리 시스템 및 그것의 프로그램 방법
US9830083B2 (en) Memory chip, memory system, and method of accessing the memory chip
CN111324550B (zh) 存储器系统及其操作方法
US20120215963A1 (en) Semiconductor Memory Systems that Include Data Randomizers and Related Devices, Controllers and Methods
JP2012195047A (ja) ページフラッグを有する不揮発性メモリ装置、それを含む駆動方法、及びメモリシステム
KR20120028581A (ko) 비휘발성 메모리 장치, 이의 동작 방법, 및 이를 포함하는 장치들
US9741440B2 (en) Memory device and read method of memory device
US9672149B2 (en) Partial page programming of nonvolatile memory device
US8711618B2 (en) Method for programming non-volatile memory device and apparatuses performing the method
CN104835525A (zh) 半导体存储器件和包括半导体存储器件的存储系统
US8984036B2 (en) Methods for operating controllers using seed tables
US20120290783A1 (en) Memory device and memory system including the same
US10199079B2 (en) Semiconductor memory device
US20140189218A1 (en) Method of programming data into nonvolatile memory and method of reading data from nonvolatile memory
US8914572B2 (en) Memory controllers and memory systems including the same
KR20130066720A (ko) 메모리 컨트롤러 및 이의 동작 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant