CN102820272A - 嵌埋有电子组件的封装结构及其制法 - Google Patents
嵌埋有电子组件的封装结构及其制法 Download PDFInfo
- Publication number
- CN102820272A CN102820272A CN2011103038793A CN201110303879A CN102820272A CN 102820272 A CN102820272 A CN 102820272A CN 2011103038793 A CN2011103038793 A CN 2011103038793A CN 201110303879 A CN201110303879 A CN 201110303879A CN 102820272 A CN102820272 A CN 102820272A
- Authority
- CN
- China
- Prior art keywords
- electronic components
- opening
- electronic
- structure embedded
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H10W70/685—
-
- H10W72/00—
-
- H10W70/635—
-
- H10W74/111—
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
一种嵌埋有电子组件的封装结构及其制法,该嵌埋有电子组件的封装结构包括:基板、电子模块与粘着材料,该基板具有相对的两表面、贯穿该两表面的开口及形成于该两表面的开口周缘的金属框,该电子模块设置于该开口中,且具有多个电子组件及包覆各该电子组件周围的胶体,该电子组件具有外露于该胶体的相对两作用面及形成于各该作用面上的电极垫,且各该电极垫外露于该开口,该粘着材料填入于该开口与电子模块之间的间隙中,而将该电子模块固定于该开口中。相较于现有技术,本发明能有效避免嵌埋的电子组件彼此接触所致的短路现象,进而提高整体良率。
Description
技术领域
本发明涉及一种封装结构及其制法,尤指一种嵌埋有电子组件的封装结构及其制法。
背景技术
随着半导体封装技术的演进,除传统打线式(wire bonding)及覆晶式(flip chip)的半导体封装技术外,目前半导体装置(semiconductor device)已开发出不同的封装型态,例如直接在一封装基板(package substrate)中嵌埋并电性整合一例如具有集成电路的半导体芯片的电子组件,此种封装件能缩减整体封装结构的体积并提升电性功能,遂成为一种封装的趋势。
请参阅图1A至图1B,其为现有的嵌埋有电子组件的封装结构及其制法的剖视示意图,其中,图1B’为图1B的俯视图。
如图1A所示,提供一基板10及多个电子组件13,其中,该基板10具有相对两表面101、贯穿该两表面101的开口100、形成于该开口100周缘的两表面101上的金属框11、及至少一贯穿该两表面101的导电通孔12,此外,该电子组件13具有相对两作用面131及形成于各该作用面131上的电极垫132。
如图1B与图1B’所示,借由粘着材料14以将该等电子组件13固定于该开口100中,且各该电极垫132外露于该开口100,该粘着材料14填入于该开口100与电子组件13之间的间隙中。
但是,现有的嵌埋有电子组件的封装结构的制法中,同时在基板的开口中埋入多个电子组件时,容易使得该等电子组件彼此相互接触(如图1B与图1B’所示),或者,容易使得该电子组件接触至该基板表面的线路,而造成整体封装结构的短路与失效,虽然可以透过调整制程参数来控制该电子组件的位置,但是所能改善的程度有限,而仍无法有效提高整体良率。
因此,如何提出一种嵌埋有电子组件的封装结构及其制法,以避免现有电子组件嵌埋入基板时容易导致短路现象,进而造成整体产品的良率下降等问题,实已成为目前亟欲解决的课题。
发明内容
鉴于上述现有技术的种种缺失,本发明的主要目的在于提供一种良率较高的嵌埋有电子组件的封装结构及其制法。
为达上述及其它目的,本发明揭露一种嵌埋有电子组件的封装结构,其包括:基板,其具有相对的两表面、贯穿该两表面的开口及形成于该两表面的开口周缘的金属框;电子模块,其设置于该开口中,且具有多个电子组件及包覆各该电子组件周围的胶体,其中,该电子组件具有外露于该胶体的相对两作用面及形成于各该作用面上的电极垫,且各该电极垫外露于该开口;以及粘着材料,其填入于该开口与电子模块之间的间隙中,以将该电子模块固定于该开口中。
本发明还揭露一种嵌埋有电子组件的封装结构的制法,其包括:提供一基板、与一具有多个电子组件的电子模块,其中,该电子组件具有相对两作用面及形成于各该作用面上的电极垫,该基板具有相对两表面、贯穿该两表面的开口及形成于该两表面的开口周缘的金属框,该电子模块包括包覆各该电子组件的胶体,该胶体具有胶体开孔以外露各该电子组件的相对两作用面;以及借由粘着材料以将该电子模块固定于该开口中,且各该电极垫外露于该开口,该粘着材料填入于该开口与电子模块之间的间隙中。
由上可知,因为本发明是先用胶体包覆多个电子组件的周围,并使该等电子组件结合成一电子模块且彼此电性绝缘,然后再把该电子模块置于基板的开口中,因为各该电子组件的周围均包覆有绝缘的胶体,所以该电子组件并不会彼此短路,且也不会接触到基板表面的线路,进而能确保嵌埋有电子组件的封装结构不会电性连接而造成短路,以有效提升整体良率与可靠度。
附图说明
图1A至图1B为现有的嵌埋有电子组件的封装结构及其制法的剖视示意图,其中,图1B’为图1B的俯视图。
图2A至图2C为本发明的嵌埋有电子组件的封装结构及其制法的剖视图,其中,图2B’为图2B的俯视图。
主要组件符号说明
10,20 基板
100,200 开口
101,201 表面
11,21 金属框
12,22 导电通孔
13,231 电子组件
131,2311 作用面
132,232 电极垫
14,24 粘着材料
23 电子模块
233 胶体
2330 胶体开孔
25 第一介电层
261 第一导电盲孔
262 第三导电盲孔
27 第一线路层
28 增层结构
281 第二介电层
282 第二导电盲孔
283 第二线路层
284 电性接触垫
29 绝缘保护层
290 绝缘保护层开孔。
具体实施方式
以下借由特定的具体实施例说明本发明的实施方式,本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。
请参阅图2A至图2C,其为本发明的嵌埋有电子组件的封装结构及其制法的剖视图,其中,图2B’为图2B的俯视图。
如图2A所示,提供一基板20,该基板20具有相对两表面201、贯穿该两表面201的开口200、形成于该开口200周缘的两表面201上的金属框21、及至少一贯穿该两表面201的导电通孔22。
如图2B与图2B’所示,提供一具有多个电子组件231的电子模块23,该电子组件231具有相对两作用面2311及形成于各该作用面2311上的电极垫232,该电子模块23包括包覆各该电子组件231的胶体233,该胶体233具有胶体开孔2330以外露各该电子组件231的相对两作用面2311,接着,借由粘着材料24以将该电子模块23固定于该开口200中,且各该电极垫232外露于该开口200,该粘着材料24填入于该开口200与电子模块23之间的间隙中,其中,该电子组件231可为积层陶瓷电容器(multi-layer ceramic capacitor,简称MLCC)。
如图2C所示,于该基板20的至少一表面201与其同侧的电子组件231的作用面2311上形成第一介电层25,并于该第一介电层25上形成第一线路层27,且该第一介电层25中还形成有多个电性连接该第一线路层27与电极垫232的第一导电盲孔261、及电性连接该第一线路层27与导电通孔22的第三导电盲孔262,并还包括于该第一介电层25及第一线路层27上形成增层结构28,该增层结构28包括至少一第二介电层281、形成于该第二介电层281上的第二线路层283、及多个形成于该第二介电层281中并电性连接该第一线路层27与第二线路层283的第二导电盲孔282,且该增层结构28最外层的第二线路层283还具有多个电性接触垫284,且还包括于该增层结构28最外层上形成绝缘保护层29,该绝缘保护层29具有多个对应外露各该电性接触垫284的绝缘保护层开孔290。
本实施例还揭露一种嵌埋有电子组件的封装结构,其包括:基板20,其具有相对的两表面201、贯穿该两表面201的开口200及形成于该开口200周缘的两表面201上的金属框21;电子模块23,其设置于该开口200中,且具有多个电子组件231及包覆各该电子组件231周围的胶体233,其中,该电子组件231具有外露于该胶体233的相对两作用面2311及形成于各该作用面2311上的电极垫232,且各该电极垫232外露于该开口200;以及粘着材料24,填入于该开口200与电子模块23之间的间隙中,以将该电子模块23固定于该开口200中。
于上述的嵌埋有电子组件的封装结构中,还可包括第一介电层25与第一线路层27,该第一介电层25形成于该基板20的至少一表面201与其同侧的电子组件231的作用面2311上,该第一线路层27形成于该第一介电层25上,且该第一介电层25中还形成有多个电性连接该第一线路层27与电极垫232的第一导电盲孔261,并还可包括增层结构28,其形成于该第一介电层25及第一线路层27上,该增层结构28可包括至少一第二介电层281、形成于该第二介电层281上的第二线路层283、及多个形成于该第二介电层281中并电性连接该第一线路层27与第二线路层283的第二导电盲孔282,且该增层结构28最外层的第二线路层283还具有多个电性接触垫284。
本实施例的嵌埋有电子组件的封装结构中,于该增层结构28最外层上还可形成有绝缘保护层29,且该绝缘保护层29中可形成有多个对应外露各该电性接触垫284的绝缘保护层开孔290。
依上所述的嵌埋有电子组件的封装结构,该第一介电层25中还可形成有电性连接该第一线路层27与导电通孔22的第三导电盲孔262,该基板20还可具有至少一贯穿该两表面201的导电通孔22,且该电子组件231可为积层陶瓷电容器。
综上所述,不同于现有技术,由于本发明先以胶体包覆多个电子组件的周围,并使其结合成一电子模块且该等电子组件彼此电性绝缘,接着再将该电子模块置于基板的开口中,因为各该电子组件的周围均包覆有胶体,所以该电子组件并不会彼此短路,且也不会接触到基板表面的线路,进而能确保嵌埋有电子组件的封装结构不会产生短路现象,以有效提升整体良率与可靠度。
上述实施例仅用以例示性说明本发明的原理及其功效,而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下,对上述实施例进行修改。因此本发明的权利保护范围,应如权利要求书所列。
Claims (9)
1.一种嵌埋有电子组件的封装结构,其包括:
基板,其具有相对的两表面、贯穿该两表面的开口及形成于该两表面的开口周缘的金属框;
电子模块,其设置于该开口中,且具有多个电子组件及包覆各该电子组件周围的胶体,其中,该电子组件具有外露于该胶体的相对两作用面及形成于各该作用面上的电极垫,且各该电极垫外露于该开口;以及
粘着材料,其填入于该开口与电子模块之间的间隙中,以将该电子模块固定于该开口中。
2.根据权利要求1所述的嵌埋有电子组件的封装结构,其特征在于,该封装结构还包括具有至少一相互堆栈的介电层与线路层的增层结构,其设于该基板的至少一表面上,且该最外层线路层还具有多个电性接触垫。
3.根据权利要求2所述的嵌埋有电子组件的封装结构,其特征在于,于该增层结构最外层上还设置有绝缘保护层,且该绝缘保护层中设置有多个对应外露各该电性接触垫的绝缘保护层开孔。
4.根据权利要求1所述的嵌埋有电子组件的封装结构,其特征在于,该基板还具有至少一贯穿该两表面的导电通孔。
5.根据权利要求1所述的嵌埋有电子组件的封装结构,其特征在于,该电子组件为积层陶瓷电容器。
6.一种嵌埋有电子组件的封装结构的制法,其包括:
提供一基板、与一具有多个电子组件的电子模块,其中,该电子组件具有相对两作用面及形成于各该作用面上的电极垫,该基板具有相对两表面、贯穿该两表面的开口及形成于该两表面的开口周缘的金属框,该电子模块包括包覆各该电子组件的胶体,该胶体具有胶体开孔以外露各该电子组件的相对两作用面;以及
借由粘着材料以将该电子模块固定于该开口中,且各该电极垫外露于该开口,该粘着材料填入于该开口与电子模块之间的间隙中。
7.根据权利要求6所述的嵌埋有电子组件的封装结构的制法,其特征在于,该制法还包括于该基板的至少一表面上形成具有至少一相互堆栈的介电层与线路层的增层结构,且该最外层线路层还具有多个电性接触垫。
8.根据权利要求6所述的嵌埋有电子组件的封装结构的制法,其特征在于,该基板还具有至少一贯穿该两表面的导电通孔。
9.根据权利要求6所述的嵌埋有电子组件的封装结构的制法,其特征在于,该电子组件为积层陶瓷电容器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW100119892 | 2011-06-07 | ||
| TW100119892A TWI425886B (zh) | 2011-06-07 | 2011-06-07 | 嵌埋有電子元件之封裝結構及其製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102820272A true CN102820272A (zh) | 2012-12-12 |
Family
ID=47293027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011103038793A Pending CN102820272A (zh) | 2011-06-07 | 2011-09-29 | 嵌埋有电子组件的封装结构及其制法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20120314377A1 (zh) |
| CN (1) | CN102820272A (zh) |
| TW (1) | TWI425886B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107978580A (zh) * | 2016-10-25 | 2018-05-01 | 日月光半导体制造股份有限公司 | 半导体器件封装及其制造方法 |
| CN119650543A (zh) * | 2025-02-17 | 2025-03-18 | 芯爱科技(南京)有限公司 | 封装基板及其制法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI517321B (zh) | 2014-12-08 | 2016-01-11 | 旭德科技股份有限公司 | 封裝結構及其製作方法 |
| US12256488B2 (en) * | 2022-02-15 | 2025-03-18 | Unimicron Technology Corp. | Circuit board structure |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101042960A (zh) * | 2006-03-13 | 2007-09-26 | Avx公司 | 电容器组件 |
| CN101166394A (zh) * | 2006-10-20 | 2008-04-23 | 新光电气工业株式会社 | 安装有电子元件的多层配线基板及其制造方法 |
| CN101232778A (zh) * | 1999-09-02 | 2008-07-30 | 伊比登株式会社 | 印刷布线板及其制造方法 |
| CN101383329A (zh) * | 2007-09-04 | 2009-03-11 | 全懋精密科技股份有限公司 | 嵌埋有芯片的封装结构及其制作方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW499823B (en) * | 1999-09-02 | 2002-08-21 | Ibiden Co Ltd | Printed circuit board and its manufacturing method |
| JP2006216714A (ja) * | 2005-02-02 | 2006-08-17 | Ibiden Co Ltd | 多層プリント配線板 |
| TWI328423B (en) * | 2007-09-14 | 2010-08-01 | Unimicron Technology Corp | Circuit board structure having heat-dissipating structure |
| JP5101240B2 (ja) * | 2007-10-25 | 2012-12-19 | 日本特殊陶業株式会社 | 板状部品内蔵配線基板 |
| US10074553B2 (en) * | 2007-12-03 | 2018-09-11 | STATS ChipPAC Pte. Ltd. | Wafer level package integration and method |
| US7790503B2 (en) * | 2007-12-18 | 2010-09-07 | Stats Chippac, Ltd. | Semiconductor device and method of forming integrated passive device module |
| KR101486420B1 (ko) * | 2008-07-25 | 2015-01-26 | 삼성전자주식회사 | 칩 패키지, 이를 이용한 적층형 패키지 및 그 제조 방법 |
| JP2010141098A (ja) * | 2008-12-11 | 2010-06-24 | Shinko Electric Ind Co Ltd | 電子部品内蔵基板及びその製造方法 |
| TWI388019B (zh) * | 2009-09-02 | 2013-03-01 | 欣興電子股份有限公司 | 封裝結構之製法 |
-
2011
- 2011-06-07 TW TW100119892A patent/TWI425886B/zh not_active IP Right Cessation
- 2011-09-29 CN CN2011103038793A patent/CN102820272A/zh active Pending
-
2012
- 2012-05-30 US US13/483,238 patent/US20120314377A1/en not_active Abandoned
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101232778A (zh) * | 1999-09-02 | 2008-07-30 | 伊比登株式会社 | 印刷布线板及其制造方法 |
| CN101042960A (zh) * | 2006-03-13 | 2007-09-26 | Avx公司 | 电容器组件 |
| CN101166394A (zh) * | 2006-10-20 | 2008-04-23 | 新光电气工业株式会社 | 安装有电子元件的多层配线基板及其制造方法 |
| CN101383329A (zh) * | 2007-09-04 | 2009-03-11 | 全懋精密科技股份有限公司 | 嵌埋有芯片的封装结构及其制作方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107978580A (zh) * | 2016-10-25 | 2018-05-01 | 日月光半导体制造股份有限公司 | 半导体器件封装及其制造方法 |
| CN119650543A (zh) * | 2025-02-17 | 2025-03-18 | 芯爱科技(南京)有限公司 | 封装基板及其制法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI425886B (zh) | 2014-02-01 |
| US20120314377A1 (en) | 2012-12-13 |
| TW201251527A (en) | 2012-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI411073B (zh) | 嵌埋被動元件之封裝基板及其製法 | |
| TW201517240A (zh) | 封裝結構及其製法 | |
| CN1855477B (zh) | 电路装置 | |
| TWI571185B (zh) | 電子封裝件及其製法 | |
| CN103545297A (zh) | 多芯片叠合封装结构及其制作方法 | |
| WO2016162938A1 (ja) | 半導体装置 | |
| CN103779290B (zh) | 连接基板及层叠封装结构 | |
| TW201802971A (zh) | 封裝堆疊結構之製法 | |
| JP2015228480A (ja) | パッケージ基板、パッケージ、積層パッケージ、及びパッケージ基板の製造方法 | |
| CN203521406U (zh) | 多芯片叠合封装结构 | |
| TWI492335B (zh) | 電子裝置及其封裝結構 | |
| CN102820272A (zh) | 嵌埋有电子组件的封装结构及其制法 | |
| TWI491017B (zh) | 半導體封裝件及其製法 | |
| CN104517929A (zh) | 封装载板 | |
| CN103219306A (zh) | 嵌埋有电子组件的封装结构及其制法 | |
| KR101167453B1 (ko) | 전자부품 내장형 인쇄회로기판 및 그 제조방법 | |
| TWI549236B (zh) | 封裝堆疊結構 | |
| US9433108B2 (en) | Method of fabricating a circuit board structure having an embedded electronic element | |
| CN104064530B (zh) | 半导体封装件及其制法 | |
| TWI434382B (zh) | 嵌埋有電子元件之封裝結構及其製法 | |
| CN205542765U (zh) | 半导体封装结构 | |
| TW201330729A (zh) | 嵌埋有電子元件之封裝結構及其製法 | |
| TWI541952B (zh) | 半導體封裝件及其製法 | |
| CN109256374B (zh) | 电子封装件暨基板结构及其制法 | |
| CN102376674B (zh) | 嵌埋有半导体元件的封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20121212 |