[go: up one dir, main page]

CN102800709A - 薄膜晶体管主动装置 - Google Patents

薄膜晶体管主动装置 Download PDF

Info

Publication number
CN102800709A
CN102800709A CN2012103344149A CN201210334414A CN102800709A CN 102800709 A CN102800709 A CN 102800709A CN 2012103344149 A CN2012103344149 A CN 2012103344149A CN 201210334414 A CN201210334414 A CN 201210334414A CN 102800709 A CN102800709 A CN 102800709A
Authority
CN
China
Prior art keywords
layer
thin film
film transistor
active device
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012103344149A
Other languages
English (en)
Other versions
CN102800709B (zh
Inventor
江政隆
陈柏林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201210334414.9A priority Critical patent/CN102800709B/zh
Priority to PCT/CN2012/081707 priority patent/WO2014040305A1/zh
Priority to US13/806,718 priority patent/US9117705B2/en
Publication of CN102800709A publication Critical patent/CN102800709A/zh
Application granted granted Critical
Publication of CN102800709B publication Critical patent/CN102800709B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H10W42/20—
    • H10W42/25—

Landscapes

  • Thin Film Transistor (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

本发明涉及一种薄膜晶体管主动装置。该薄膜晶体管主动装置包括：栅极电极；覆盖所述栅极电极的栅极绝缘层；形成于所述栅极绝缘层上的氧化物半导体层；形成于所述氧化物半导体层上的第一保护层；与所述氧化物半导体层电连接的源/漏极电极；以及覆盖所述源/漏极电极的第二保护层；其中，所述栅极绝缘层、第一保护层与第二保护层至少其中之一由硅的氮化物所构成,且其折射率介于2.0~3.0。本发明的薄膜晶体管主动装置可抑制来自于金属电极的金属离子扩散并减少绝缘层与保护层的H含量，可有效的提升TFT制程工艺的稳定性。

Description

薄膜晶体管主动装置
技术领域
本发明涉及平面显示装置技术领域，尤其涉及一种薄膜晶体管主动装置。
背景技术
主动矩阵式平面显示器每个像素点都是由集成在像素点后面的薄膜晶体管主动装置来驱动，从而可以做到高速度、高亮度、高对比度显示屏幕信息。主动矩阵式平面显示器的每个像素点都是由集成在自身上的TFT来控制，是有源像素点，因此，不但速度可以极大提高，而且对比度和亮度也大大提高了，同时分辨率也达到了很高水平。对于整个平面显示装置来说，薄膜晶体管（矩阵）可以主动的对屏幕上的各个独立的象素进行控制，这也就是所谓的主动矩阵TFT（active matrix TFT）的来历。主动矩阵式平面显示器其效果接近CRT显示器，是现在笔记本电脑和台式机上的主流显示设备。
参见图1，其为典型的具有蚀刻终止层结构的氧化物半导体TFT的制程流程图，图中采用相同剖面线填充的部分表示能够在同一制程步骤中形成的结构。氧化物半导体TFT是指在TFT的栅极绝缘层之上，设置一层金属氧化物主动层，是一种基于TFT驱动的技术。氧化物主动层优选为IGZO层,IGZO(Indium Gallium Zinc Oxide)为氧化铟镓锌的缩写。按照图1所示的制程流程图，首先在基底上形成栅极电极（GE）10；接下来在栅极电极10上覆盖栅极绝缘层（GI层）11；接下来在栅极绝缘层11上形成一层氧化物半导体层12，具体可以为IGZO层；接下来在氧化物半导体层12上形成蚀刻终止层（ES层）13，ES层通常是使用前体物质进行化学气相沉积（CVD）来获得；然后形成与氧化物半导体层12电连接的源/漏极（S/D）电极14，现有制程一般是将Cu或Al沉积于氧化物半导体层12上，并利用蚀刻分别形成源极电极和漏极电极；接下来在源/漏极电极14上覆盖钝化层（PV层）15，至此，形成了主要由栅极电极10、栅极绝缘层11、氧化物半导体层12、蚀刻终止层13、源/漏极电极14及钝化层15等组成的薄膜晶体管主动装置；此外，在图1所示的制程流程图中，接下来还进一步形成了作为像素电极的氧化铟锡（ITO）电极16，从而最终可形成应用于主动矩阵式平面显示器的TFT。
参见图2，其为典型的氧化物半导体TFT搭配Cu制程的制程工艺所制造的薄膜晶体管主动装置的结构示意图。该薄膜晶体管主动装置主要包括栅极、栅极绝缘层21、氧化物半导体层22、蚀刻终止层23、源/漏极电极24及钝化层25等，氧化物半导体层22形成于栅极绝缘层21上，蚀刻终止层23形成于氧化物半导体层22上，源/漏极电极24与氧化物半导体层22电连接，钝化层25覆盖于源/漏极电极24上。在Cu制程之下，为了避免Cu离子渗透，在做Cu的沉积之前必须先沉积一层阻挡层(barrier layer)27，目前主要是以Mo,Ti或类似的合金或化合物为解决方案。虽然在源/漏极电极24与氧化物半导体层22及蚀刻终止层23之间设置了阻挡层（barrier layer）27，但是Cu离子28仍然极易穿越过钝化层25和蚀刻终止层23而扩散至氧化物半导体层22,因而导致TFT阈值电压偏移（Vth shift）,迁移率下降（mobilitydown）,以及亚阈值摆幅退化（SS degradation）等异常。
参见图3，其为现有的IGZO TFT搭配Cu制程的制程工艺中空气退火前与后的栅极电压VG-漏极电流ID特性曲线对比示意图，该图引自日本应用物理学报（JJAP）51(2012)011401。经空气退火后，Cu离子的扩散效应明显的改变了栅极电压VG-漏极电流ID特性曲线，也就是说造成了TFT阈值电压偏移（Vth shift）,迁移率下降（mobility down）,以及亚阈值摆幅退化（SSdegradation）等异常。
如下表一所示，其为常见的氧化物半导体TFT搭配Cu制程的制程工艺中所采用的常用GI/ES/PV层绝缘材料比较。一种情况为采用SiOx作为绝缘材料，此时是用SiH4+N2O作CVD前体，通过CVD制程形成GI/ES/PV层，获得的TFT特性好，但是Cu离子易扩散；另一种情况是采用SiNx作为绝缘材料，此时是用SiH4+NH3+N2作CVD前体，通过CVD制程形成GI/ES/PV层，此时绝缘材料含氢量较高，获得的TFT特性不好，但是Cu离子不易扩散。
表一、现有技术中常用GI/ES/PV层材料比较
  GI/ES/PV层材料   CVD前体   TFT特性   Cu离子抵抗
  SiOx   SiH4+N2O   好   差
  SiNx   SiH4+NH3+N2   不好   好
因此，现有的氧化物半导体TFT搭配Cu制程的制程工艺会面临来自于金属电极的金属离子扩散以及GI/ES/PV层的H含量的双重影响，这两个因子的控制是TFT元件稳定性的关键。
发明内容
因此，本发明的目的在于提供一种薄膜晶体管主动装置，可以抑制金属离子的扩散以及减少绝缘层与保护层的H含量。
为实现上述目的，本发明提供一种薄膜晶体管主动装置，包括：
栅极电极；
覆盖所述栅极电极的栅极绝缘层；
形成于所述栅极绝缘层上的氧化物半导体层；
形成于所述氧化物半导体层上的第一保护层；
与所述氧化物半导体层电连接的源/漏极电极；以及
覆盖所述源/漏极电极的第二保护层；
其中，所述栅极绝缘层、第一保护层与第二保护层至少其中之一由硅的氮化物所构成,且其折射率介于2.0~3.0。
其中，所述氧化物半导体层含有Zn的氧化物、Sn的氧化物、In的氧化物及Ga的氧化物至少其中之一。
其中，所述源/漏极电极含有Cu或Al。
其中，所述第一保护层位于所述氧化物半导体层与源/漏极电极之间。
其中，所述硅的氮化物是使用N2/(N2+SiH4)流量比介于0.7~0.9的混合气体通过等离子体增强化学气相沉积法所沉积形成。
其中，所述硅的氮化物的H含量小于5atom%。
其中，所述第一保护层为蚀刻终止层。
其中，所述第二保护层为钝化层。
其中，所述氧化物半导体层为IGZO层。
其中，所述薄膜晶体管主动装置为TFT-LCD的薄膜晶体管。
对应于BCE(Back channel Etched,后通道蚀刻)结构的TFT，本发明还提供了一种薄膜晶体管主动装置，包括：
栅极电极；
覆盖所述栅极电极的栅极绝缘层；
形成于所述栅极绝缘层上的氧化物半导体层；
与所述氧化物半导体层电连接的源/漏极电极；以及
覆盖所述源/漏极电极的保护层；
其中，所述栅极绝缘层与保护层至少其中之一由硅的氮化物所构成,且其折射率介于2.0~3.0。
其中，所述氧化物半导体层含有Zn的氧化物、Sn的氧化物、In的氧化物及Ga的氧化物至少其中之一。
其中，所述源/漏极电极含有Cu或Al。
其中，所述硅的氮化物是使用N2/(N2+SiH4)流量比介于0.7~0.9的混合气体通过等离子体增强化学气相沉积法所沉积形成。
其中，所述硅的氮化物的H含量小于5atom%。
其中，所述氧化物半导体层为IGZO层。
其中，所述薄膜晶体管主动装置为TFT-LCD的薄膜晶体管。
本发明的薄膜晶体管主动装置可抑制来自于金属电极的金属离子扩散并减少绝缘层与保护层的H含量，可有效的提升TFT制程工艺的稳定性。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其他有益效果显而易见。
附图中，
图1为现有技术中典型的具有蚀刻终止层结构的氧化物半导体TFT的制程流程图；
图2为典型的氧化物半导体TFT搭配Cu制程的制程工艺所制造的薄膜晶体管主动装置的结构示意图；
图3为现有的IGZO TFT搭配Cu制程的制程工艺中空气退火前与后的栅极电压VG-漏极电流ID特性曲线对比示意图；
图4为本发明薄膜晶体管主动装置一较佳实施例的结构示意图；
图5为氮化硅中N/(N+Si)元素组成比与原料流量比的关系示意图；
图6为氮化硅的折射率与原料流量比的关系示意图。
具体实施方式
参见图4，其为本发明薄膜晶体管主动装置一较佳实施例的结构示意图。本发明的薄膜晶体管主动装置主要包括：栅极电极40；覆盖所述栅极电极40的栅极绝缘层41；形成于所述栅极绝缘层41上的氧化物半导体层42；形成于所述氧化物半导体层42上的第一保护层43；与所述氧化物半导体层42电连接的源/漏极电极44；以及覆盖所述源/漏极电极44的第二保护层45；其中，所述栅极绝缘层41、第一保护层43与第二保护层45至少其中之一由氮化硅所构成,且其折射率介于2.0~3.0。另外，源/漏极电极44与氧化物半导体层42及第一保护层43之间设置了阻挡层47，用于阻止源/漏极金属电极与氧化物半导体层之间发生反应。
氧化物半导体层42可以含有Zn的氧化物、Sn的氧化物、In的氧化物及Ga的氧化物至少其中之一，例如含有ZnOx,SnOx,InOx,GaOx至少其中之一；氧化物半导体层42优选为IGZO层。源/漏极电极44可以含有Cu或Al。第一保护层43优选为蚀刻终止层；第二保护层45优选为钝化层；第一保护层43位于氧化物半导体层42与源/漏极电极44之间；因此该薄膜晶体管主动装置可作为驱动TFT-LCD的薄膜晶体管。
为了抑制金属离子扩散并减少GI层、ES层或PV层的H含量，本发明提出GI层、ES层或PV层使用无NH3（NH3-free）的氮化硅，制备方法可以采用SiH4+N2混合气体通过等离子体增强化学气相沉积(PECVD)来实现,GI层、ES层或PV层的组成为氮化硅可有效的抑制金属离子扩散并且使用N2取代传统的NH3可有效的减少H含量的影响，氮化硅的H含量优选小于5atom%（原子百分含量）。
参见图5及图6，图5为氮化硅中N/(N+Si)元素组成比与原料流量比的关系示意图，图6为氮化硅的折射率与原料流量比的关系示意图。随着降低原料N2/(N2+SiH4)流量比,所沉积的氮化硅的N含量呈现线性降低。若N2/(N2+SiH4)流量比降低至小于0.7,此时氮化硅的N/(N+Si)元素组成比小于0.2。过低的N含量会造成氮化硅薄膜的绝缘特性不良。若N2/(N2+SiH4)流量比增加至大于0.9,此时氮化硅的沉积速率过低,无实际应用的可行性。因此,优选的N2/(N2+SiH4)流量比介于0.7~0.9。图6中，横轴为原料N2/(N2+SiH4)流量比，纵轴表示了氮化硅在633nm的折射率n。本发明采用折射率来具体限定氮化硅层的特性，根据图5和图6，优选的N2/(N2+SiH4)流量比介于0.7~0.9,此时氮化硅构成的GI/ES/PV层的折射率n为介于2.0~3.0。
可以理解，对于BCE(Back channel Etched,后通道蚀刻)结构的TFT，本发明同样适用。
综上所述，本发明的薄膜晶体管主动装置可抑制来自于金属电极的金属离子扩散并减少GI层、ES层或PV层的H含量，可有效的提升TFT制程工艺的稳定性。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明后附的权利要求的保护范围。

Claims (17)

1.一种薄膜晶体管主动装置,其特征在于，包括：
栅极电极；
覆盖所述栅极电极的栅极绝缘层；
形成于所述栅极绝缘层上的氧化物半导体层；
形成于所述氧化物半导体层上的第一保护层；
与所述氧化物半导体层电连接的源/漏极电极；以及
覆盖所述源/漏极电极的第二保护层；
其中，所述栅极绝缘层、第一保护层与第二保护层至少其中之一由硅的氮化物所构成，且其折射率介于2.0~3.0。
2.如权利要求1所述的薄膜晶体管主动装置，其特征在于，所述氧化物半导体层含有Zn的氧化物、Sn的氧化物、In的氧化物及Ga的氧化物至少其中之一。
3.如权利要求1所述的薄膜晶体管主动装置，其特征在于，所述源/漏极电极含有Cu或Al。
4.如权利要求1所述的薄膜晶体管主动装置，其特征在于，所述第一保护层位于所述氧化物半导体层与源/漏极电极之间。
5.如权利要求1所述的薄膜晶体管主动装置，其特征在于，所述硅的氮化物是使用N2/(N2+SiH4)流量比介于0.7~0.9的混合气体通过等离子体增强化学气相沉积法所沉积形成。
6.如权利要求1所述的薄膜晶体管主动装置，其特征在于，所述硅的氮化物的H含量小于5atom%。
7.如权利要求1所述的薄膜晶体管主动装置，其特征在于，所述第一保护层为蚀刻终止层。
8.如权利要求1所述的薄膜晶体管主动装置，其特征在于，所述第二保护层为钝化层。
9.如权利要求1所述的薄膜晶体管主动装置，其特征在于，所述氧化物半导体层为IGZO层。
10.如权利要求1所述的薄膜晶体管主动装置，其特征在于，所述薄膜晶体管主动装置为TFT-LCD的薄膜晶体管。
11.一种薄膜晶体管主动装置,其特征在于，包括：
栅极电极；
覆盖所述栅极电极的栅极绝缘层；
形成于所述栅极绝缘层上的氧化物半导体层；
与所述氧化物半导体层电连接的源/漏极电极；以及
覆盖所述源/漏极电极的保护层；
其中，所述栅极绝缘层与保护层至少其中之一由硅的氮化物所构成,且其折射率介于2.0~3.0。
12.如权利要求11所述的薄膜晶体管主动装置，其特征在于，所述氧化物半导体层含有Zn的氧化物、Sn的氧化物、In的氧化物及Ga的氧化物至少其中之一。
13.如权利要求11所述的薄膜晶体管主动装置，其特征在于，所述源/漏极电极含有Cu或Al。
14.如权利要求11所述的薄膜晶体管主动装置，其特征在于，所述硅的氮化物是使用N2/(N2+SiH4)流量比介于0.7~0.9的混合气体通过等离子体增强化学气相沉积法所沉积形成。
15.如权利要求11所述的薄膜晶体管主动装置，其特征在于，所述硅的氮化物的H含量小于5atom%。
16.如权利要求11所述的薄膜晶体管主动装置，其特征在于，所述氧化物半导体层为IGZO层。
17.如权利要求11所述的薄膜晶体管主动装置，其特征在于，所述薄膜晶体管主动装置为TFT-LCD的薄膜晶体管。
CN201210334414.9A 2012-09-11 2012-09-11 薄膜晶体管主动装置 Expired - Fee Related CN102800709B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201210334414.9A CN102800709B (zh) 2012-09-11 2012-09-11 薄膜晶体管主动装置
PCT/CN2012/081707 WO2014040305A1 (zh) 2012-09-11 2012-09-21 薄膜晶体管主动装置
US13/806,718 US9117705B2 (en) 2012-09-11 2012-09-21 Thin-film transistor active device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210334414.9A CN102800709B (zh) 2012-09-11 2012-09-11 薄膜晶体管主动装置

Publications (2)

Publication Number Publication Date
CN102800709A true CN102800709A (zh) 2012-11-28
CN102800709B CN102800709B (zh) 2015-07-01

Family

ID=47199767

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210334414.9A Expired - Fee Related CN102800709B (zh) 2012-09-11 2012-09-11 薄膜晶体管主动装置

Country Status (3)

Country Link
US (1) US9117705B2 (zh)
CN (1) CN102800709B (zh)
WO (1) WO2014040305A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120241744A1 (en) * 2011-03-24 2012-09-27 Sony Corporation Display apparatus and method of manufacturing the same
WO2014172853A1 (zh) * 2013-04-22 2014-10-30 深圳市华星光电技术有限公司 开关管及其制备方法、显示面板
WO2016037381A1 (zh) * 2014-09-10 2016-03-17 深圳市华星光电技术有限公司 基于igzo制程的栅极驱动电路

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013179837A1 (ja) * 2012-05-28 2013-12-05 シャープ株式会社 半導体装置およびその製造方法
CN102856392B (zh) * 2012-10-09 2015-12-02 深圳市华星光电技术有限公司 薄膜晶体管主动装置及其制作方法
US9634036B1 (en) * 2016-03-11 2017-04-25 Shenzhen China Star Optoelectronics Technology Co., Ltd. Metal oxide thin-film transistor, method of fabricating the same, and array substrate
KR102643111B1 (ko) * 2016-07-05 2024-03-04 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
CN109148303B (zh) * 2018-07-23 2020-04-10 深圳市华星光电半导体显示技术有限公司 薄膜晶体管的制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000340562A (ja) * 1999-05-31 2000-12-08 Hitachi Ltd 半導体装置及びその製造方法
US20070147766A1 (en) * 2003-11-12 2007-06-28 Mattsson Kent E Low loss silicon oxynitride optical waveguide, a method of its manufacture and an optical device
CN101454880A (zh) * 2006-05-31 2009-06-10 东京毅力科创株式会社 等离子体cvd方法、氮化硅膜的形成方法、半导体装置的制造方法和等离子体cvd装置
US20090227053A1 (en) * 2002-11-08 2009-09-10 Lg Display Co., Ltd. Method of fabricating array substrate having double-layered patterns
CN102280491A (zh) * 2011-06-02 2011-12-14 友达光电股份有限公司 混合式薄膜晶体管及其制造方法以及显示面板
CN102610618A (zh) * 2011-01-19 2012-07-25 三星电子株式会社 薄膜晶体管阵列面板
TW201234433A (en) * 2010-11-12 2012-08-16 Kobe Steel Ltd Wiring structure
CN102652330A (zh) * 2009-12-09 2012-08-29 夏普株式会社 半导体装置及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11283289A (ja) * 1998-01-30 1999-10-15 Hitachi Maxell Ltd 光磁気記録媒体、その再生方法及び再生装置
KR100563675B1 (ko) * 2002-04-09 2006-03-28 캐논 가부시끼가이샤 유기 발광소자 및 유기 발광소자 패키지
US20050048706A1 (en) 2003-08-27 2005-03-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP4360265B2 (ja) * 2004-05-06 2009-11-11 株式会社日立製作所 生化学測定チップおよび測定装置
US7202504B2 (en) * 2004-05-20 2007-04-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element and display device
KR100963104B1 (ko) * 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
US7919416B2 (en) * 2009-01-21 2011-04-05 Asm Japan K.K. Method of forming conformal dielectric film having Si-N bonds by PECVD
JP2011023718A (ja) * 2009-07-15 2011-02-03 Asm Japan Kk ＰＥＡＬＤによってＳｉ−Ｎ結合を有するストレス調節された誘電体膜を形成する方法
JP2011040647A (ja) * 2009-08-17 2011-02-24 Hitachi Ltd 固体撮像素子

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000340562A (ja) * 1999-05-31 2000-12-08 Hitachi Ltd 半導体装置及びその製造方法
US20090227053A1 (en) * 2002-11-08 2009-09-10 Lg Display Co., Ltd. Method of fabricating array substrate having double-layered patterns
US20070147766A1 (en) * 2003-11-12 2007-06-28 Mattsson Kent E Low loss silicon oxynitride optical waveguide, a method of its manufacture and an optical device
CN101454880A (zh) * 2006-05-31 2009-06-10 东京毅力科创株式会社 等离子体cvd方法、氮化硅膜的形成方法、半导体装置的制造方法和等离子体cvd装置
CN102652330A (zh) * 2009-12-09 2012-08-29 夏普株式会社 半导体装置及其制造方法
TW201234433A (en) * 2010-11-12 2012-08-16 Kobe Steel Ltd Wiring structure
CN102610618A (zh) * 2011-01-19 2012-07-25 三星电子株式会社 薄膜晶体管阵列面板
CN102280491A (zh) * 2011-06-02 2011-12-14 友达光电股份有限公司 混合式薄膜晶体管及其制造方法以及显示面板

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120241744A1 (en) * 2011-03-24 2012-09-27 Sony Corporation Display apparatus and method of manufacturing the same
US8673661B2 (en) * 2011-03-24 2014-03-18 Sony Corporation Display apparatus and method of manufacturing the same
WO2014172853A1 (zh) * 2013-04-22 2014-10-30 深圳市华星光电技术有限公司 开关管及其制备方法、显示面板
WO2016037381A1 (zh) * 2014-09-10 2016-03-17 深圳市华星光电技术有限公司 基于igzo制程的栅极驱动电路
GB2543235A (en) * 2014-09-10 2017-04-12 Shenzhen China Star Optoelect Gate electrode drive circuit based on IGZO process
GB2543235B (en) * 2014-09-10 2020-07-15 Shenzhen China Star Optoelect A gate driver circuit basing on IGZO process

Also Published As

Publication number Publication date
US9117705B2 (en) 2015-08-25
CN102800709B (zh) 2015-07-01
US20140197404A1 (en) 2014-07-17
WO2014040305A1 (zh) 2014-03-20

Similar Documents

Publication Publication Date Title
CN102800709B (zh) 薄膜晶体管主动装置
Lee et al. 42.2: World's largest (15‐inch) XGA AMLCD panel using IGZO oxide TFT
CN103887343B (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
TWI575087B (zh) 製造氧化物薄膜電晶體陣列之方法以及含有氧化物薄膜電晶體陣列之裝置
US20190123142A1 (en) Thin-film transistor array substrate
CN102842619B (zh) 一种半导体装置及其制造方法
CN102683422B (zh) 氧化物薄膜晶体管及制作方法、阵列基板、显示装置
CN202443973U (zh) 氧化物半导体薄膜晶体管与显示装置
CN102437059B (zh) 一种顶栅自对准氧化锌薄膜晶体管的制备方法
CN106169480B (zh) 具有高可靠性金属氧化物半导体材料的薄膜晶体管基板
US9818605B2 (en) Oxide TFT, preparation method thereof, array substrate, and display device
JP2014225624A (ja) 薄膜トランジスタおよび表示装置
CN104241298A (zh) Tft背板结构及其制作方法
CN105161503A (zh) 非晶硅半导体tft背板结构
WO2018152875A1 (zh) 薄膜晶体管的制作方法、薄膜晶体管及显示器
WO2022011921A1 (zh) 一种薄膜晶体管阵列基板及显示装置
CN102646715A (zh) 薄膜晶体管及其制造方法
CN106098560A (zh) 顶栅型薄膜晶体管的制作方法
Liu et al. Gate bias stress-induced threshold voltage shift effect of a-IGZO TFTs with Cu gate
CN106356306A (zh) 顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管
CN106971944A (zh) 金属氧化物薄膜晶体管的制备方法及其结构
US20140312341A1 (en) Transistor, the Preparation Method Therefore, and Display Panel
CN105870201A (zh) Tft器件结构及其制作方法
CN109119427A (zh) 背沟道蚀刻型tft基板的制作方法及背沟道蚀刻型tft基板
CN102290443B (zh) 一种非晶薄膜晶体管及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150701