[go: up one dir, main page]

CN102800623A - 形成双镶嵌结构的方法 - Google Patents

形成双镶嵌结构的方法 Download PDF

Info

Publication number
CN102800623A
CN102800623A CN2011101394882A CN201110139488A CN102800623A CN 102800623 A CN102800623 A CN 102800623A CN 2011101394882 A CN2011101394882 A CN 2011101394882A CN 201110139488 A CN201110139488 A CN 201110139488A CN 102800623 A CN102800623 A CN 102800623A
Authority
CN
China
Prior art keywords
photoresist layer
damascene structure
dual
layer
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011101394882A
Other languages
English (en)
Inventor
何其旸
张翼英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2011101394882A priority Critical patent/CN102800623A/zh
Publication of CN102800623A publication Critical patent/CN102800623A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种形成双镶嵌结构的方法,包括:提供基底,基底内形成有器件结构,基底上形成有介质层;在介质层上形成光刻胶层;利用压印模具压印光刻胶层,形成图形化的光刻胶层,定义出双镶嵌结构的位置,图形化的光刻胶层包括第一部分和第二部分,第二部分位于介质层中对应互连沟槽的位置上方,第二部分的高度小于第一部分的高度;以图形化的光刻胶层为掩膜刻蚀介质层,形成互连沟槽和通孔;去除刻蚀剩余的光刻胶层;在互连沟槽和通孔内填充导电材料,形成双镶嵌结构,与器件结构电连接。在介质层为多孔低k介质层时,至少可以减少对多孔低k介质层的损伤。而且,与现有技术相比可以节省工艺步骤。

Description

形成双镶嵌结构的方法
技术领域
本发明涉及半导体技术领域,尤其涉及形成双镶嵌结构的方法。
背景技术
在半导体器件中,减小RC(resistance capacitance delay)延迟,可以提高半导体器件的性能。随着半导体工艺的发展,半导体技术在摩尔定律的驱动下持续地朝更小的工艺节点迈进,工艺节点进入到65纳米、45纳米,甚至更低的32纳米。随着半导体技术的不断进步,器件的功能不断强大,器件的集成度越来越高,器件的特征尺寸(critical dimension,CD)越来越小。器件的特征尺寸越来越小,器件的集成度越来越高,相应的需要进一步减小RC延迟,这样才可以提高半导体器件的性能。
现有技术中,为了减小RC延迟,随着半导体技术的发展,介质层的材料从氧化硅变为低k材料,从低k材料换为超低k材料。为了进一步减小RC延迟,多孔低k材料成为下一代介质层材料。然而,现有技术中形成双镶嵌结构的方法包括:参考图1,提供半导体基底10,该半导体基底10内形成有器件结构,在该半导体基底10上形成有介质层11。参考图2,在介质层11上形成硬掩膜层12,该硬掩膜层12的材料为金属。在硬掩膜层12上形成第一图形化的光刻胶层13,该第一图形化的光刻胶层13定义出互连沟槽(Trench)的位置。参考图3,以第一图形化的光刻胶层13为掩膜刻蚀硬掩膜层12,去除未被第一图形化的光刻胶层13遮盖的硬掩膜,在硬掩膜层12定义出互连沟槽的位置,之后灰化去除第一图形化的光刻胶层13。参考图4,在图形化后的硬掩膜层12上形成第二图形化的光刻胶层14,定义出通孔的位置。参考图5,以第二图形化的光刻胶层14以及图形化后的硬掩膜层12为掩膜,刻蚀介质层11,形成开口15。参考图6,灰化去除第二图形化的光刻胶层14,以图形化后的硬掩膜层12为掩膜刻蚀开口15,形成互连沟槽16和通孔17。最后去除硬掩膜层12,在互连沟槽16和通孔17中填充铜,形成双镶嵌结构,通孔17对应形成插栓,互连沟槽16对应形成互连线。
以上所述形成双镶嵌结构的方法用到两次灰化工艺,当介质层11为多孔低k介质层时,灰化工艺会损伤多孔低k介质层,从而会影响器件的性能。
发明内容
本发明解决的问题是现有技术的形成双镶嵌结构的方法易造成对多孔低k介质层损伤的问题。
为解决上述问题,本发明提供一种形成双镶嵌结构的方法,包括:
提供基底,所述基底内形成有器件结构,所述基底上形成有介质层;
在所述介质层上形成光刻胶层;
利用压印模具压印所述光刻胶层,形成图形化的光刻胶层,定义出双镶嵌结构的位置,所述图形化的光刻胶层包括第一部分和第二部分,所述第二部分位于介质层中对应互连沟槽的位置上方,所述第二部分的高度小于第一部分的高度;
以所述图形化的光刻胶层为掩膜刻蚀所述介质层,形成互连沟槽和通孔;
去除刻蚀剩余的光刻胶层;
在所述互连沟槽和通孔内填充导电材料,形成双镶嵌结构,与所述器件结构电连接。
可选的,利用压印模具压印所述光刻胶层,形成图形化的光刻胶层包括:
利用压印模具压印所述光刻胶层,形成图形化的光刻胶层,所述第一部分和第二部分之间具有残留的光刻胶层;
固化所述经压印的光刻胶层;
移除所述压印模具;
去除所述残留的光刻胶层。
可选的,利用紫外光照射的方法固化所述经压印的光刻胶层。
可选的,利用干法刻蚀去除所述残留的光刻胶层。
可选的,所述通孔的高度为所述第二部分的高度乘以介质层的刻蚀速率与光刻胶层的刻蚀速率之比。
可选的,所述介质层的材料选自低k材料、超低k材料或者多孔低k材料。
可选的,所述形成光刻胶层的方法为旋涂法、喷涂法或者刷涂法。
可选的,在所述互连沟槽和通孔内填充导电材料,形成双镶嵌结构包括:
利用气相沉积或者电镀的方法在所述互连沟槽和通孔内填充导电材料,所述导电材料的表面高出所述介质层的表面;
平坦化所述导电材料,使所述导电材料的表面与所述介质层的表面相平。
可选的,所述导电材料为铜或钨。
可选的,利用灰化去除刻蚀剩余的光刻胶层。
可选的,利用压印工具一次压印形成图形化的光刻胶层或者利用多个压印工具的组合多次压印形成图形化的光刻胶层。
与现有技术相比,本发明具有以下优点:
本技术方案的形成双镶嵌结构的方法,利用压印的方法压印形成在介质层上的光刻胶层形成图形化的光刻胶层,所述图形化的光刻胶层包括第一部分和第二部分,所述第二部分位于介质层中对应互连沟槽的位置上方,第二部分的高度小于第一部分的高度,即图形化的光刻胶层定义出了双镶嵌结构的三维图形,之后,以该图形化的光刻胶层为掩膜刻蚀介质层就可以形成互连沟槽和通孔,本技术方案只用一步图形化一步刻蚀就可以完成形成互连沟槽和通孔,因此流程简单,工艺步骤减少,可以提高生产效率。
并且,在具体实施例中,介质层为低k多孔介质层时,由于只有一步去除刻蚀剩余的光刻胶层的灰化步骤,因此可以减少灰化工艺中对低k多孔介质层的损伤。
附图说明
图1~图6是现有技术的形成双镶嵌结构的方法的剖面结构示意图;
图7是本发明具体实施例的形成双镶嵌结构的方法的流程示意图;
图8~图12是本发明具体实施例的形成双镶嵌结构的方法的剖面结构示意图。
具体实施方式
本技术方案的形成双镶嵌结构的方法,利用压印的方法压印形成在介质层上的光刻胶层形成图形化的光刻胶层,所述图形化的光刻胶层包括第一部分和第二部分,所述第二部分位于介质层中对应互连沟槽的位置上方,第二部分的高度小于第一部分的高度,即图形化的光刻胶层定义出了双镶嵌结构的三维图形,之后,以该图形化的光刻胶层为掩膜刻蚀介质层就可以形成互连沟槽和通孔,本技术方案只用一步图形化一步刻蚀就可以完成形成互连沟槽和通孔,因此流程简单,工艺步骤减少,可以提高生产效率。
并且,在具体实施例中,介质层为低k多孔介质层时,由于只有一步去除刻蚀剩余的光刻胶层的灰化步骤,因此可以减少灰化工艺中对低k多孔介质层的损伤。
为了使本领域的技术人员可以更好的理解本发明,下面结合附图详细说明本发明的具体实施方式。
图7是本发明具体实施例的形成双镶嵌结构的方法的流程示意图,参图7,本发明具体实施方式的形成双镶嵌结构的方法包括:
步骤S71,提供基底,所述基底内形成有器件结构,所述基底上形成有介质层;
步骤S72,在所述介质层上形成光刻胶层;
步骤S73,利用压印模具压印所述光刻胶层,形成图形化的光刻胶层,定义出双镶嵌结构的位置,所述图形化的光刻胶层包括第一部分和第二部分,所述第二部分位于介质层中对应互连沟槽的位置上方,所述第二部分的高度小于第一部分的高度;
步骤S74,以所述图形化的光刻胶层为掩膜刻蚀所述介质层,形成互连沟槽和通孔;
步骤S75,去除刻蚀剩余的光刻胶层;
步骤S76,在所述互连沟槽和通孔内填充导电材料,形成双镶嵌结构,与所述器件结构电连接。
图8~图12是本发明具体实施例的形成双镶嵌结构的方法的剖面结构示意图,为了使本领域技术人员可以更好的理解本发明具体实施方式的形成双镶嵌结构的方法,下面结合具体实施例并结合参考图7和图8~图12详细说明本发明具体实施方式的形成双镶嵌结构的方法。
结合参考图7和图8,执行步骤S71,提供基底20,所述基底20内形成有器件结构(未示出),所述基底20上形成有介质层22。在该具体实施例中,基底20与介质层22之间形成有刻蚀阻挡层21。基底20的材料为单晶硅、单晶锗或者单晶锗硅、III-V族元素化合物、单晶碳化硅或绝缘体上硅(SOI)结构。半导体基底20中可以形成有器件结构,例如MOS晶体管。介质层22可以为单层结构,也可以为多层结构。在该具体实施例中,所述介质层22的材料选自低k材料、超低k材料或者多孔低k材料,或者也可以选自它们的任意组合。其中低k材料可以为SiO2、SiOF、SiCOH、SiO、SiCO、或者SiCON。超低k介质层材料可以为黑钻石等。刻蚀阻挡层21的材料可以为氮化硅(SiN)。多孔低k材料可以为p-SiCOH,其制备方法为使用甲基二乙氧基硅烷(Diethoxymethylsilane,DEMS)作为前驱体(precursor),松油烯(alpha-terpinene,ATRP)作为成孔剂(porogen)制备。
结合参考图7和图9,执行步骤S72,在所述介质层22上形成光刻胶层23。所述形成光刻胶层的方法为旋涂(spin-on coating)、喷涂(spray coating)、滴涂(dip coating)、刷涂(brush coating)或者蒸发,可以根据实际情况选择相应的方法。需要说明的是,光刻胶层23的厚度需要满足一定的要求,以保证在之后的压印工艺以及刻蚀工艺中,光刻胶层23可以起到掩膜的作用。
结合参考图7和图10d,执行步骤S73,利用压印模具30压印所述光刻胶层23,形成图形化的光刻胶层24,定义出双镶嵌结构的位置,所述图形化的光刻胶层24包括第一部分241和第二部分242,所述第二部分242位于介质层中对应互连沟槽的位置上方,第二部分242的高度小于第一部分241的高度。本发明具体实施例中,利用压印模具30压印所述光刻胶层23,形成图形化的光刻胶层24包括:参考图10a、图10b、图10c,提供压印模具30,利用压印模具30压印所述光刻胶层23,形成图形化的光刻胶层24,图形化的光刻胶层24包括第一部分241和第二部分242,所述第一部分241和第二部分242之间具有残留的光刻胶层243;在压印光刻胶层之后,固化所述经压印的光刻胶层;参考图10d,在固化经压印的光刻胶层后,移除所述压印模具30,之后去除所述残留的光刻胶层243(结合参考图10c),在该具体实施例中,利用干法刻蚀去除所述残留的光刻胶层243。
在该具体实施例中,固化的方法,并无特殊限制,为所属领域的技术人员所公知,例如但不限于光照固化或热固化,较佳实施例中以非偏振光照射方式加以固化。一般而言,非偏振光泛指无特定电场震荡方向限制,且具有一定波长范围的光源,例如紫外线、红外线或热射线等,较好为以紫外光固化。本发明具体实施例中,优选利用紫外光照射的方法固化所述经压印的光刻胶层。
需要说明的是,以上所述的本发明的具体实施例中,压印模具30上具有双镶嵌结构的三维图形,因此可以利用压印工具一次压印形成图形化的光刻胶层24。但本发明不限于一次压印,也可以利用多个压印工具的组合多次压印形成图形化的光刻胶层,也就是说,一个压印模具并不具有双镶嵌结构的三维图形,需要由多个压印模具组合起来才能构成双镶嵌结构的三维图形,分别压印该多个压印模具形成图形化的光刻胶层。
结合参考图7和图11,执行步骤S74,以所述图形化的光刻胶层24为掩膜刻蚀所述介质层22,形成互连沟槽26和通孔25。在刻蚀介质层22时,图形化的光刻胶层24的第二部分242(结合参考图10d)也被刻蚀去除,第二部分242被去除之后继续刻蚀第二部分242下方的介质层22,第一部分241始终为掩膜,虽然在刻蚀的过程中有损耗,但在刻蚀过程中始终作为掩膜保护其下方的介质层22,因此通过图形化的光刻胶层24的掩膜作用刻蚀介质层22,可以在介质层22中形成互连沟槽26和通孔25。在本发明具体实施例中,由于在基底20和介质层22之间形成有刻蚀阻挡层21,因此在刻蚀介质层22后继续刻蚀所述刻蚀阻挡层21,直至暴露出基底20。互连沟槽26下方刻蚀剩余的介质层221的高度(即通孔的高度,在该具体实施例中由于具有刻蚀阻挡层21,为通孔的高度减轻刻蚀阻挡层21的高度)d2=d1*ERBD/ERPR,其中,d2代表互连沟槽26下方的介质层221的高度,d1代表图形化的光刻胶层24的第二部分242的高度(参考图10d),ERBD代表对介质层22的刻蚀速率,ERPR代表对光刻胶层的刻蚀速率。由于在本发明具体实施例中,通孔25的高度为d2加上刻蚀阻挡层21的高度,因此可以通过控制图形化的光刻胶层24的第二部分242的高度d1以及对介质层22、光刻胶的刻蚀速率比控制通孔25的高度。
下面说明一下d2=d1*ERBD/ERPR的原理:参考图10d,对介质层22的刻蚀时间T=h/ERBD,其中h代表介质层的厚度,对图形化的光刻胶层24的第二部分242的刻蚀时间t=d1/ERPR,d2=h-(T-t)*ERBD=h-(h/ERBD-d1/ERPR)*ERBD=h-(h-d1*ERBD/ERPR)=d1*ERBD/ERPR
结合参考图7和图12,执行步骤S75和步骤S76,去除刻蚀剩余的光刻胶层,在所述互连沟槽26和通孔25内填充导电材料,形成双镶嵌结构27,与所述器件结构电连接。在该具体实施例中,利用灰化去除刻蚀剩余的光刻胶层,也就是去除图形化光刻胶层的第一部分。灰化去除剩余的光刻胶层之后,利用气相沉积或者电镀的方法在所述互连沟槽和通孔内填充导电材料,所述导电材料的表面高出所述介质层的表面;平坦化所述导电材料,使所述导电材料的表面与所述介质层的表面相平。其中,在通孔内填充导电材料对应形成栓塞272,在互连沟槽内填充导电材料对应形成互连线271,栓塞272与基底20内的器件结构电连接。在该具体实施例中,所述导电材料为铜或钨。
本发明具体实施例的形成双镶嵌结构的方法,与现有技术的形成双镶嵌结构的方法相比,只用到一次灰化去除光刻胶的步骤(现有技术为两次灰化去除光刻胶的步骤),在介质层为多孔低k介质层时,至少可以减少对多孔低k介质层的损伤。而且,本发明具体实施例中,利用压印的方法形成定义双镶嵌结构三维图形的图形化的光刻胶层,与现有技术相比可以节省工艺步骤,而且压印的方法可以避免利用光刻的方法图形化光刻胶层工艺中的光学邻近效应等。
本发明虽然已以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。

Claims (11)

1.一种形成双镶嵌结构的方法,其特征在于,包括:
提供基底,所述基底内形成有器件结构,所述基底上形成有介质层;
在所述介质层上形成光刻胶层;
利用压印模具压印所述光刻胶层,形成图形化的光刻胶层,定义出双镶嵌结构的位置,所述图形化的光刻胶层包括第一部分和第二部分,所述第二部分位于介质层中对应互连沟槽的位置上方,所述第二部分的高度小于第一部分的高度;
以所述图形化的光刻胶层为掩膜刻蚀所述介质层,形成互连沟槽和通孔;
去除刻蚀剩余的光刻胶层;
在所述互连沟槽和通孔内填充导电材料,形成双镶嵌结构,与所述器件结构电连接。
2.如权利要求1所述的形成双镶嵌结构的方法,其特征在于,利用压印模具压印所述光刻胶层,形成图形化的光刻胶层包括:
利用压印模具压印所述光刻胶层,形成图形化的光刻胶层,所述第一部分和第二部分之间具有残留的光刻胶层;
固化所述经压印的光刻胶层;
移除所述压印模具;
去除所述残留的光刻胶层。
3.如权利要求2所述的形成双镶嵌结构的方法,其特征在于,利用紫外光照射的方法固化所述经压印的光刻胶层。
4.如权利要求2所述的形成双镶嵌结构的方法,其特征在于,利用干法刻蚀去除所述残留的光刻胶层。
5.如权利要求2所述的形成双镶嵌结构的方法,其特征在于,所述通孔的高度为所述第二部分的高度乘以介质层的刻蚀速率与光刻胶层的刻蚀速率之比。
6.如权利要求1所述的形成双镶嵌结构的方法,其特征在于,所述介质层的材料选自低k材料、超低k材料或者多孔低k材料。
7.如权利要求1所述的形成双镶嵌结构的方法,其特征在于,所述形成光刻胶层的方法为旋涂法、喷涂法或者刷涂法。
8.如权利要求1所述的形成双镶嵌结构的方法,其特征在于,在所述互连沟槽和通孔内填充导电材料,形成双镶嵌结构包括:
利用气相沉积或者电镀的方法在所述互连沟槽和通孔内填充导电材料,所述导电材料的表面高出所述介质层的表面;
平坦化所述导电材料,使所述导电材料的表面与所述介质层的表面相平。
9.如权利要求1或8所述的形成双镶嵌结构的方法,其特征在于,所述导电材料为铜或钨。
10.如权利要求1所述的形成双镶嵌结构的方法,其特征在于,利用灰化去除刻蚀剩余的光刻胶层。
11.如权利要求1或2所述的形成双镶嵌结构的方法,其特征在于,利用压印工具一次压印形成图形化的光刻胶层或者利用多个压印工具的组合多次压印形成图形化的光刻胶层。
CN2011101394882A 2011-05-26 2011-05-26 形成双镶嵌结构的方法 Pending CN102800623A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011101394882A CN102800623A (zh) 2011-05-26 2011-05-26 形成双镶嵌结构的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011101394882A CN102800623A (zh) 2011-05-26 2011-05-26 形成双镶嵌结构的方法

Publications (1)

Publication Number Publication Date
CN102800623A true CN102800623A (zh) 2012-11-28

Family

ID=47199691

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011101394882A Pending CN102800623A (zh) 2011-05-26 2011-05-26 形成双镶嵌结构的方法

Country Status (1)

Country Link
CN (1) CN102800623A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050202350A1 (en) * 2004-03-13 2005-09-15 Colburn Matthew E. Method for fabricating dual damascene structures using photo-imprint lithography, methods for fabricating imprint lithography molds for dual damascene structures, materials for imprintable dielectrics and equipment for photo-imprint lithography used in dual damascene patterning
CN1698182A (zh) * 2003-06-20 2005-11-16 松下电器产业株式会社 半导体器件的制造方法
CN1860605A (zh) * 2003-09-29 2006-11-08 国际商业机器公司 制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1698182A (zh) * 2003-06-20 2005-11-16 松下电器产业株式会社 半导体器件的制造方法
CN1860605A (zh) * 2003-09-29 2006-11-08 国际商业机器公司 制造方法
US20050202350A1 (en) * 2004-03-13 2005-09-15 Colburn Matthew E. Method for fabricating dual damascene structures using photo-imprint lithography, methods for fabricating imprint lithography molds for dual damascene structures, materials for imprintable dielectrics and equipment for photo-imprint lithography used in dual damascene patterning

Similar Documents

Publication Publication Date Title
TWI579998B (zh) 半導體裝置與其形成方法
CN105374745B (zh) 制造后段制程中间层结构的方法
CN109427657B (zh) 半导体器件及其形成方法
US8669180B1 (en) Semiconductor device with self aligned end-to-end conductive line structure and method of forming the same
CN102683274B (zh) 应用于铜互连的空气间隔工艺
US9589798B2 (en) Method of making a semiconductor device using a barrier and antireflective coating (BARC) layer
US20140017894A1 (en) Methods of Manufacturing Semiconductor Devices
US9425097B1 (en) Cut first alternative for 2D self-aligned via
CN112542377A (zh) 迭代自对准图案化
US9153440B2 (en) Method of forming a semiconductor device
CN104465508B (zh) 空气隙的形成方法
US9275873B2 (en) Masking process and structures formed thereby
CN104319260A (zh) 铜互连线间空气隙的形成方法
CN104979274A (zh) 硅通孔形成方法
CN104103574B (zh) 半导体器件的制作方法
US9159580B2 (en) Method of making a semiconductor device using multiple layer sets
CN104078418B (zh) 半导体器件制造方法
CN102800623A (zh) 形成双镶嵌结构的方法
TWI654682B (zh) 硬遮罩材料之圖案化
CN102856248A (zh) 双镶嵌结构的形成方法
CN105632886A (zh) 半导体结构的形成方法
KR100562319B1 (ko) 반도체 소자의 층간 절연막 형성 방법
JP4684984B2 (ja) 半導体装置の製造方法と物品の製造方法
KR100600257B1 (ko) 반도체 소자의 금속배선 형성방법
CN103377996A (zh) 形成双镶嵌结构的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20121128