[go: up one dir, main page]

CN102800598A - 埋置有源元件的基板及埋置方法 - Google Patents

埋置有源元件的基板及埋置方法 Download PDF

Info

Publication number
CN102800598A
CN102800598A CN2011101353596A CN201110135359A CN102800598A CN 102800598 A CN102800598 A CN 102800598A CN 2011101353596 A CN2011101353596 A CN 2011101353596A CN 201110135359 A CN201110135359 A CN 201110135359A CN 102800598 A CN102800598 A CN 102800598A
Authority
CN
China
Prior art keywords
active element
loading plate
dielectric
slab
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011101353596A
Other languages
English (en)
Other versions
CN102800598B (zh
Inventor
张霞
万里兮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201110135359.6A priority Critical patent/CN102800598B/zh
Publication of CN102800598A publication Critical patent/CN102800598A/zh
Application granted granted Critical
Publication of CN102800598B publication Critical patent/CN102800598B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H10W72/01308
    • H10W72/877
    • H10W74/15
    • H10W90/724
    • H10W90/734

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明公开了一种在基板中埋置有源元件的方法。该方法包括:在第一承载板的导电层上形成第一内层电路图形;将有源元件连接至第一承载板上的第一内层电路图形;在介质板上有源元件的对应位置加工空穴,空穴的长度和宽度均等于或大于有源元件的长度和宽度;将第二承载板、带有空穴的介质板和带有有源元件的第一承载板依次对准堆叠,形成有源元件埋入模块,第一承载板上的有源元件位于有源元件埋入模块的内部,置入介质板上的空穴;将有源元件埋入模块进行热压,形成埋置有源元件的基板,热压的温度大于等于介质板的玻璃转化温度。本发明具有工艺步骤简单、生产率高、成本低以及可进行返修等优点。

Description

埋置有源元件的基板及埋置方法
技术领域
本发明涉及微电子行业封装技术领域,尤其涉及一种埋置有源元件的基板及埋置方法。
背景技术
伴随轻薄短小、高性能便携电子设备的急速增加,将电子元器件埋入基板内部的所谓后表面贴装(post-SMT)技术已初见端倪。目前,虽然是以埋置电阻、电感、电容等无源元件为主,但近年来,将芯片等有源元件,连同无源元件全部埋置于基板内部的终极三维封装技术也在迅速进展之中。以Intel公司发表的无凸点积层多层(Bumpless Build-Up Layer,BBUL)为代表的埋入有源元件的多层印制线路板问世,可以算是在基板中埋入有源元件实现系统集成封装的开始。
由于有源元件的内部组成与结构比起无源元件来要复杂得多,因此埋置有源元件比起埋置无源元件要困难得多。按埋置有源元件的先后顺序,可以分为“先”埋置有源元件,“中间”埋置有源元件和“最后”埋置有源元件。
Intel公司发表的无凸点积层多层技术是“先”埋置有源元件的一种典型,目前绝大多数有源元件埋入的专利都集中在这一块,这与晶圆级封装“扇出”(Fan-Out)的理念是相似的,基本上都是先在一支撑板上实现有源元件的连接,然后加入绝缘层,再在上面“积层”后,将有源元件的信号线连接到外部,实现有源元件的埋入过程。美国专利NO.2010/0012364A1涉及一种电子元件埋入到基板中的方法,如图1所示,基板主体主要包括支撑层36,绝缘层30和电子元件20。这里电子元件20采用倒装焊技术连接到第一支撑层36的电路图形15a上,然后加一层绝缘层20,最后再压一层带有电路图形15b的支撑层36在上面,实现了电子元件20在基板中的埋置。
“中间”埋置有源元件是指在部分“积层”的基板上安装有源元件后再“积层”连接实现有源元件的埋入过程,这方面的专利也有很多,但是所采用的方法基本上与“先”埋置有源元件的方法一致。
“先”埋置有源元件和“中间”埋置有源元件这两种方法都存在着一些缺点。首先,由于有源元件的一系列埋置工艺和相关的“积层”连接加工是很费时费力的,必然导致低的生产效率和高成本;其次,由于采用多次高压力的“积层”连接埋置有源元件的层压工艺,容易引起埋置有源元件的破裂;再次,在通常的埋置封装结构中,有故障的有源元件是很难返修的,因此必须要求更高级别更高性能的好芯片;最后,在连接的埋置有源元件和基板材料界面之间的加压加热的工艺过程中,由于存在着热匹配,也就是不同的热膨胀系数而带来的热应力问题,容易发生连接处的连接故障。采用“最后”埋置有源元件的方法可以解决以上所述的“先”埋置有源元件和“中间”埋置有源元件所带来的问题,传统的“最后”埋置有源元件是在基板完成“积层”连接以后才埋置有源元件的,然而该法工艺过于繁复,比较耗时。
在实现本发明的过程中,申请人意识到现有技术在基板中埋置有源元件的方法存在如下技术缺陷:由于需要一系列的埋置工艺和相关的积层连接步骤,其生产效率低,成本高。
发明内容
(一)要解决的技术问题
为解决上述缺陷,本发明提供了一种埋置有源元件的基板及埋置方法,以提高生产效率,降低成本。
(二)技术方案
根据本发明的一个方面,提供了一种在基板中埋置有源元件的方法。该方法包括:在第一承载板的导电层上形成第一内层电路图形;将有源元件连接至第一承载板上的第一内层电路图形;在介质板上有源元件的对应位置加工空穴,空穴的长度和宽度均等于或大于有源元件的长度和宽度;将第二承载板、带有空穴的介质板和带有有源元件的第一承载板依次对准堆叠,形成有源元件埋入模块,第一承载板上的有源元件位于有源元件埋入模块的内部,置入介质板上的空穴;将有源元件埋入模块进行热压,形成埋置有源元件的基板,热压的温度大于等于介质板的玻璃转化温度。
优选地,本发明在基板中埋置有源元件方法的技术方案中,介质板为一层或多层,一层或多层的介质板的总厚度大于有源元件的厚度。
优选地,本发明在基板中埋置有源元件方法的技术方案中,介质板采用以下材料中的一种制备:聚酰亚胺、聚丙烯、液晶聚合物、双马来醯亚胺-三嗪树脂、环氧树脂、聚四氟乙烯或者苯丙环丁烯。
优选地,本发明在基板中埋置有源元件方法的技术方案中,在介质板上有源元件的对应位置加工空穴的步骤中,加工的方式为以下方法中的一种:光刻法、等离子体刻蚀法或激光加工法。
优选地,本发明在基板中埋置有源元件方法的技术方案中,对于带有凸点的有源元件,将有源元件连接至第一承载板的第一内层电路图形的步骤包括:使用倒装焊键合机将有源元件的被动面吸住;按照预设的键合参数,将有源元件的主动面倒装键合至第一承载板的第一内层电路图形。
优选地,本发明在基板中埋置有源元件方法的技术方案中,将有源元件的主动面倒装键合至第一承载板的第一内层电路图形的步骤之后还包括:在有源元件和第一承载板的结合部填充底部填充胶,进行回流焊接;或将有源元件的主动面倒装键合至第一承载板的第一内层电路图形的步骤之前还包括:在第一承载板上覆盖连接材料,该连接材料为各向异性导电薄膜或各向异性导电胶,这时不需要底部填充胶。
优选地,本发明在基板中埋置有源元件方法的技术方案中,将有源元件的主动面连接至第一承载板的第一内层电路图形的步骤之后还包括:在有源元件的被动面上粘附界面散热材料或添加金属散热片;或将有源元件埋入模块进行热压,形成埋置有源元件的基板的步骤之后还包括:在基板上设置散热孔,该散热孔用于埋置其内的有源元件的散热。
优选地,本发明在基板中埋置有源元件方法的技术方案中,界面散热材料为采用静电纺丝技术将聚亚安酯制备成界面散热材料的纳米纤维基底,并在此基础上添加高热纳米颗粒制备而成。
优选地,本发明在基板中埋置有源元件方法的技术方案中,将第二承载板、带有空穴的介质板和带有有源元件的第一承载板依次堆叠的步骤之前还包括:在第二承载板的导电层上形成第二内层电路图形;将第二承载板、带有空穴的介质板和带有有源元件的第一承载板依次堆叠的步骤中:第二承载板上的第二内层电路图形朝向有源元件埋入模块内侧。
优选地,本发明在基板中埋置有源元件方法的技术方案中,将依次堆叠的第一承载板、介质板和第二承载板进行热压的步骤之后还包括:在第一承载板上第一内层电路图形所在导电层相对的另一侧导电层上形成第一外层电路图形;和/或在第二承载板上第二内层电路图形所在导电层相对的另一侧导电层上形成第二外层电路图形。
优选地,本发明在基板中埋置有源元件方法的技术方案中,将第二承载板、带有空穴的介质板和带有有源元件的第一承载板依次对准堆叠的步骤之前还包括:将无源元件连接至第一内层电路图形或第二内层电路图形;在介质板上无源元件的对应位置加工空穴,空穴的长度和宽度均等于或大于无源元件的长度和宽度。
优选地,本发明在基板中埋置有源元件方法的技术方案中,将依次堆叠的第一承载板、介质板和第二承载板进行热压的步骤之后还包括:在多层基板的预设位置加工垂直于多层基板的通孔;对多层基板上的通孔进行金属化,该通孔用于有源元件与外层第一电路图形和外层第二电路图形的连接。
优选地,本发明在基板中埋置有源元件方法的技术方案中,将第二承载板、带有空穴的介质板和带有有源元件的第一承载板依次对准堆叠,形成有源元件埋入模块的步骤之后包括:堆叠多个的有源元件埋入模块,每个有源元件埋入模块均埋入预设的有源元件,每两个有源元件埋入模块之间具有模块间介质板,该模块间介质板的材料与介质板的材料可以相同,也可以采用不同的材料;将有源元件埋入模块进行热压,形成埋置有源元件的多层基板的步骤包括:将堆叠的多个有源元件埋入模块进行热压,形成埋置多个有源元件的多层基板。
优选地,本发明在基板中埋置有源元件方法的技术方案中,堆叠多个有源元件埋入模块的步骤中:相邻的有源元件埋入模块中的有源元件可以相向设置或背对背设置。
根据本发明的另一个方面,还提供了一种埋置有源元件的基板。该基板包括通过热压依次结合的:第一承载板、介质板和第二承载板;介质板上有源元件的对应位置设置空穴,空穴的长度和宽度均等于或大于有源元件的长度和宽度;有源元件连接至第一承载板上的第一内层电路图形,并置入介质板的空穴中。
(三)有益效果
本发明具有下列有益效果:
(1)本发明在基板中埋置有源元件的方法采用新的“最后”埋置有源元件形式,即一次性层压“夹层”埋入有源元件的方法,具有工艺步骤简单、生产率高以及可进行返修等优点;
(2)本发明中有源元件或被动面粘附了一层高导热界面散热材料和/或金属散热片,或基板上设置散热孔,因此有源元件可以有效散热;
(3)本发明中有源元件的埋置基板模块,还可以再进行“积层”连接,在封装内实现有源元件的三维搭载,从而实现在同一封装中搭载全部无源元件和有源元件的系统级封装;
(4)整个工艺采用的方法可与平面半导体工艺兼容,最终实现一体化制作。
附图说明
图1为现有技术电子元件埋入到基板的结构示意图;
图2为本发明实施例在基板中埋置有源元件方法的流程图;
图3a为本发明实施例第一承载基板的示意图;
图3b为本发明实施例在第一承载基板上形成内层电路后的示意图;
图3c为本发明实施例在内层电路上连接有源元件后的示意图;
图3d为本发明实施例在有源元件上粘附界面散热材料后的示意图;
图4为本发明实施例在第二承载基板上形成内层电路后的示意图;
图5为本发明实施例在介质板上加工空穴后的示意图;
图6为本发明实施例将第一承载板、介质板、第二承载板对准的示意图;
图7为本发明实施例热压后的多层基板的示意图。
图8为本发明实施例在热压后的多层基板上制备通孔并进行金属化的示意图;
图9为本发明实施例在多层基板上的第一承载板和第二承载板制备外层电路图形的示意图;
图10为本发明实施例顺序方式堆叠的多叠层的多层基板的示意图;
图11为本发明实施例背对背方式堆叠的多叠层的多层基板的示意图;
图12为本发明实施例埋有有源元件和无源元件的多叠层的多层基板的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明进一步详细说明。为便于理解,首先对本发明所涉及的元件进行编号:
【主要元件符号说明】
100-第一承载板;      102,112-铜层;
104-有源元件;        106-各向异性导电薄膜;
200-第二承载板;      202,212-铜层;
300,302,304-介质板;400-通孔;
502,504-无源元件。
本发明结合“先”埋置有源元件和“最后”埋置有源元件的形式,采用一次性热压“夹层”埋入有源元件的方法,将有源元件埋置于多层基板中,实现了系统级封装板,不但提高了系统功能的可靠性,同时使系统更高密度化和微小型化,改善信号传输的性能,降低了生产成本。
在本发明的一个基础的实施例中,公开了一种在基板中埋置有源元件的方法。图2为本发明实施例在基板中埋置有源元件方法的流程图。如图2所示,该方法包括:
步骤S202,在第一承载板的导电层上形成第一内层电路图形;
步骤S204,将有源元件连接至第一承载板上的第一内层电路图形;
步骤S206,在介质板上有源元件的对应位置加工空穴,空穴的长度和宽度均等于或大于有源元件的长度和宽度;
步骤S208,将第二承载板、带有空穴的介质板和带有有源元件的第一承载板依次对准堆叠,形成有源元件埋入模块,第一承载板上的有源元件位于有源元件埋入模块的内部,置入介质板上的空穴;
步骤S210,将有源元件埋入模块进行热压,形成埋置有源元件的基板,该热压的温度大于介质板的熔化温度。
本实施例中,利用介质板上的空穴来容纳有源元件,从而将有源元件封装入基板当中。该方法的工艺步骤简单、生产率高,可以对有源元件在埋入之前就进行故障查找/修复。本领域的普通技术人员应当理解,上述步骤S206和步骤S202/204的顺序关系是可以调整的。也就是说,可以首先在介质板上有源元件的对应位置加工空穴,而后在第一承载板的导电层上形成第一内层电路图形,并将有源元件连接至第一内层电路图形。
为了进一步的降低成本和简化生产步骤,上述介质板可以为一层或多层,一层或多层的介质板的总厚度大于有源元件的厚度。聚酰亚胺、聚丙烯、液晶聚合物、双马来醯亚胺-三嗪树脂、环氧树脂、聚四氟乙烯或者苯丙环丁烯等具有稳定的化学性能,可加工能力强,其熔点在150℃至200℃之间。因此,介质板优选采用上述材料。而上述热压的的温度只要等于或者高于200℃即可。
在介质板上有源元件的对应位置加工空穴的方式可以为:光刻法、等离子体刻蚀法或激光加工法。采用激光加工埋置有源元件的“空穴”是目前各种加工“空穴”中可获得最好的“空穴”形状和没有“侧蚀”的穴壁质量的方法。另外,采用激光加工埋置有源元件的“空穴”的加工过程是相当简单而精确的,既不要光致法中的菲林底片制作及其“对位”引起的偏差,又不要等离子体中的金属掩膜制作及其“对位”带来的误差等。更重要的是激光加工所采用的介质材料具有更多的广泛的选择性,如有覆铜箔的基材、没有覆铜箔的基材、有增强材料的介质板、没有增强材料的介质板和“干膜”或“湿膜”形成的介质板材料等都可以进行激光加工。
为了保证有源元件和第一内层电路图形的连接质量,采用带有凸点的有源元件。将有源元件连接至第一承载板的第一内层电路图形的步骤可以包括:步骤S204a,使用倒装焊键合机将有源元件的被动面吸住;步骤S204b,按照预设的键合参数,将有源元件的主动面倒装键合至第一承载板的第一内层电路图形。为了保证有源元件和承载板连接的有效性,可以采用下列两种方法:
第一种方法,在上述步骤S204之后还可以包括:在有源元件和第一承载板的结合部填充底部填充胶,进行回流焊接。此处,底部填充胶可以使得有源元件在回流焊过程中进行自对准,还可以有效的降低有源元件与承载板之间的总体温度膨胀特性不匹配或外力造成的冲击,所填充的胶采用本领域常用的胶材料即可;
第二种方法:采用各向异性导电薄膜或者各向异性导电胶作为连接材料,这时的键合压力和温度是不同的。
对于封装入内部的有源元件,其内部的散热是非常重要的问题。传统的芯片封装都采用散热片或者冷却装置来进行散热,然而散热片和冷却装置体积都有点大,不利于实现小型封装。
本实施例中,将有源元件的主动面连接至第一承载板的第一内层电路图形的步骤之后还包括:在有源元件的被动面上粘附界面散热材料或添加金属散热片,该界面散射材料为硅油、导热胶、导热硅胶片或者新型界面散热材料等。优选地,在有源元件的被动面上粘附新型界面散热材料。该新型界面散热材料是指采用静电纺丝(Electrospinning)技术将聚亚安酯(Polyurethane,PU)制备成界面散热材料的纳米纤维基底,并在此基础上添加高热纳米颗粒,使其具有高导热性能(见本领域相关技术文献)。该界面散热材料可以制作在有源元件的背面,形成高散热界面,提高粘合界面的导热能力,以提高元件的散热能力。这种新型界面散热材料还可以根据需要制成不同的厚度。对于低功率的有源元件来说,粘附一层新型界面散热材料来帮助其散热,此外,对于高功率的有源元件来说,还需要填加金属散热片,或者在基板上开一些散热孔等措施,都可以有效地进行有源元件的散热。
根据本发明的另一个方面,还提供了一种埋置有源元件的基板。该基板包括通过热压结合的:第一承载板、介质板和第二承载板。其中,介质板上有源元件的对应位置设置空穴,空穴的长度和宽度均等于或大于有源元件的长度和宽度;有源元件连接至第一承载板上的第一内层电路图形,并置入介质板的空穴中。优选地,该基板中,介质板为一层或多层,一层或多层的介质板的总厚度大于有源元件的厚度。介质板采用以下材料中的一种制备:聚酰亚胺、聚丙烯、液晶聚合物、双马来醯亚胺-三嗪树脂、环氧树脂、聚四氟乙烯或者苯丙环丁烯。
以下将在上述实施例的基础上,给出本发明的最优实施例:在基板中埋置有源元件方法的实施例。需要说明的,该最优的实施例仅用于理解本发明,并不用于限制本发明的保护范围。并且,最优实施例中的特征,在无特别注明的情况下,均同时适用于方法和相关基板,在相同或不同实施例中出现的技术特征在不相互冲突的情况下可以组合使用。
本实施例分为九个步骤,以下将结合附图分别进行说明。
步骤一,第一承载板100和第二承载板200均采用双面覆铜的环氧树脂、双马来醯亚胺-三嗪树脂或者液晶聚合物等有机树脂薄膜,大约为200到250微米左右厚,导电层采用铜层,大约为10到20微米左右厚,如图3a所示。
步骤二,将双面覆铜第一承载板100和第二承载板200通过传统的PCB工艺步骤,包括压膜、曝光、蚀刻和去膜等步骤形成内层电路图形。更详细地说,使用热辊将光敏干膜热压在铜层102和202上,然后将具有预定内层电路图案的布线图薄膜紧紧地粘附在光敏干膜上。随后,通过有图案的布线图薄膜对紫外光曝光,光敏干膜被固化。使用显影液如碳酸钠和碳酸钾进行处理,溶解光敏干膜中未固化的部分,露出第一承载板100上的铜层102和第二承载板200上的铜层202。以剩余的固化后的光敏图案作为掩模,对暴露的铜层102和202进行蚀刻,形成预定的内层电路图案。这里需要制作两种不同的内层电路图形,一种是第一承载板100的铜层102上形成连接有源元件的内层电路图形,如图3b所示,另一种是第二承载板200的铜层202上形成内层电路图形,如图4所示。
步骤三,利用倒装焊技术将带有凸点的有源元件104主动面连接到带有内层电路图形的第一承载板100(图3b)上。对于带有凸点的有源元件,使用倒装焊键合机,在一定的温度和压力下进行键合连接后,底部填充胶以后进行回流焊,底部填充胶可以在回流焊过程中进行自对准,还可以有效降低有源元件与承载板之间的总体温度膨胀特性不匹配或外力造成的冲击。当然还可以采用各向异性导电胶或者各向异性导电薄膜作为连接材料,这时的键合压力和温度是不同的,以各向异性导电薄膜106为例,首先使用倒装焊键合机的吸头将有源元件104被动面吸住,由于各向异性导电薄膜两面都贴有覆盖膜,因此将各向异性导电薄膜106的一面覆盖膜去除,粘附在带有电路图形的第一承载板100的铜层102上,然后设定好键合参数,最后进行有源元件在第一承载板的倒装焊键合。在键合过程中,键合压力为30N,键合温度为180℃,键合时间为180s,如图3c所示。
步骤四,在有源元件104的被动面粘附一层新型界面散热材料108,如图3d所示。本实施例主要采用一种基于纳米技术的新型界面散热材料108,使用高分子材料作为基底,采用电纺工艺进行制备,可以制作在有源元件的背面,形成高散热界面,提高粘合界面的导热能力,以提高元件的散热能力。这种新型界面散热材料还可以根据需要制成不同的厚度。而对于高功率的有源元件来说,还需要填加金属散热片,或者在基板上开一些散热孔等措施,都可以有效地进行有源元件的散热。
步骤五,如图5所示,采用激光加工的方法对介质板300进行“空穴”形状的制作。采用激光加工埋置有源元件的“空穴”是目前各种加工“空穴”中可获得最好的“空穴”形状和没有“侧蚀”的穴壁质量的方法。
步骤六,如图6所示,将带有有源元件的第一承载板100,带“空穴”的介质板300和第二承载板200对准后,进行一次性热压。其层压结构从上到下依次为:一层倒置的连接有有源元件104的第一承载板100,一层带“空穴”的介质板300和一层带有电路图形的第二承载板200。制作中需要先进行定位孔的制作,以便层压过程中有效地对准。层压后的多层基板剖面图如图7所示。具体实施工艺为:在10到20kgf/cm2的压力下,大约200℃的温度下(这是介质板的玻璃化转换温度)进行一次性压合。
步骤七,如图8所示,采用激光钻孔对多层基板进行通孔400的制备。采用激光钻孔工艺方法,加工多层板的垂直开口,确保开口的尺寸精度,而且物理性能没有太大变化。
步骤八,如图8所示,对多层基板的通孔进行金属化过程。孔金属化过程分为去钻污、化学沉铜和电镀三个过程。去钻污的作用是去除高速钻孔过程中因高温而产生的树脂钻污,保证孔金属化后电路连接的高度可靠性。先用化学沉积方式在孔内及板表面沉积上0.5-1.0微米化学铜作为种子层,然后采用电镀方法进行通孔的金属化以及填充。以电镀为例,具体的工艺参数为:镀液主要成分为硫酸铜和硫酸,采用高酸低铜配方,保证电镀时板面厚度分布的均匀性和对深孔小孔的深镀能力,镀液中添加有微量的氯离子;温度维持在室温状态,一般温度不超过32度,多控制在22度,因此在夏季因温度太高,需加装冷却温控系统。
步骤九,将已经埋置有有源元件的覆铜多层板通过传统的PCB工艺步骤,包括涂胶、曝光、蚀刻和除胶等步骤在第一承载板100的铜层112和第二承载板200的铜层212上形成不同外层电路图形,如图9所示。
另外,这只是最简单的“夹层”结构,可以根据电路模块的需求,进行更加复杂的结构设计,例如多个“夹层”结构的复合,如图10和11所示,这里根据需要选择不同的方式堆叠,既可以采用顺序方式堆叠不同的有源元件埋入模块,还可以背对背的方式堆叠不同的有源元件埋入模块,此外,还可以同时将有源元件(104)和无源元件(502,504)一起埋置在多层基板中,形成系统级三维封装,如图12所示,其中……为封装于基板之内的无源元件。
综上所述,本发明具有下列有益效果:(1)本发明在基板中埋置有源元件的方法采用新的“最后”埋置有源元件形式,即一次性层压“夹层”埋入有源元件的方法,具有简单的工艺步骤、高的生产率以及优异的可返修性;(2)本发明中有源元件或被动面粘附了一层高导热界面散热材料和/或金属散热片,或基板上设置散热孔,因此有源元件可以有效散热;(3)本发明中有源元件的埋置基板模块,还可以再进行“积层”连接,在封装内实现有源元件的三维搭载,从而实现在同一封装中搭载全部无源元件和有源元件的系统级封装;(4)整个工艺采用的方法可与平面半导体工艺兼容,最终实现一体化制作。
以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (18)

1.一种在基板中埋置有源元件的方法,其特征在于,该方法包括:
在第一承载板的导电层上形成第一内层电路图形;
将有源元件连接至第一承载板上的所述第一内层电路图形;
在介质板上所述有源元件的对应位置加工空穴,所述空穴的长度和宽度均等于或大于所述有源元件的长度和宽度;
将第二承载板、带有所述空穴的介质板和带有有源元件的第一承载板依次对准堆叠,形成有源元件埋入模块,所述第一承载板上的有源元件位于所述有源元件埋入模块的内部,置入介质板上的所述空穴;
将所述有源元件埋入模块进行热压,形成埋置有源元件的基板,所述热压的温度大于等于所述介质板的玻璃转化温度。
2.根据权利要求1所述的方法,其特征在于:所述介质板为一层或多层,所述一层或多层的介质板的总厚度大于所述有源元件的厚度。
3.根据权利要求2所述的方法,其特征在于,所述介质板采用以下材料中的一种制备:聚酰亚胺、聚丙烯、液晶聚合物、双马来醯亚胺-三嗪树脂、环氧树脂、聚四氟乙烯或者苯丙环丁烯。
4.根据权利要求2所述的方法,其特征在于:所述在介质板上有源元件的对应位置加工空穴的步骤中,所述加工的方式为以下方法中的一种:光刻法、等离子体刻蚀法或激光加工法。
5.根据权利要求1所述的方法,其特征在于,对于带有凸点的有源元件,所述将有源元件连接至第一承载板的第一内层电路图形的步骤包括:
使用倒装焊键合机将有源元件的被动面吸住;
按照预设的键合参数,将所述有源元件的主动面倒装键合至第一承载板的第一内层电路图形。
6.根据权利要求5所述的方法,其特征在于,
所述将有源元件的主动面倒装键合至第一承载板的第一内层电路图形的步骤之后还包括:在所述有源元件和所述第一承载板的结合部填充底部填充胶,进行回流焊接;或
所述将有源元件的主动面倒装键合至第一承载板的第一内层电路图形的步骤之前还包括:在所述第一承载板上覆盖连接材料,该连接材料为各向异性导电薄膜或各向异性导电胶。
7.根据权利要求1所述的方法,其特征在于,
所述将有源元件的主动面连接至第一承载板的第一内层电路图形的步骤之后还包括:在所述有源元件的被动面上粘附界面散热材料或添加金属散热片;或
所述将有源元件埋入模块进行热压,形成埋置有源元件的基板的步骤之后还包括:在所述基板上设置散热孔,该散热孔用于埋置其内的所述有源元件的散热。
8.根据权利要求7所述的方法,其特征在于,
所述界面散热材料为采用静电纺丝技术将聚亚安酯制备成界面散热材料的纳米纤维基底,并在此基础上添加高热纳米颗粒制备而成。
9.根据权利要求1至8中任一项所述的方法,其特征在于,
所述将第二承载板、带有空穴的介质板和带有有源元件的第一承载板依次堆叠的步骤之前还包括:在第二承载板的导电层上形成第二内层电路图形;
所述将第二承载板、带有空穴的介质板和带有有源元件的第一承载板依次堆叠的步骤中:第二承载板上的所述第二内层电路图形朝向所述有源元件埋入模块内侧。
10.根据权利要求9所述的方法,其特征在于,所述将依次堆叠的所述第一承载板、介质板和第二承载板进行热压的步骤之后还包括:
在所述第一承载板上所述第一内层电路图形所在导电层相对的另一侧导电层上形成第一外层电路图形;和/或
在所述第二承载板上所述第二内层电路图形所在导电层相对的另一侧导电层上形成第二外层电路图形。
11.根据权利要求9所述的方法,其特征在于,所述将第二承载板、带有空穴的介质板和带有有源元件的第一承载板依次对准堆叠的步骤之前还包括:
将无源元件连接至第一内层电路图形或第二内层电路图形;
在介质板上所述无源元件的对应位置加工空穴,所述空穴的长度和宽度均等于或大于所述无源元件的长度和宽度。
12.根据权利要求1至8中任一项所述的方法,其特征在于,所述将依次堆叠的所述第一承载板、介质板和第二承载板进行热压的步骤之后还包括:
在所述多层基板的预设位置加工垂直于所述多层基板的通孔;
对多层基板上的所述通孔进行金属化,该通孔用于有源元件与外层第一电路图形和外层第二电路图形的连接。
13.根据权利要求1至8中任一项所述的方法,其特征在于,
所述将第二承载板、带有空穴的介质板和带有有源元件的第一承载板依次对准堆叠,形成有源元件埋入模块的步骤之后包括:堆叠多个所述的有源元件埋入模块,每个有源元件埋入模块均埋入预设的有源元件,每两个所述有源元件埋入模块之间具有模块间介质板,该模块间介质板的材料与所述介质板的材料相同,也可以采用不同的材料;
所述将有源元件埋入模块进行热压,形成埋置有源元件的多层基板的步骤包括:将堆叠的多个有源元件埋入模块进行热压,形成埋置多个有源元件的多层基板。
14.根据权利要求13所述的方法,其特征在于,所述堆叠多个有源元件埋入模块的步骤中:相邻的有源元件埋入模块中的有源元件相向设置或背对背设置。
15.一种埋置有源元件的基板,其特征在于,该基板包括通过热压依次结合的:第一承载板、介质板和第二承载板;
所述介质板上所述有源元件的对应位置设置空穴,所述空穴的长度和宽度均等于或大于所述有源元件的长度和宽度;
有源元件连接至第一承载板上的所述第一内层电路图形,并置入所述介质板的空穴中。
16.根据权利要求15所述的基板,其特征在于:所述介质板为一层或多层,所述一层或多层的介质板的总厚度大于所述有源元件的厚度。
17.根据权利要求15所述的基板,其特征在于,所述介质板采用以下材料中的一种制备:聚酰亚胺、聚丙烯、液晶聚合物、双马来醯亚胺-三嗪树脂、环氧树脂、聚四氟乙烯或者苯丙环丁烯。
18.根据权利要求15所述的基板,其特征在于,
在所述有源元件的被动面上粘附界面散热材料或添加金属散热片;
或所述基板上设散热孔,所述散热孔用于埋置其内的所述有源元件的散热。
CN201110135359.6A 2011-05-24 2011-05-24 埋置有源元件的基板及埋置方法 Active CN102800598B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110135359.6A CN102800598B (zh) 2011-05-24 2011-05-24 埋置有源元件的基板及埋置方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110135359.6A CN102800598B (zh) 2011-05-24 2011-05-24 埋置有源元件的基板及埋置方法

Publications (2)

Publication Number Publication Date
CN102800598A true CN102800598A (zh) 2012-11-28
CN102800598B CN102800598B (zh) 2015-08-19

Family

ID=47199668

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110135359.6A Active CN102800598B (zh) 2011-05-24 2011-05-24 埋置有源元件的基板及埋置方法

Country Status (1)

Country Link
CN (1) CN102800598B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015149364A1 (zh) * 2014-04-04 2015-10-08 史利利 印制线路板
CN107305849A (zh) * 2016-04-22 2017-10-31 碁鼎科技秦皇岛有限公司 封装结构及其制作方法
CN107946252A (zh) * 2017-12-22 2018-04-20 江苏宏微科技股份有限公司 一种功率模块封装用的底板
CN111637886A (zh) * 2020-05-28 2020-09-08 青岛歌尔智能传感器有限公司 导航模块及其制作工艺
CN113727516A (zh) * 2021-08-27 2021-11-30 Oppo广东移动通信有限公司 电路板封装结构及其方法、电子设备
CN116782506A (zh) * 2023-08-24 2023-09-19 荣耀终端有限公司 电路板组件及其加工方法、电路板堆叠结构和电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101038885A (zh) * 2006-03-15 2007-09-19 日月光半导体制造股份有限公司 内埋元件的基板制造方法
CN101038881A (zh) * 2006-03-15 2007-09-19 日月光半导体制造股份有限公司 一种基板的制造方法
JP2010034588A (ja) * 2009-11-09 2010-02-12 Panasonic Corp 回路部品内蔵基板の製造方法
TW201008410A (en) * 2008-07-21 2010-02-16 Samsung Electro Mech Method of manufacturing electronic component embedded circuit board
KR20110021205A (ko) * 2009-08-25 2011-03-04 엘아이지건설 주식회사 분전반

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101038885A (zh) * 2006-03-15 2007-09-19 日月光半导体制造股份有限公司 内埋元件的基板制造方法
CN101038881A (zh) * 2006-03-15 2007-09-19 日月光半导体制造股份有限公司 一种基板的制造方法
TW201008410A (en) * 2008-07-21 2010-02-16 Samsung Electro Mech Method of manufacturing electronic component embedded circuit board
KR20110021205A (ko) * 2009-08-25 2011-03-04 엘아이지건설 주식회사 분전반
JP2010034588A (ja) * 2009-11-09 2010-02-12 Panasonic Corp 回路部品内蔵基板の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015149364A1 (zh) * 2014-04-04 2015-10-08 史利利 印制线路板
CN107305849A (zh) * 2016-04-22 2017-10-31 碁鼎科技秦皇岛有限公司 封装结构及其制作方法
CN107305849B (zh) * 2016-04-22 2020-05-19 碁鼎科技秦皇岛有限公司 封装结构及其制作方法
CN107946252A (zh) * 2017-12-22 2018-04-20 江苏宏微科技股份有限公司 一种功率模块封装用的底板
CN111637886A (zh) * 2020-05-28 2020-09-08 青岛歌尔智能传感器有限公司 导航模块及其制作工艺
CN113727516A (zh) * 2021-08-27 2021-11-30 Oppo广东移动通信有限公司 电路板封装结构及其方法、电子设备
CN116782506A (zh) * 2023-08-24 2023-09-19 荣耀终端有限公司 电路板组件及其加工方法、电路板堆叠结构和电子设备
CN116782506B (zh) * 2023-08-24 2023-11-24 荣耀终端有限公司 电路板组件及其加工方法、电路板堆叠结构和电子设备

Also Published As

Publication number Publication date
CN102800598B (zh) 2015-08-19

Similar Documents

Publication Publication Date Title
CN103250245B (zh) 无凸起内建层和层叠芯混合结构及组装它们的方法
US10790234B2 (en) Embedding known-good component in known-good cavity of known-good component carrier material with pre-formed electric connection structure
CN100463128C (zh) 半导体芯片埋入基板的三维构装结构及其制作方法
CN108364921A (zh) 从嵌入有二极管的部件承载件的高效热移除
EP2672789A2 (en) Ultrathin buried die module and method of manufacturing thereof
CN104347434B (zh) 用于制造芯片布置的方法和芯片布置
CN103474361B (zh) 一种嵌入式有源埋入功能基板的封装工艺及封装结构
CN111757589A (zh) 部件承载件、其制造方法及使用方法
CN104966677B (zh) 扇出型芯片封装器件及其制备方法
WO2010034194A1 (zh) 多层电路板及其制作方法和通信设备
US11160169B2 (en) Component carrier with component embedded in cavity and with double dielectric layer on front side
CN202384323U (zh) 半导体封装构造
CN102800598A (zh) 埋置有源元件的基板及埋置方法
US20230245971A1 (en) Module Comprising a Semiconductor-based Component and Method of Manufacturing the Same
CN103137613A (zh) 有源芯片封装基板及制备该基板的方法
CN114916122B (zh) 部件承载件以及制造部件承载件的方法
JP2020501381A (ja) 並行化が可能なパワーチップの集積方法、およびパワー電子モジュール
CN103219317B (zh) 集成电路封装以及用于制造集成电路封装的方法
CN115442960A (zh) 部件承载件组件及其制造方法以及铜过孔的用途
KR20120137201A (ko) 티에스브이 공법이 적용된 전자부품 내장형 인쇄회로기판 및 제조방법
US9730329B2 (en) Active chip package substrate and method for preparing the same
CN114334944B (zh) 一种封装结构及制作方法
TWI599003B (zh) 具有內建金屬塊以及防潮蓋之散熱增益型線路板及其製備方法
JP3885169B2 (ja) 半導体装置製造方法
CN105023888B (zh) 板级扇出型芯片封装器件及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: CHENGDU RHOPTICS OPTOELECTRONIC TECHNOLOGY CO., LT

Free format text: FORMER OWNER: INST OF MICROELECTRONICS, C. A. S

Effective date: 20140801

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 100029 CHAOYANG, BEIJING TO: 610041 CHENGDU, SICHUAN PROVINCE

TA01 Transfer of patent application right

Effective date of registration: 20140801

Address after: 610041, Sichuan, Chengdu hi tech Development Zone, 188 Rui Rui Road, No. 6, No. 2 building

Applicant after: CHENGDU RUIHUA OPTOELECTRONIC TECHNOLOGY Co.,Ltd.

Address before: 100029 Beijing city Chaoyang District Beitucheng West Road No. 3

Applicant before: Institute of Microelectronics of the Chinese Academy of Sciences

C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210220

Address after: 214028 building D1, China Sensor Network International Innovation Park, No. 200, Linghu Avenue, New District, Wuxi City, Jiangsu Province

Patentee after: National Center for Advanced Packaging Co.,Ltd.

Address before: 2 / F, no.188-6, Zirui Avenue, Chengdu hi tech Development Zone, Sichuan 610041

Patentee before: CHENGDU RUIHUA OPTOELECTRONIC TECHNOLOGY Co.,Ltd.