[go: up one dir, main page]

CN102804141A - 数据处理装置中的组合存储器和存储器件 - Google Patents

数据处理装置中的组合存储器和存储器件 Download PDF

Info

Publication number
CN102804141A
CN102804141A CN2010800283532A CN201080028353A CN102804141A CN 102804141 A CN102804141 A CN 102804141A CN 2010800283532 A CN2010800283532 A CN 2010800283532A CN 201080028353 A CN201080028353 A CN 201080028353A CN 102804141 A CN102804141 A CN 102804141A
Authority
CN
China
Prior art keywords
random access
memory
access memory
data
nonvolatile ram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010800283532A
Other languages
English (en)
Inventor
M.吉奥吉
O.西斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
THOMSON LICENSING CORP
Original Assignee
THOMSON LICENSING CORP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by THOMSON LICENSING CORP filed Critical THOMSON LICENSING CORP
Publication of CN102804141A publication Critical patent/CN102804141A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/40—Transformation of program code
    • G06F8/54—Link editing before load time
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Stored Programmes (AREA)

Abstract

本发明涉及一种数据处理装置(10)，其包含中央处理单元(12)和非易失性随机存取存储器(34)。中央处理单元(12)和非易失性随机存取存储器(34)经由存储器总线(14，16，20，32)连接。与用于运行所述装置(10)的操作系统有关的数据至少部分存储在所述非易失性随机存取存储器(34)中，以及用于操作所述装置(10)的操作系统使用的存储器至少部分是所述非易失性存储器(34)。

Description

数据处理装置中的组合存储器和存储器件
技术领域
本发明涉及包含中央处理单元和非易失性随机存取存储器的数据处理装置。
背景技术
参照图4，示出数据处理装置10，尤其计算机系统、家庭娱乐设备等的典型架构。在下文中称为CPU的中央处理单元12经由前端总线14与北桥(Northbridge)16连接。也称为RAM的随机存取存储器18与北桥16连接。北桥16和南桥(Southbridge)20建立数据处理装置10的总线系统，如图4所示。北桥16和南桥20例如经由直接媒体接口22连接。数据存储器件24(例如，硬盘等)经由S-ATA接口26与南桥20连接。另外，几个USB端口28和PCI插槽30与南桥20连接。
通常，标准随机存取存储器器件(RAM)(例如，同步动态随机存取存储器(SDRAM)或双倍数据速率同步动态随机存取存储器(DDR-SDRAM，DDRAM)器件)用作随机存取存储器18。这些器件提供高速数据传输速率。但是，这些存储器是易失性存储器并且具有相当有限的存储容量。相反，数据存储器件24，例如，传统硬盘驱动器或闪速存储器器件提供低速数据传输速率，但是它是非易失性的，并且具有大的存储容量。
在运行在具有如图4所示的系统架构的机器上的操作系统的启动顺序(引导(booting))期间，通常存储在数据存储器件24上的与操作系统有关的数据必须从该器件中读取，并且必须经由南桥20和北桥16复制到随机存取存储器18中。由于数据存储器件24的有限数据传输速率和数据行进到随机存取存储器18的长路径，这样装置的引导可能需要几分钟。在关闭这样的系统的情况下，出现同样的问题：将CPU 12当前正在处理的数据存储在随机存取存储器18中，并且必须复制到数据存储器件24中，从而不会因掉电而丢失。另外的问题是，例如，由停电(blackout)引起的突然断电。所有存储在非易失性随机存取存储器18中的数据丢失，操作系统停留在不确定状态，以及下次引导各自系统时耗时的电源故障重新启动例程是必需的。
US 2003/0028708 A1公开了直接执行来自闪速存储器装置中的代码的设备、方法和系统。该系统包含经由总线系统与CPU和RAM通信的基于闪速的单元。为了执行代码，CPU要从RAM中读取它，但代码存储在基于闪速的单元中。所述基于闪速的单元与已知单元不同，因为它具有与闪速存储器直接通信的易失性存储器组件的特征。
另一数据存储设备可从US 2005/0050261 Al中知晓。该公开的设备包含控制器、FeRAM单元和闪速存储器单元。提高的数据传输速率可以通过将输入的数据存储在提供高数据传输速率的FeRAM中来实现。稍后，控制器将数据转移到提供高得多的数据容量的闪速存储器单元中。
按照US 7,047,356 B2，可以通过提供大RAM存储体(storage)来提高计算机系统的引导速度，但是，需要用于RAM的单独电源。
发明内容
本发明的目的是提供针对现有技术的已知缺点改进的数据处理装置。
该问题是通过独立权利要求的主题解决的。本发明的有利实施例是从属权利要求的主题。
按照本发明的数据处理装置包含中央处理单元和附接非易失性随机存取存储器的存储器总线。与用于运行所述装置的操作系统有关的数据至少部分存储在所述非易失性随机存取存储器中。用于操作所述装置的操作系统使用的存储器至少部分是所述非易失性随机存取存储器。
按照本发明的装置的概念基于如下考虑：
现有技术中已知的计算机系统包含多种不同类型的存储器和存储器件。这是由于以下事实，每种类型的存储体具有其自身很特定的优点和缺点，例如，硬盘提供巨大存储容量，但提供有限数据传输速率和非随机存取特性。另一方面，例如，DDR-SDRAM提供高数据速率，但由于存储空间的高成本，它的存储容量相当有限。虽然硬盘永久地存储数据，但典型的随机存取存储器是易失性的。
为了强调各个类型存储器的优点，已经开发了现今计算机已知的典型架构。但是，这种架构存在明显缺点。由于必须互连和管理不同存储器，已经开发导致有限数据通过量(throughput)的长数据路径。
最近对非易失性随机存取存储器的存储空间的可用性和成本所作的改进提供克服上述问题的全新计算机架构的可能性。用于永久性大容量数据存储的存储器(典型地，存储例如用户数据、与操作系统有关的数据、应用程序等的硬盘)和用于数据处理的随机存取存储器(例如，DDR-SDRAM器件)可以设计成单个集成存储器。非易失性随机存取存储器可以用作永久性大容量数据存储的存储器以及CPU处理数据的存储器。
有利的是，对与例如典型存储在现有技术已知的计算机中的硬盘驱动器上的另外的应用程序有关的数据的存取时间显著缩短。取代将各自数据从硬盘驱动器复制到计算机的主随机存取存储器-尤其在启动计算机期间的一种耗时的过程-CPU可以直接存取非易失性随机存取存储器中期望的数据。结果是更快的引导顺序(booting sequence)以及改进的系统性能。
优选地，提供一种装置，其中所述装置包含的唯一可记录存储器是所述非易失性随机存取存储器。
可理解的是，可记录存储器是用于频繁读写处理(即，在计算机的标准操作期间)使用的存储器。在现有技术已知的计算机系统中，主随机存取存储器(例如，SDRAM)和大容量存储器(例如，硬盘)是这样的可记录存储器。可重写CD或DVD以及存储器棒等在此不理解为这样的可记录存储器。
有利地，按照本发明的计算机系统只包含一种类型的可记录存储器。作为结果，简化计算机的架构。
优选地，提供一种装置，其中非易失性随机存取存储器位于物理上从所述装置上可拆卸的装置的组件中。
将用户数据以及与应用程序和操作系统有关的数据存储在非易失性随机存取存储器中。通过从第一计算机系统上拆卸所述非易失性随机存取存储器，并将它附接到第二和另外的计算机系统上，可以使用第二计算机系统继续利用第一计算机系统启动的计算机工作。建议的计算机架构允许计算机系统非常灵活的改变，甚至由于以下事实不必需启动顺序(start-up sequence)：处在当前状态下的主存储器被随机存取存储器的非易失性保护。所考虑的不同计算机系统可以包含不同外设，例如，像显示器或输入设备等那样的不同I/O硬件。为了允许不同计算机系统之间的平稳改变，可以将指定给各自系统的硬件配置文件存储在非易失性随机存取存储器中。
有利地，随机存取存储器是所述装置包含的唯一可记录存储器，并且位于物理上从所述装置可拆卸的装置的组件中。
用户数据，特别是个人或机密数据只能存储在非易失性随机存取存储器中；简单地由于以下事实，在计算机系统中没有另外的存储器可用。通过从计算机系统上拆卸存储器，用户可以取得他或她的所有个人数据。因此，在临时使用外部计算机系统或另一个用户临时使用计算机系统的情况下，没有意外分布或丢失个人数据的风险。
优选地，提供一种装置，其中通过中央处理单元与非易失性随机存取存储器之间的直接导线或引脚的插头连接来实现存储器总线连接。优选地，存储器总线是PCI-Express连接。
存储器与CPU之间的高数据速率是实现良好系统性能所必需的。因此，CPU与非易失性随机存取存储器之间的直接和快速连接是优选的。
有利地，提供一种装置，其中将非易失性随机存取存储器划分成不同虚拟部分。优选地，至少一个虚拟部分用于数据存储，以及另外的虚拟部分用作处理数据的主存储器。按照一种改进，虚拟部分的大小是动态可分配的。
有利地，非易失性随机存取存储器是相变随机存取存储器(PCRAM)、磁随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)或NanotubeRAM(纳米管随机存取存储器)器件。
提及类型的非易失性随机存取存储器器件是当前和未来应用的有希望候选者。在市场上可买到或将可买到它们，并且它们满足本发明装置的可靠随机存取存储器的要求。
按照本发明的另一实施例，提供一种装置，其中所述装置是个人计算机、微处理器、嵌入式平台、机顶盒或媒体记录器之一。显然，如之前描述的计算机架构对于这些电子设备来说是有利的。
附图说明
在下文中，将参考附图更详细地描述本发明。附图中的相似或相应细节用相同标号标记。
图1和2每一个都示出现有技术已知的示意性计算机架构(图1a、2a)与按照本发明实施例的示意性计算机架构(图1b、1c、1d、2b)之间的比较；
图3示意性地示出非易失性存储器的分配；以及
图4示出现有技术已知的计算机架构。
具体实施方式
图1a示出现有技术已知的计算机架构的示意图。中央处理单元(CPU)12与总线系统32连接。总线系统理解为连接具有一个或多个连接引脚的两个或更多个器件(例如，CPU和存储器)的连接部件。总线系统以并行方式，以串行方式或利用以并行方式布置的多条串行连接来连接器件的连接引脚。如随机存取存储器18的SDRAM器件和如数据存储器件24的硬盘驱动器也与总线系统32连接。
相反，如图1b所描绘，按照本发明的实施例，随机存取存储器18和数据存储器件24由单个非易失性随机存取存储器34(即，PCRAM器件)代替。如图1a中已知的，CPU 12依次与总线系统32连接。所述CPU 12和非易失性随机存取存储器34经由总线系统32通信。存储器总线32与非易失性随机存取存储器34之间的连接是直接导线连接50或如图1c所示的通过插头46实现的连接。在图1c中，非易失性随机存取存储器34处在物理上可拆卸组件42中。组件42经由引脚44的插头连接46与存储器总线32可连接。可替代地，还可用如图1d中描绘的存储器总线32与非易失性随机存取存储器34之间的无线连接。对于无线连接，包含非易失性随机存取存储器34的组件42具有天线48和准备经由附在其上的无线连接(未示出)传送数据的部件。另一方面，无线连接部件(未示出)和天线(未示出)与存储器总线32连接。通过存储器总线32到无线连接部件(未示出)以及通过随后无线路径到附有天线48、包含非易失性随机存取存储器34的组件42来执行来自CPU 12的数据通信。可替代地，CPU 12与非易失性随机存取存储器34之间的连接可以实现成光连接。
图2a示出现有技术已知的另外示意性计算机架构。在这里描绘的计算机系统中，总线系统划分成北桥16和南桥20。CPU 12经由前端总线14与北桥16连接。此外，随机存取存储器18与北桥16连接。数据存储器件24(例如，硬盘驱动器)和外设36(例如，打印机、网卡)等与南桥20连接。
相反，按照本发明的另外实施例，如图2b所示，用作随机存取存储器以及数据存储器件的非易失性随机存取存储器34直接与北桥16连接。因此，高速数据总线可用于CPU 12与非易失性随机存取存储器34之间的通信。如图2b已知的，另外的外设36与南桥20连接。
图3示出非易失性随机存取存储器34的分配的示意图。仅通过示例的方式，如图3的左部所示，非易失性随机存取存储器34的容量应该是100千兆字节(Gbyte)。如图3的右部所示，将非易失性随机存取存储器34的存储空间分配给具有1GB大小的第一部分38和具有99GB大小的第二部分40。通过另外示例的方式，第一并且较小部分38用于数据处理，而第二并且较大部分40用于数据(例如，用户数据、与操作系统有关的数据)等的永久存储。将统一存储存储器划分成为数据处理预定的部分38和为存储预定的部分40具有可以将文件系统结构用在用于存储的较大部分40中的优点。这有助于存储器的较大部分40的寻址。因为复制过程是在一个存储器34内实现的，所以可以快速地执行存储器的存储部分40与存储器的处理部分38之间的数据复制。因此，还通过以存储部分40和处理部分38结构化存储器，来实现组合器件的好处。优选地，动态地分配第一和第二部分38，40的大小。优选地，第一和第二部分38，40之间的分配取决于计算机系统的实际工作负荷，或在非易失性随机存取存储器34位于物理上可拆卸实体中的情况下，取决于所述存储器的当前使用。
在计算机面临高工作负荷的情况下，可以扩大用于处理数据的非易失性存储器的第一部分38的大小，以提高系统的性能。在非易失性随机存取存储器34用作工作在多个不同计算机系统上的用户的个人工作台的情况下，系统的性能不是重点。因此，可以尽可能大地选择非易失性随机存取存储器34的第二部分40的大小，以向用户提供高存储容量。

Claims (10)

1.一种数据处理装置(10)，其包含中央处理单元(12)和附接非易失性随机存取存储器的存储器总线(14，16，20，32)，其特征在于，与用于运行所述装置(10)的操作系统有关的数据至少部分存储在所述非易失性随机存取存储器(34)中，以及其中，用于操作所述装置(10)的操作系统使用的存储器至少部分是所述非易失性随机存取存储器(34)。
2.根据权利要求1所述的装置(10)，其中，所述装置(10)包含的唯一可记录存储器是非易失性随机存取存储器(34)。
3.根据权利要求1或2所述的装置(10)，其中，非易失性随机存取存储器(34)位于物理上从所述装置(10)可拆卸的装置(10)的组件(42)中。
4.根据权利要求1到3之一所述的装置(10)，其中，通过中央处理单元(12)与非易失性随机存取存储器(34)之间的直接导线(50)或引脚(44)的插头(46)连接实现存储器总线连接(14，16，20，32)。
5.根据权利要求4所述的装置(10)，其中，存储器总线(14，16，20，32)是PCI-Express连接。
6.根据前面权利要求之一所述的装置(10)，其中，将非易失性随机存取存储器(34)划分成不同虚拟部分(38，40)。
7.根据权利要求6所述的装置(10)，其中，至少一个虚拟部分(40)用于数据存储，以及另外的虚拟部分(38)用作处理数据的主存储器。
8.根据权利要求6或7所述的装置(10)，其中，虚拟部分(38，40)的大小是可动态分配的。
9.根据前面权利要求之一所述的装置(10)，其中，非易失性随机存取存储器(38)是相变随机存取存储器、磁随机存取存储器、铁电随机存取存储器和NanotubeRAM器件之一。
10.根据前面权利要求之一所述的装置(10)，其中，所述装置(10)是个人计算机、微处理器、嵌入式平台、机顶盒或媒体记录器之一。
CN2010800283532A 2009-06-26 2010-06-15 数据处理装置中的组合存储器和存储器件 Pending CN102804141A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP09305609.1 2009-06-26
EP09305609A EP2273365A1 (en) 2009-06-26 2009-06-26 Combined memory and storage device in an apparatus for data processing
PCT/EP2010/058375 WO2010149538A1 (en) 2009-06-26 2010-06-15 Combined memory and storage device in an apparatus for data processing

Publications (1)

Publication Number Publication Date
CN102804141A true CN102804141A (zh) 2012-11-28

Family

ID=41279321

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800283532A Pending CN102804141A (zh) 2009-06-26 2010-06-15 数据处理装置中的组合存储器和存储器件

Country Status (6)

Country Link
US (1) US20120110253A1 (zh)
EP (2) EP2273365A1 (zh)
JP (1) JP2012530991A (zh)
KR (1) KR20120031017A (zh)
CN (1) CN102804141A (zh)
WO (1) WO2010149538A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106258006A (zh) * 2014-04-29 2016-12-28 惠普发展公司，有限责任合伙企业 使用状态信息恢复系统

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9342419B2 (en) 2013-11-11 2016-05-17 Globalfoundries Inc. Persistent messaging mechanism
US9164856B2 (en) 2013-11-11 2015-10-20 International Business Machines Corporation Persistent messaging mechanism
EP3074878A4 (en) 2013-11-27 2017-07-19 Intel Corporation Method and apparatus for server platform architectures that enable serviceable nonvolatile memory modules

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030028708A1 (en) * 2001-08-06 2003-02-06 Dov Moran Novel flash memory arrangement
US20070226409A1 (en) * 2004-06-10 2007-09-27 Sehat Sutardja Adaptive storage system including hard disk drive with flash interface
CN101118460A (zh) * 2006-05-10 2008-02-06 马维尔国际贸易有限公司 具有高功率和低功率处理器以及线程转移的系统
US20080114924A1 (en) * 2006-11-13 2008-05-15 Jack Edward Frayer High bandwidth distributed computing solid state memory storage system

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7047356B2 (en) 2000-10-30 2006-05-16 Jack Yajie Chen Storage controller with the disk drive and the RAM in a hybrid architecture
US7010644B2 (en) * 2002-08-29 2006-03-07 Micron Technology, Inc. Software refreshed memory device and method
US20050050261A1 (en) 2003-08-27 2005-03-03 Thomas Roehr High density flash memory with high speed cache data interface
US7937198B2 (en) * 2004-12-29 2011-05-03 Snap-On Incorporated Vehicle or engine diagnostic systems supporting fast boot and reprogramming
US8120949B2 (en) * 2006-04-27 2012-02-21 Avalanche Technology, Inc. Low-cost non-volatile flash-RAM memory
EP1855181A2 (en) * 2006-05-10 2007-11-14 Marvell World Trade Ltd. System with high power and low power processors and thread transfer
US7593284B2 (en) * 2007-10-17 2009-09-22 Unity Semiconductor Corporation Memory emulation using resistivity-sensitive memory
US8230196B1 (en) * 2009-05-28 2012-07-24 Micron Technology, Inc. Configurable partitions for non-volatile memory

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030028708A1 (en) * 2001-08-06 2003-02-06 Dov Moran Novel flash memory arrangement
US20070226409A1 (en) * 2004-06-10 2007-09-27 Sehat Sutardja Adaptive storage system including hard disk drive with flash interface
CN101118460A (zh) * 2006-05-10 2008-02-06 马维尔国际贸易有限公司 具有高功率和低功率处理器以及线程转移的系统
CN101443726A (zh) * 2006-05-10 2009-05-27 马维尔国际贸易有限公司 包括具有闪存接口的硬盘驱动器的自适应存储系统
US20080114924A1 (en) * 2006-11-13 2008-05-15 Jack Edward Frayer High bandwidth distributed computing solid state memory storage system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106258006A (zh) * 2014-04-29 2016-12-28 惠普发展公司，有限责任合伙企业 使用状态信息恢复系统
US10572269B2 (en) 2014-04-29 2020-02-25 Hewlett-Packard Development Company, L.P. Resuming a system using state information

Also Published As

Publication number Publication date
JP2012530991A (ja) 2012-12-06
EP2446350A1 (en) 2012-05-02
US20120110253A1 (en) 2012-05-03
KR20120031017A (ko) 2012-03-29
WO2010149538A1 (en) 2010-12-29
EP2273365A1 (en) 2011-01-12

Similar Documents

Publication Publication Date Title
TWI703571B (zh) 數據儲存裝置及其操作方法
EP3989052B1 (en) Method of operating storage device and method of operating storage system using the same
US10552359B2 (en) Hot plug method and device for byte addressable persistent memory
TW200931412A (en) Flash memory storage apparatus, flash memory controller and switching method thereof
KR102233400B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102395541B1 (ko) 메모리 컨트롤 유닛 및 그것을 포함하는 데이터 저장 장치
TWI637270B (zh) 混合式記憶體驅動器，電腦系統，及用於操作多重模式混合式驅動器之相關方法
KR20200042791A (ko) 데이터 저장 장치 및 그것의 동작 방법
CN104126181A (zh) 作为随机存取存储器的非易失性半导体存储装置的系统存取的薄变换
CN110929261A (zh) 存储器系统及其操作方法
CN108062201A (zh) 用于固态驱动器的自虚拟化闪速存储器
KR102730183B1 (ko) 메모리 시스템 및 그 동작 방법
US20190324868A1 (en) Backup portion of persistent memory
KR20160097657A (ko) 데이터 저장 장치 그리고 그것의 동작 방법
KR20190006687A (ko) 데이터 저장 장치 및 그것의 동작 방법
CN102804141A (zh) 数据处理装置中的组合存储器和存储器件
KR20190091035A (ko) 메모리 시스템 및 그것의 동작 방법
CN118069041A (zh) 存储装置、存储系统和控制该存储系统的操作的方法
US11907587B2 (en) Managing persistent memory regions across multiple protocols
EP3929759A1 (en) Storage system with capacity scalability and method of operating the same
GB2581652A (en) Information processing device, method for controlling information processing device, and program
KR102435910B1 (ko) 스토리지 장치 및 그것의 동작 방법
US11726678B2 (en) Configurable solid state drive with multiple form factors
US12487748B2 (en) Storage device and host device
US12112052B2 (en) Reading a master boot record for a namespace after reformatting the namespace

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20121128