[go: up one dir, main page]

CN102576507B - 有源矩阵基板及其制造方法和图像显示装置 - Google Patents

有源矩阵基板及其制造方法和图像显示装置 Download PDF

Info

Publication number
CN102576507B
CN102576507B CN201080042815.6A CN201080042815A CN102576507B CN 102576507 B CN102576507 B CN 102576507B CN 201080042815 A CN201080042815 A CN 201080042815A CN 102576507 B CN102576507 B CN 102576507B
Authority
CN
China
Prior art keywords
protective film
semiconductor active
active layer
electrode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201080042815.6A
Other languages
English (en)
Other versions
CN102576507A (zh
Inventor
池田典昭
今村千裕
伊藤学
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Publication of CN102576507A publication Critical patent/CN102576507A/zh
Application granted granted Critical
Publication of CN102576507B publication Critical patent/CN102576507B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明涉及有源矩阵基板以及图像显示装置，该有源矩阵基板由于漏电极和像素电极容易连接且半导体电路和滤色器容易对位，所以成品率高、且开口率高。本发明的有源矩阵基板，其特征在于，是以薄膜晶体管(101)构成像素、排列多个该像素而形成的有源矩阵基板，所述薄膜晶体管(101)在基板(1)上具有栅极电极(2)、栅极电极(2)上的栅极绝缘层(4)、栅极绝缘层(4)上的半导体活性层(5)、与半导体活性层(5)连接的源电极(7)和漏电极(8)、与漏电极(8)连接的像素电极(10)、和用于将源电极(7)和像素电极(10)绝缘的层间绝缘层(9)；以将半导体活性层(5)分为二个露出区域的方式在半导体活性层上形成保护膜(6)，在该两个露出区域的一方源电极(7)与半导体活性层(5)连接，在另一方漏电极(8)与半导体活性层(5)连接，漏电极(8)在保护膜(6)上与像素电极(10)连接。

Description

有源矩阵基板及其制造方法和图像显示装置
技术领域
本发明涉及在基板上阵列状地配置有薄膜晶体管的有源矩阵基板以及使用有源矩阵基板的图层显示装置。
背景技术
近年，作为图像显示装置，已使用有源矩阵型的液晶显示装置、有机电致发光显示装置、电泳型显示装置。
特别在液晶显示装置和电泳型显示装置中，为了显示彩色图像，一般使用滤色器，在形成有半导体电路的有源矩阵基板和滤色器基板之间设置液晶层、电泳粒子层等图像显示要素。
然而，在这样构造的图像显示装置中存在以下问题：形成有TFT(薄膜晶体管)的区域，由于没有形成电极，所以被驱动的显示要素的区域小，开口率低。而且，对于液晶显示装置的情况，存在以下问题：由有源矩阵基板和滤色器基板的对位误差引起的漏光不良；为了防止漏光不良而加大形成遮光层以对对位的误差保持富余，因此开口率降低。另外，对于电泳型显示装置的情况，通常是使用微囊作为电泳粒子层的方式，但存在以下问题：该微囊层的厚度约40μm之厚，所以有源矩阵基板和滤色器基板的对位很难，成品率降低。
为了解决上述开口率低的问题，已知有以下构成的有源矩阵基板：在TFT上形成层间绝缘层，在其上形成像素电极，介由设置于层间绝缘层的贯通孔部连接漏电极和像素电极。并且，专利文献1中公开了以下方法：作为使用这种有源矩阵基板的图像显示装置的构造，使用具有在TFT上形成滤色器层的COA(Color Filter On Array)构造的有源矩阵基板，由此，改善有源矩阵基板和滤色器基板的对位误差，提高开口率。具有COA构造的有源矩阵基板，为了将漏电极和像素电极电连接，在滤色器层和层间绝缘层设置贯通孔。
现有技术文献
专利文献
专利文献1：日本专利第3383047号
发明内容
然而，存在以下问题：层间绝缘层的膜厚是1μm～3μm左右的厚膜，随着TFT的图案变得高精细、像素尺寸变小，因此很难以漏电极和像素电极可靠地连接的方式良好地形成贯通孔部，成品率降低。
另外，通过增大贯通孔部的面积，从而能够良好地进行漏电极和像素电极的电接触，但存在以下问题：通过增大层间绝缘层的贯通孔部，结果滤色器区域变小，因此实际的开口率降低。
本发明鉴于这些问题点而完成，提供TFT(薄膜晶体管)中的漏电极和像素电极的连接容易、且开口率高的有源矩阵基板以及图像显示装置。
为了解决上述课题而进行的第1发明是一种有源矩阵基板，其特征在于，是薄膜晶体管构成像素、排列多个该像素而形成的有源矩阵基板，所述薄膜晶体管在基板上具有栅极电极、栅极电极上的栅极绝缘层、栅极绝缘层上的半导体活性层、与半导体活性层连接的源电极和漏电极、与漏电极连接的像素电极、和用于将源电极和像素电极绝缘的层间绝缘层；以将半导体活性层分为两个露出区域的方式在半导体活性层上形成有保护膜，在该两个露出区域中的一方源电极与半导体活性层连接，在另一方漏电极与半导体活性层连接，漏电极在保护膜上与像素电极连接。
根据第1发明，通过漏电极和像素电极在设置于所述半导体活性层上的保护膜上进行电连接，能够将漏电极和像素电极容易地连接，能够提高成品率。
第2发明是一种有源矩阵基板，其特征在于，在上述第1发明中，所述多个薄膜晶体管排列成直线状，构成所述多个薄膜晶体管的独立的多个半导体活性层并列成直线状，所述保护膜以分别将所述多个半导体活性层分割为两个露出区域的方式遍及多个半导体活性层地被形成为条纹状。
根据第2发明，通过漏电极和像素电极在设置于所述半导体活性层上的保护膜上进行电连接，能够容易地将漏电极和像素电极连接，能够提高成品率。另外，能够利用一个条纹状保护膜来兼作多个TFT的保护膜。
第3发明是一种有源矩阵基板，其特征在于，在上述第1发明中，所述保护膜以分别将半导体活性层分割为两个露出区域的方式形成，并且形成为划分像素的格子状，并且具有遮光性地形成。
根据第3发明，通过漏电极和像素电极在设置于所述半导体活性层上的保护膜上进行电连接，从而能够容易地连接漏电极和像素电极，能够提高成品率。另外，能够利用一个遮光性格子状保护膜来兼作多个TFT的保护膜和黑矩阵。
第4发明是一种有源矩阵基板，其特征在于，在上述第1～3发明中，保护膜的形状为正锥形。
第5发明是一种有源矩阵基板，其特征在于，在第1～4发明中，保护膜由有机绝缘材料构成。
第6发明是一种有源矩阵基板，其特征在于，在第1～4发明中，保护膜由多个层构成，至少在与半导体活性层相接的一层中含有无机绝缘材料。
第7发明是一种有源矩阵基板，其特征在于，在第1～6发明中，层间绝缘层着色为规定颜色。根据第5发明，通过将层间绝缘层着色为规定颜色，能够得到在薄膜晶体管上形成滤色器阵列的COA构造。通过得到COA构造，能够提供半导体电路和滤色器的对位容易、开口率高的有源矩阵基板。
第8发明是一种有源矩阵基板，其特征在于，在第1～7发明中，半导体活性层由金属氧化物构成。
第9发明是一种使用有源矩阵基板的图像显示装置，其特征在于，在第1～8发明中，图像显示方式是液晶方式、有机电致发光方式、电泳方式中的任一种。
第10发明是一种有源矩阵基板的制造方法，是薄膜晶体管构成像素、排列多个该像素而形成的有源矩阵基板的制造方法，所述薄膜晶体管在基板上具有栅极电极、栅极电极上的栅极绝缘层、栅极绝缘层上的半导体活性层、与半导体活性层连接的源电极和漏电极、与漏电极连接的像素电极、和用于将源电极和像素电极绝缘的层间绝缘层；具有以下工序：在基板上形成栅极电极的工序，在栅极电极上形成栅极绝缘层的工序，在栅极绝缘层上形成半导体活性层的工序，在半导体活性层上以将半导体活性层分为两个露出区域的方式形成保护膜的工序，在保护膜上、半导体活性层上以及栅极绝缘层上的全部表面形成由导电性材料构成的层的工序，按照在两个露出区域中的一方源电极与半导体活性层连接、在另一方漏电极与半导体活性层连接、漏电极残留在保护膜上的方式将由导电性材料构成的层形成图案的工序，在基板上的全部表面形成层间绝缘层的工序，在保护膜上的层间绝缘层设置开口部的工序，在层间绝缘层上形成像素电极并取得像素电极和漏电极的导通的工序。
第11发明是一种有源矩阵基板的制造方法，其特征在于，在上述第10发明中，在所述半导体活性层上以将半导体活性层分为两个露出区域的方式形成保护膜的工序，是在构成多个薄膜晶体管的各半导体活性层上以将半导体活性层分成两个露出区域的方式将保护膜形成为条纹状的工序。
第12发明是一种有源矩阵基板的制造方法，其特征在于，在上述第11发明中，使用印刷法将所述保护层形成为条纹状。
第13发明是一种有源矩阵基板的制造方法，其特征在于，在上述第10发明中，在所述半导体活性层上以将半导体活性层分为两个露出区域的方式形成保护膜的工序，是在半导体活性层上形成分别将该半导体活性层分割成两个露出区域并且划分像素的格子状的遮光性保护膜的工序。
第14发明是一种有源矩阵基板的制造方法，其特征在于，在上述第10～13发明中，形成保护膜的工序，具有：在基板的全部表面形成第一保护膜的工序，以将半导体活性层分为两个露出区域的方式形成第二保护膜的工序，利用蚀刻除去从第二保护膜露出的第一保护膜的工序。
第15发明是一种上述第8或第9发明记载的有源矩阵基板的制造方法，其特征在于，在上述第10～14发明中，在形成保护膜的工序之后，具有对半导体活性层的从保护膜露出的区域进行等离子体照射的工序。
根据本发明，可提供由于半导体电路中的漏电极和像素电极容易连接、另外半导体电路和滤色器容易对位因而成品率高、且开口率高的有源矩阵基板以及图像显示装置。
附图说明
图1是本发明的实施方式的图像显示装置的约1像素的示意剖视图。
图2是表示本发明的第1实施方式的有源矩阵基板的制造工序的示意剖视图和俯视图的(a)～(d)。示意剖视图(上)是沿俯视图(下)的I-I′线切断的剖面。
图3是表示本发明的第1实施方式的有源矩阵基板的制造工序的示意剖视图和俯视图的(e)～(g)。示意剖视图(上)是沿俯视图(下)的I-I′线切断的剖面。
图4是表示本发明的有源矩阵基板的制造工序的其它例子的示意剖视图(A)、(B)。
图5是本发明的其它实施方式的图像显示装置的约1像素的示意剖视图。
图6是表示本发明的其它实施方式的有源矩阵基板的制造工序的例子的示意剖视图和俯视图(a)～(d)。示意剖视图(上)是沿俯视图(下)的I-I′线切断的剖面。
图7是表示本发明的其它实施方式的有源矩阵基板的制造工序的示意剖视图和俯视图(e)～(h)。示意剖视图(上)是沿俯视图(下)的I-I′线切断的剖面。
图8是本发明的第2实施方式的有源矩阵基板的示意剖视图(A)和俯视图(B)。示意剖视图(A)是沿俯视图(B)的I-I′线切断的剖面。
图9是表示本发明的第2实施方式的有源矩阵基板的制造工序的示意剖视图和俯视图(a)～(d)。示意剖视图(上)是沿俯视图(下)的I-I′线切断的剖面。
图10是表示本发明的第2实施方式的有源矩阵基板的制造工序的示意剖视图和俯视图(e)～(g)。示意剖视图(上)是沿俯视图(下)的I-I′线切断的剖面。
图11是将层间绝缘层作为滤色器层的本发明的第2实施方式的有源矩阵基板的示意剖视图(A)和俯视图(B)。示意剖视图(A)是沿俯视图(B)的I-I′线切断的剖面。
图12是本发明的第3实施方式的有源矩阵基板的示意剖视图(A)和俯视图(B)。示意剖视图(A)是沿俯视图(B)的I-I′线切断的剖面。
图13是表示本发明的第3实施方式的有源矩阵基板的制造工序的示意剖视图和俯视图(a)～(d)。示意剖视图(上)是沿俯视图(下)的I-I′线切断的剖面。
图14是表示本发明的第3实施方式的有源矩阵基板的制造工序的示意剖视图和俯视图(e)～(f)。示意剖视图(上)是沿俯视图(下)的I-I′线切断的剖面。
具体实施方式
以下，参照附图说明本发明的实施方式。应予说明，实施方式中，对相同构成要素附以相同附图标记，在实施方式之间省略重复的说明。
图1是表示本发明的实施方式的图像显示装置的约1像素的示意剖视图。本发明的图像显示装置具有：有源矩阵基板101、形成有对置电极12的对置基板13、和在对置电极与有源矩阵基板101上的像素电极10之间夹持的图像显示要素11。本发明的有源矩阵基板由薄膜晶体管102、和隔着层间绝缘层9与其连接的像素电极排列而构成。对于各薄膜晶体管，利用包括与栅极电极连接的栅极布线、与源电极连接的源极布线等的布线来进行电布线，构成TFT阵列电路。
构成本发明的薄膜晶体管在基板上具有栅极电极2、栅极电极上以覆盖栅极电极的方式形成的栅极绝缘层4、栅极绝缘层上的半导体活性层5、以及与半导体活性层连接的源电极7和漏电极8。而且，在半导体活性层上，以将半导体活性层分割为两个区域的方式形成保护膜6，源电极和漏电极分别在分割的半导体活性层区域接触、进行电连接。另外，漏电极以覆盖保护膜的一部分的方式与像素电极10连接。另外，隔着栅极绝缘层在漏电极下方形成有电容器电极3。
本发明根据保护膜6的方式分为第1～第3实施方式，对于保护膜6以及起因于保护膜6的构造以外的部分，任一实施方式均可以采用相同的材料、形成方法形成。
首先，对本发明的第1实施方式进行说明。
图1是表示本发明的第1实施方式的图像显示装置的约1像素的示意剖视图。本发明的图像显示装置具有：有源矩阵基板101、形成有对置电极12的对置基板13、和在对置电极与有源矩阵基板101上的像素电极10之间夹持的图像显示要素11。本发明的有源矩阵基板由薄膜晶体管102、和隔着层间绝缘层9与其连接的像素电极排列而构成。对于各薄膜晶体管，利用包括与栅极电极连接的栅极布线、与源电极连接的源极布线等的布线来进行电布线，构成TFT阵列电路。
构成本发明的薄膜晶体管在基板上具有栅极电极2、在栅极电极上以覆盖栅极电极的方式形成的栅极绝缘层4、栅极绝缘层上的半导体活性层5、以及与半导体活性层连接的源电极7和漏电极8。并且，在半导体活性层上，以将半导体活性层分割为两个区域的方式形成保护膜6，源电极和漏电极分别在分割的半导体活性层区域接触、进行电连接。另外，漏电极以覆盖保护膜的一部分的方式与像素电极10连接。另外，隔着栅极绝缘层在漏电极下方形成有电容器电极3。第1实施方式中保护膜6在半导体活性层上形成岛状。
另外，如图5所示，作为本发明的其它方式，也可以为具有多个保护膜的层的构成。图2中，层叠具有与保护膜6a不同的特性的、或者用不同材料构成的第二保护膜6b。由此，能够利用下部的保护膜保护半导体活性层5，因此，上部的保护膜的材料自由度变大。另外，如后所述，因为能够使用上部的保护膜对下部的保护膜进行图案形成，所以制造工序上是有利的。
本发明的图像显示装置中，如果使有源矩阵基板101中的基板和薄膜晶体管的规定构成要素实际是透明的，则能够成为从有源矩阵基板侧可见显示要素11的构成的图像显示。这时，有源矩阵基板的各布线和电极、栅极绝缘层实际是透明的。半导体活性层也优选实际能透明的金属氧化物半导体。另外，即使部分使用非透光性的材料时，只要显示装置的显示区域中的各构成要素实际上透明即可。在此，“实质上透明”是指在作为可见光的波长区域400nm～700nm的范围内透射率为70％以上。在此，如果在层间绝缘层形成着色层制成滤色器，则成为COA构造的有源矩阵基板。保护膜6可根据有源矩阵基板构成而为实质上透明、着色性、遮光性中任一种。
以下，按照有源矩阵基板的制造工序对本发明的各构成要素进行详细说明。
作为本发明的实施方式的基板1，具体而言，可以使用聚甲基丙烯酸甲酯、聚丙烯酸酯、聚碳酸酯、聚苯乙烯、聚乙烯硫醚(polyethylenesulfide)、聚醚砜、聚烯烃、聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、环烯烃聚合物、聚醚砜、聚氟乙烯膜、乙烯-四氟乙烯共聚树脂、耐候性聚丙烯、玻璃纤维强化丙烯酸树脂膜、玻璃纤维强化聚碳酸酯、透明性聚酰亚胺、氟系树脂、环状聚烯烃树脂、玻璃以及石英等，但在本发明中，并不限于它们。它们可以单独地作为实质上透明的基板1使用，也可以层叠二种以上复合地作为实质上透明的基板1使用。
本发明的实施方式的实质上透明的基板1是有机物膜时，为了提高有源矩阵基板上的元件的耐久性，可以形成透明的气体阻挡层(未图示)。作为气体阻挡层，可举出氧化铝(Al2O3)、氧化硅(SiO2)、氮化硅(SiN)、氮氧化硅(SiON)、碳化硅(SiC)以及类金刚石薄膜(DLC)等，但本发明中不限定于它们。另外，这些气体阻挡层可以层叠2层以上使用。气体阻挡层可以只在使用了有机物膜的实质上透明的基板1的单面上形成，也可以在两面上形成。气体阻挡层可以使用真空蒸镀法、离子镀法、溅射法、激光烧蚀法、等离子体CVD(化学气相沉积，Chemical Vapor Deposition)法、热丝-CVD法以及溶胶-凝胶法等形成，但本发明中不限定于这些。
首先，在基板上形成栅极电极和电容器电极、各自的布线。电极部分和布线部分不必明确地分开，本发明中，特别是作为各薄膜晶体管的构成要素而称作电极。另外，在不必区别电极和布线的情况下，统一记为栅极、源极、漏极、电容器等。
图2(a)是形成栅极和电容器的阶段的示意俯视图和在该俯视图的I-I′的示意剖视图。图2(a)中，源电极和源极布线、电容器电极和电容器布线形成为一体化的条纹状。因此，可以在该栅极和电容器的线路上不断配置薄膜晶体管的阵列。
对于本发明的实施方式的各电极(栅极电极、源电极、漏电极、电容器电极、像素电极)和各布线，可以是氧化铟(In2O3)、氧化锡(SnO2)、氧化锌(ZnO)、氧化镉(CdO)、氧化铟镉(CdIn2O4)、氧化镉锡(Cd2SnO4)、氧化锌锡(Zn2SnO4)、氧化铟锌(In-Zn-O)等氧化物材料。另外，还优选使用在该氧化物材料中掺杂有杂质的材料。例如，在氧化铟中掺杂有锡(Sn)、钼(Mo)、钛(Ti)的材料，在氧化锡中掺杂有锑(Sb)、氟(F)的材料，在氧化锌中掺杂有铟、铝、镓(Ga)的材料等。其中，特别是氧化铟中掺杂有锡(Sn)的氧化铟锡(通称ITO)具有高透明性和低电阻率，所以特别优选使用。另外，也可以使用将上述导电性氧化物材料和金(Au)、银(Ag)、铜(Cu)、钴(Co)、钽(Ta)、钼(Mo)、铬(Cr)、铝(Al)、镍(Ni)、钨(W)、铂(Pt)、以及钛(Ti)等金属的薄膜多层层叠而得的材料。这时，为了防止金属材料的氧化、经时劣化，特别优选按导电性氧化物薄膜/金属薄膜/导电性氧化物薄膜的顺序层叠成的3层构造。另外，为了不使金属薄膜层中的光反射、光吸收妨碍显示装置的可见性，优选使金属薄膜层尽量薄。具体而言，优选1nm～20nm。另外，也可以优选使用PEDOT(聚(3，4-乙撑二氧噻吩))等有机导电性材料。不需要透明性时，可以使用有遮光性的金属。具体而言，可以使用上述金(Au)、银(Ag)、铜(Cu)、钴(Co)、钽(Ta)、钼(Mo)、铬(Cr)、铝(Al)、镍(Ni)、钨(W)、铂(Pt)、以及钛(Ti)等金属。另外，也可以只是一部分电极、布线使用非透光性材料。例如本发明的图像显示装置中，栅极和源极像黑矩阵区域那样在显示区域以外的区域形成时，也可以用遮光性的金属材料形成。
栅极、电容器、源极、漏极、像素电极可以是相同的材料，另外，也可以是完全不同的材料。但是，为了减少工序数，更优选栅极和电容器是相同的材料、源极和漏极是相同的材料。这些布线和电极可以用真空蒸镀法、离子镀法、溅射法、激光烧蚀法、等离子体CVD法、光CVD法、热丝-CVD法、或网版印刷、凸版印刷、喷墨法等形成，但不限定于这些，可以使用公知的一般方法。图案形成例如可以使用光刻法在图案形成部分形成保护膜、利用蚀刻将不需要的部分除去来进行，但对此也不限定于该方法，可以使用公知的一般的图案形成方法。
接着，以覆盖栅极电极的方式形成绝缘层4。可以在基板上全部表面形成。本发明的实施方式的栅极绝缘膜4使用的材料没有特别限定，可举出氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钽、氧化钇、氧化铪、铝酸铪、氧化锆、氧化钛等无机材料，或者PMMA(聚甲基丙烯酸甲酯)等聚丙烯酸酯、PVA(聚乙烯醇)、PS(聚苯乙烯)、透明性聚酰亚胺、聚酯、环氧树脂、聚乙烯基苯酚、聚乙烯醇等，但不限定于这些。为了抑制栅极漏电流，绝缘材料的电阻率优选1011Ωcm以上，更优选1014Ωcm以上。栅极绝缘膜4可根据材料适当地使用真空蒸镀法、离子镀法、溅射法、激光烧蚀法、等离子体CVD、光CVD法、热丝-CVD法等干式成膜法或者旋涂法、浸涂法、网版印刷法等湿式成膜法形成。这些栅极绝缘膜4可以单层使用，也可以层叠2层以上使用。另外可以是向着生长方向倾斜组成而成的。
接着，如图2(b)所示，在绝缘体层4上的栅极电极2正上方的位置形成半导体活性层5。
作为本发明的实施方式的半导体活性层5，可以使用以金属氧化物为主成分的氧化物半导体材料。氧化物半导体材料是含有锌(Zn)、铟(In)、锡(Sn)、钨(W)、镁(Mg)和镓中1种以上的元素的氧化物，可举出氧化锌(ZnO)、氧化铟(InO)、氧化铟锌(In-Zn-O)、氧化锡(SnO)、氧化钨(WO)、以及氧化锌镓铟(In-Ga-Zn-O)等材料。这些材料的构造可以是单晶、多晶、微结晶、结晶和非结晶的混晶、分散存在纳米结晶的非结晶、非结晶中的任一种。另外，半导体活性层无需具有透明性时，作为可使用的其它无机材料，可举出氢化非晶硅、微结晶硅、多晶硅、单晶硅等硅半导体。这些材料可使用CVD法、溅射法、脉冲激光堆积法、真空蒸镀法、溶胶-凝胶法等方法形成。作为CVD法，可举出热丝-CVD法、等离子体CVD法，作为溅射法，可举出RF磁控管溅射法、DC溅射法，作为真空蒸镀，可举出加热蒸镀、电子束蒸镀、离子镀法等，但不限定于这些。另外，作为使用有机材料的半导体活性层，可举出并四苯、并五苯、低聚噻吩衍生物、酞菁类、苝衍生物等低分子有机半导体，聚芴、聚苯撑乙炔(ポリフエニレンビニレン)、聚三烯丙基胺等高分子有机半导体，但不限定于这些。这些材料可使用旋涂、浸涂、网版印刷、喷墨法等形成。应予说明，半导体活性层5的膜厚优选20nm以上。
接着，如图2(c)所示，形成保护膜6。如图1所示，保护膜6形成为保护半导体活性层5的沟道(チヤネル)区域的岛状，覆盖半导体活性层5的与源电极7和漏电极8的接触部分以外的部分。形成保护膜的区域，以将半导体活性层5分割为两个区域的方式露出一部分，除此之外，没有特别限制。保护膜的形状，优选至少位于半导体活性层上的端部为正锥形。即使在直线性高的成膜法中，也能够在不断线的情况下在保护膜6上形成源电极7和漏电极8。为了使保护膜6形成为正锥形，由树脂化合物构成时，如果是热再流平、感光性材料，则通过使用接近式曝光等，从而能够容易地得到锥形形状。另外，保护膜6由无机材料构成时，通过采用反应离子蚀刻(RIE)等方法控制蚀刻条件，从而能够控制锥形形状的角度。
本发明的实施方式的保护膜6，可以使用氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钽、氧化钇、氧化铪、铝酸铪、氧化锆、氧化钛等无机材料，另外，可以使用PMMA(聚甲基丙烯酸甲酯)等聚丙烯酸酯、PVA(聚乙烯醇)、PS(聚苯乙烯)、透明性聚酰亚胺、聚酯、环氧树脂、聚乙烯基苯酚、聚乙烯醇等，但不限定于这些。为了使保护膜6不对本发明的薄膜晶体管的半导体活性层造成电影响，其电阻率优选1011Ωcm以上，特别优选1014Ωcm以上。保护膜6可根据材料适当地使用真空蒸镀法、离子镀法、溅射法、激光烧蚀法、等离子体CVD、光CVD法、热丝-CVD法等干式成膜法或旋涂法、浸涂法、网版印刷法等湿式成膜法形成。这些保护膜6可以层叠2层以上来使用，另外，也可以在有机绝缘材料中混入无机绝缘材料。
保护膜6起到作为蚀刻阻挡层的作用，将保护膜6图案形成后，能够一边保护半导体活性层5的沟道区域，一边只对与源极布线7和漏电极8的连接部实施等离子体处理等。由此，能够提高从保护膜6露出的半导体活性层5与源极布线7和漏电极8的连接部的导电性，能够降低半导体活性层5与源极布线7和漏电极8之间的接触电阻。
另外，如图5所示，保护膜可以为多层构造。这时，通过将上部的保护膜6a作为蚀刻阻挡层或抗蚀层使用，从而能够容易地对下层的保护膜6b进行图案形成。具体而言，首先，在基板全部表面形成保护膜6b。接着，在半导体活性层上使保护膜6a形成图案。由于保护膜6b的存在，在保护膜6a的图案形成时，可以避免由光刻工序中的显影液或蚀刻引起的半导体活性层的劣化。接着，将保护膜6a作为蚀刻阻挡层或者抗蚀层，将保护膜6b的未被保护膜6a覆盖的区域除去。
能够通过以上的工序容易地形成多层构造的保护膜。当然，此时通过保护膜6b多层地成膜，从而能够形成多层的保护膜6b。特别是将金属氧化物用作半导体活性层5时，半导体特性受覆盖表面的保护膜的组成的影响很大，但通过分开形成为上部的保护膜6b和与半导体活性层5连接的下部的保护膜6b，从而上部的保护膜的形成方法、材料的自由度变大，进而，能够利用下部的保护膜6b保持、提高半导体活性层的特性。作为这样的下部的保护膜6b的例子，可以使用氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钽、氧化钇、氧化铪等金属氧化物绝缘体材料。另外，通过在将这些材料成膜时控制氧分压，从而能够调整膜内的氧浓度，改变半导体活性层的载体浓度，提高TFT特性。
接着，形成源极和漏极。首先，如图2(d)所示，全面地将布线、电极材料的导电性材料在基板全部表面成膜，包括保护膜6地进行覆盖。然后，按照源电极和漏电极分别覆盖半导体活性层5露出的两处表面、进行电连接的方式进行图案形成。此时，与像素电极连接的漏电极，优选以挂在保护膜6的头顶部的方式进行图案形成(图3(e))。通过以挂在保护膜6的头顶部的方式将漏电极图案形成，从而能够在保护膜的最高部分与后述像素电极连接。源极和漏极的材料以及形成方法如上所述。图3(e)中，源电极和源极布线一体化地形成为条纹形状。另外，漏电极形成以下形状：如上所述在保护膜6上具有像素电极连接部，另外漏电极位于电容器电极的正上方。
接着，在形成有源极和漏极的基板上形成用于将源电极和像素电极绝缘的层间绝缘层(图3(f))。
本发明的实施方式的层间绝缘层9，可以使用氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钽、氧化钇、氧化铪、铝酸铪、氧化锆、氧化钛等无机材料，或者PMMA(聚甲基丙烯酸甲酯)等聚丙烯酸酯、PVA(聚乙烯醇)、PS(聚苯乙烯)、透明性聚酰亚胺、聚酯、环氧树脂、聚乙烯基苯酚、聚乙烯醇等，但不限定于这些。层间绝缘层9为了将源极布线7和像素电极10间绝缘，其电阻率优选1011Ωcm以上，特别优选1014Ωcm以上。层间绝缘层9可根据材料适当地使用真空蒸镀法、离子镀法、溅射法、激光烧蚀法、等离子体CVD、光CVD法、热丝-CVD法等干式成膜法、或旋涂法、浸涂法、网版印刷法等湿式成膜法形成。这些层间绝缘层9可以层叠2层以上使用。另外，也可以向着生长方向倾斜组成而成的。
层间绝缘层9在保护膜6上具有开口部，能够在保护膜上连接漏电极8和像素电极10。开口部可在保护膜形成的同时或者形成后使用光刻法、蚀刻等公知的方法设置。另外，对于层间绝缘层9，例如可以使用含有红、绿、蓝的颜料或染料的滤色器材料。通过层间绝缘层9使用滤色器材料，从而能够制成在薄膜晶体管上形成有滤色器的COA基板。COA基板中，薄膜晶体管和滤色器容易对位，能够缩小对位误差，所以能够期待提高开口率、提高成品率。
最后，在层间绝缘层9上使导电性材料成膜，通过图案形成为规定的像素形状而形成像素电极10，从而成为本发明的有源矩阵基板。
图3(g)中，形成于保护膜6的头顶部的漏电极8的高度与层间绝缘层的表面一致，但不限于此。例如保护膜6的头顶部的高度比层间绝缘层表面低时，如图4所示，以漏电极露出的方式在层间绝缘膜形成开口部(图4A)，通过从其上方形成像素电极从而可取得导通(图4B)。另一方面，如果保护膜6的头顶部的高度是与层间绝缘层表面为相同的等级或其以上的高度，则漏电极在层间绝缘层上突出因而容易取得导通。无论哪一种情况，只要在取得漏电极和像素电极的导通、源电极被层间绝缘层覆盖而绝缘、不妨碍显示要素11的范围即可。
在这样制成的本发明的有源矩阵基板上层叠图像显示要素11和对置电极12，由此能够制成如图1和图5所示的图像显示装置。作为图像显示要素的例子，可举出电泳方式的显示介质(电子纸张)、液晶显示介质、有机EL、无机EL等。作为层叠方法，可根据图像显示要素的种类适当地选择将本发明的有源矩阵基板与对置基板13、对置电极、图像显示要素的层叠体贴合的方法，或者在本发明的有源矩阵基板上将图像显示要素、对置电极、对置基板依次层叠的方法等。
接着，说明本发明的第2实施方式。
图8是表示本发明的有源矩阵基板的TFT阵列的构成例的俯视图和示意剖视图。但是，未图示像素电极和层间绝缘层。本发明的有源矩阵基板中，保护膜6形成条纹状。如上所述，保护膜以在半导体活性层5上通过的方式配置，所以在直线上形成的一个TFT阵列的列，以分别将构成该列的各TFT的独立的半导体活性层分割为两个露出区域的方式形成一个条纹状的保护膜6，由此能够兼作TFT阵列的该列的全部TFT的保护膜。在如图8所示的第2实施方式的有源矩阵基板的例子中，对于栅极2、电容器3、源极7，也是不区别电极区域和布线区域地形成为条纹状。
第2实施方式中，如果也使用与第1实施方式相同的材料、使有源矩阵基板101中的基板和薄膜晶体管的规定构成要素为实质上透明，则能够制成从有源矩阵基板侧可见显示要素11的构成的图像显示。这时，有源矩阵基板的各布线和电极、栅极绝缘层是实质上透明的。半导体活性层也优选能实质上透明的金属氧化物半导体。另外，即使部分地使用非透光性的材料时，只要显示装置的显示区域中的各构成要素是实质上透明的即可。在此，“实质上透明”是指在可见光的波长区域400nm～700nm的范围内透射率为70％以上。在此，如果在层间绝缘层形成着色层而制成滤色器，则成为COA构造的有源矩阵基板。
以下，按照有源矩阵基板的制造工序对本发明的第2实施方式的各构成要素进行详细说明。
作为本发明的实施方式的基板1，可以使用与第1实施方式相同的材料。
图9(a)是形成栅极和电容器的阶段的示意俯视图和沿该俯视图的I-I′的示意剖视图。图9(a)中，源电极和源极布线、电容器电极和电容器布线形成为一体化的条纹状。因此，能够在该栅极和电容器的线路上不断配置薄膜晶体管的阵列。
本发明的第2实施方式的各电极(栅极电极、源电极、漏电极、电容器电极、像素电极)和各布线，可以利用与第1实施方式相同的材料和形成方法来形成。
接着，如图9(b)所示，在绝缘体层4上的栅极电极2正上方的位置形成半导体活性层5。
本发明的第2实施方式的半导体活性层5，可以利用与第1实施方式相同的材料和形成方法来形成。
接着，如图9(c)所示，形成保护膜6。如图1所示，保护膜6以保护半导体活性层5的沟道区域的方式形成，覆盖半导体活性层5的与源电极7和漏电极8的接触部分以外的部分。因此，半导体活性层是以与该条纹方向正交的方式具有长边的长方形形状时，形成为条纹状的保护膜的宽度比半导体活性层的长边的长度小。保护膜的形状是优选其条纹边缘的端部为正锥形。即使在直线性高的成膜法中，也能够在不断线的情况下在保护膜6上形成源电极7和漏电极8。为了将保护膜6形成为正锥形，由树脂化合物构成时，如果是热再流平、感光性材料，则可以通过使用接近式曝光等从而容易地得到锥形形状。另外，保护膜6由无机材料构成时，可以通过利用反应离子蚀刻(RIE)等方法控制蚀刻条件，从而控制锥形形状的角度。
本发明的第2实施方式的保护膜6，可以使用氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钽、氧化钇、氧化铪、铝酸铪、氧化锆、氧化钛等无机材料，或者PMMA(聚甲基丙烯酸甲酯)等聚丙烯酸酯、PVA(聚乙烯醇)、PS(聚苯乙烯)、透明性聚酰亚胺、聚酯、环氧树脂、聚乙烯基苯酚、聚乙烯醇等，但不限定于这些。为了使保护膜6不会对本发明的薄膜晶体管的半导体活性层造成电影响，其电阻率优选为1011Ωcm以上，特别优选为1014Ωcm以上。保护膜6可根据材料适当地使用真空蒸镀法、离子镀法、溅射法、激光烧蚀法、等离子体CVD、光CVD法、热丝-CVD法等干式成膜法或旋涂法、浸涂法、网版印刷法等湿式成膜法形成。这些保护膜6可以层叠2层以上使用，另外也可以在有机绝缘材料中混入无机绝缘材料。
通过条纹形状地形成保护膜6，从而不需要条纹方向的正确对位，所以能够将对准时需要注意的位置偏移抑制在一侧的方向，能够提高对位精度、高成品率地制造有源矩阵基板。特别是使用有机绝缘膜作为保护膜6、使用网版印刷等印刷法时，如果以点状的小的孤立图案形成保护膜，则从上部二维地观察有源矩阵基板时，在X轴方向和Y轴方向的两个轴方向产生由印刷版的网眼堵塞引起的排出不良、转印不良等导致的位置偏移，很难确保对位的精度，所以优选以条纹的形状形成保护膜6。
保护膜6起到作为蚀刻阻挡层的作用，将保护膜6图案形成后，能够一边保护半导体活性层5的沟道区域一边只对与源极布线7和漏电极8的连接部实施等离子体处理等。由此，能够提高从保护膜6露出的半导体活性层5与源极布线7和漏电极8的连接部的导电性，能够降低半导体活性层5与源极布线7和漏电极8的接触电阻。
另外，如图5所述，保护膜可以制成多层构造，第2实施方式中，条纹状的保护膜6a的下部形成有条纹状的保护膜6b。这时也能够与第1实施方式相同地形成。
接着，形成源极和漏极。首先，如图9(d)所示，全面地在基板全部表面将布线、电极材料的导电性材料成膜，包括保护层6地进行覆盖。然后，按照源电极7和漏电极8分别覆盖半导体活性层5露出的两处表面、进行电连接的方式进行图案形成。此时，优选与像素电极连接的漏电极以挂在保护膜的头顶部的方式进行图案形成(图10(e))。源极和漏极的材料和形成方法如上所述。图10(e)中，源电极和源极布线一体化地形成为条纹形状。另外，漏电极形成以下形状：如上所述保护膜6上具有像素电极连接部，另外漏电极还位于电容器电极的正上方。
接着，在形成有源极和漏极的基板上形成用于将源电极和像素电极绝缘的层间绝缘层9(图10(f))。
本发明的第2实施方式的层间绝缘层9可以与第1实施方式相同地形成。
层间绝缘层9在保护膜6上具有开口部，可以在保护膜上连接漏电极8和像素电极10。开口部可在保护膜形成的同时或者形成后使用光刻法、蚀刻等公知的方法来设置。另外，在层间绝缘层9中，例如可以使用含有红、绿、蓝的颜料或染料的滤色器材料。通过层间绝缘层9使用滤色器材料，从而能够制成薄膜晶体管上形成有滤色器的COA基板。COA基板中，薄膜晶体管和滤色器容易对位，能够减小对位误差，因此，能够期待提高开口率、提高成品率。图11(B)是这样将层间绝缘层作为各色(例如红(R)、绿(G)、蓝(B))的着色层排列而制成滤色器层的有源矩阵基板的构成例。但是，未图示像素电极10。图11(A)是沿图11(B)的I-I′线的剖视图。如图13所示，形成条纹状的着色层时，可以将保护膜6用作着色层的隔断(隔壁)。因此，特别是使用各种印刷法分别涂布形成各色着色层时，能够在不混色的情况下形成。
最后，通过在层间绝缘层9上将导电性材料成膜，图案形成规定的像素形状来形成像素电极10，从而成为本发明的有源矩阵基板。图11中，形成于保护膜6的头顶部的漏电极8的高度与层间绝缘层的表面一致，但不限于此。例如保护膜6的头顶部的高度比层间绝缘层表面低时，如图4所示，以漏电极露出的方式在层间绝缘膜形成开口部(图4A)，通过从其上方形成像素电极，从而能够取得导通(图4B)。另一方面，如果保护膜6的头顶部的高度是与层间绝缘层表面相同的等级或其以上的高度，则漏电极在层间绝缘层上突出，所以容易取得导通。在任一情况下，只要是取得漏电极和像素电极的导通、源电极被层间绝缘层覆盖而绝缘、不妨碍显示要素11的范围即可。
在这样制成的本发明的有源矩阵基板上，层叠图像显示要素11和对置电极12，由此能够制成如图8所示的图像显示装置。作为图像显示要素的例子，可举出电泳方式的显示介质(电子纸张)、液晶显示介质、有机EL、无机EL等。作为层叠方法，可以根据图像显示要素的种类适当选择将本发明的有源矩阵基板与对置基板13、对置电极、图像显示要素的层叠体贴合的方法，或在本发明的有源矩阵基板上将图像显示要素、对置电极、对置基板依次层叠的方法等。
接着，说明本发明的第3实施方式。
图12是表示本发明的有源矩阵基板的TFT阵列的构成例的示意剖视图和俯视图。但是，未图示像素电极和层间绝缘层。本发明的有源矩阵基板中，保护膜6构成划分各像素的黑矩阵。如上所述，保护膜以在半导体活性层5上通过的方式配置，所以在形成格子状的保护膜的至少一边形成薄膜晶体管。以分别将构成TFT阵列的各TFT的独立的半导体活性层分割为两个露出区域的方式形成格子状保护膜，进而使保护膜具有遮光性，由此能够兼作TFT阵列的该列的全部TFT的保护膜和黑矩阵。图12所示的第3实施方式的有源矩阵基板的例子中，栅极2、电容器3、源极7在不区别电极区域和布线区域的情况下形成为条纹状。
本发明的第3实施方式的图像显示装置中，与第1实施方式相同，如果使有源矩阵基板101中的基板和薄膜晶体管的规定构成要素为实质上透明的，则能够制成从有源矩阵基板侧可见显示要素11的构成的图像显示。这时，有源矩阵基板的各布线以及电极、栅极绝缘层是实质上透明的。半导体活性层也优选能实质上透明的金属氧化物半导体。另外，即使在部分使用非透光性的材料时，只要显示装置的显示区域中的各构成要素是实质上透明的即可。在此，“实质上透明”是指在可见光的波长区域400nm～700nm的范围内透射率为70％以上。在此，如果在层间绝缘层形成着色层来制成滤色器，则成为COA构造的有源矩阵基板。
图12(A)是沿图12(B)的有源矩阵基板的I-I′线的剖视图。利用保护膜6划分像素，所以在每个被划分的区域形成各色(例如红(R)、绿(G)、蓝(B))的着色层，由此成为层间绝缘层兼具滤色器层的COA构造的有源矩阵基板。
以下，按照有源矩阵基板的制造工序对本发明的第3实施方式的各构成要素进行详细说明。
作为本发明的实施方式的基板1，可以使用与第1实施方式相同的材料。
图13(a)是形成栅极和电容器的阶段的示意俯视图和沿该俯视图的I-I′的示意剖视图。图13(a)中，源电极和源极布线、电容器电极和电容器布线形成为一体化的条纹状。因此，能够在该栅极和电容器的线路上不断配置薄膜晶体管的阵列。
本发明第3实施方式的各电极(栅极电极、源电极、漏电极、电容器电极、像素电极)和各布线可以利用与第1实施方式相同的材料和形成方法来形成。
接着，如图13(b)所示，在绝缘体层4上的栅极电极2正上方的位置形成半导体活性层5。
本发明的第3实施方式的半导体活性层5可以利用与第1实施方式相同的材料和形成方法来形成。
接着，如图13(c)所示，形成保护膜6。如图1所示，保护膜6以保护半导体活性层5的沟道区域的方式形成，覆盖半导体活性层5的与源电极7和漏电极8的接触部分以外的部分。接着，如图12所示，基板上平面地形成为格子状。因此，半导体活性层是以与半导体活性层上形成的保护膜的格子状的边方向正交的方式具有长边的长方形形状时，形成的保护膜的该边宽度比半导体活性层的长边的长度小。另外，保护膜的形状优选为在该半导体活性层上形成的边的端部成为正锥形。即使在直线性高的成膜法中，也能够在不断线的情况下在保护膜6上形成源电极7和漏电极8。为了将保护膜6形成为正锥形，由树脂化合物构成时，如果是热再流平、感光性材料，则通过使用接近式曝光等从而能够容易得到锥形形状。另外，保护膜6由无机材料构成时，可通过利用反应离子蚀刻(RIE)等方法控制蚀刻条件，从而控制锥形形状的角度。
对于本发明的第3实施方式的保护膜6，作为遮光性材料，可以使用铬(Cr)、氧化铬(CrOx)、硅化钽(TaSi)、氮化硅化钽(TaSiN)、氧化氮化硅化钽(TaSiNO)、硅化锆(ZrSi)、氮化硅化锆(ZrSiN)、分散有炭黑的树脂等。对于作为黑矩阵的保护膜的遮光性，在作为近紫外和可见光区域的波长区域350nm～700nm的范围内的透射率为1％以下，即光学浓度(OD值)为2以上，优选透射率为0.1％以下，即优选OD值为3以上。另外，如后所述，为多层时，不必在全部的层使用遮光性材料，作为上述以外的材料，可以使用氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钽、氧化钇、氧化铪、铝酸铪、氧化锆、氧化钛等无机材料，或者PMMA(聚甲基丙烯酸甲酯)等聚丙烯酸酯、PVA(聚乙烯醇)、PS(聚苯乙烯)、透明性聚酰亚胺、聚酯、环氧树脂、聚乙烯基苯酚、聚乙烯醇等，但不限定于这些。
为了不使保护膜6对本发明的薄膜晶体管的半导体活性层带来电影响，其电阻率优选为1011Ωcm以上，特别优选为1014Ωcm以上。保护膜6可根据材料适当地使用真空蒸镀法、离子镀法、溅射法、激光烧蚀法、等离子体CVD、光CVD法、热丝-CVD法等干式成膜法，或者旋涂法、浸涂法、网版印刷法等湿式成膜法形成。这些保护膜6可以层叠2层以上使用，另外，也可以在有机绝缘材料中混入无机绝缘材料。
保护膜6起到作为蚀刻阻挡层的作用，将保护膜6图案形成后，能够一边保护半导体活性层5的沟道区域，一边只对与源极布线7和漏电极8的连接部实施等离子体处理等。由此，能够提高从保护膜6露出的半导体活性层5与源极布线7和漏电极8的连接部的导电性，能够降低半导体活性层5与源极布线7和漏电极8的接触电阻。
另外，如图5所示，保护膜可以为多层构造，第3实施方式中，格子状的遮光性保护膜6a的下部形成有格子状的保护膜6b。这时，可以与第1实施方式相同地形成。
接着，形成源极和漏极。全面地在基板全部表面将布线、电极材料的导电性材料成膜，包括保护层6地进行覆盖。然后，按照源电极和漏电极分别覆盖半导体活性层5露出的两处表面、进行电连接的方式进行图案形成。此时，优选与像素电极连接的漏电极以挂在保护膜的头顶部的方式进行图案形成(图13(d))。源极和漏极的材料以及形成方法如上所述。图12所示的本发明的有源矩阵基板中，源电极和源极布线一体化地形成为条纹形状。另外，漏电极形成以下形状：如上述那样在保护膜6上具有像素电极连接部，另外漏电极还位于电容器电极的正上方。
接着，在形成有源极和漏极的基板上形成用于将源电极和像素电极绝缘的层间绝缘层9(图14(e))。
本发明的第3实施方式的层间绝缘层9可以与第1实施方式相同地形成。
层间绝缘层9在保护膜6上具有开口部，能够在保护膜上连接漏电极8和像素电极10。开口部可在与保护膜形成同时或者形成后使用光刻法、蚀刻等公知的方法来设置。在层间绝缘层9中，例如可以使用含有红、绿、蓝的颜料或染料的滤色器材料。通过层间绝缘层9使用滤色器材料，从而能够制成薄膜晶体管上形成有滤色器的COA基板。COA基板中，薄膜晶体管和滤色器容易对位，能够减小对位误差，所以能够期待提高开口率、提高成品率。另外，形成着色层时，可以将保护膜6作为着色层的隔断(隔壁)使用，所以特别是使用各种印刷法分别涂布形成各色着色层时，能够不混色地形成各像素的着色层。
最后，在层间绝缘层9上将导电性材料成膜，通过图案形成规定的像素形状来形成像素电极10，从而成为本发明的有源矩阵基板。图14(f)中，形成于保护膜6的头顶部的漏电极8的高度与层间绝缘层一致，但不限于此。例如保护膜6的头顶部的高度比层间绝缘层表面低时，如图4所示以漏电极露出的方式在层间绝缘膜形成开口部(图4A)，通过从其上方形成像素电极从而能够取得导通(图4B)。另一方面，如果保护膜6的头顶部的高度是与层间绝缘层表面相同的等级或其以上的高度，则漏电极在层间绝缘层上突出，所以容易取得导通。在任何情况下，只要在取得漏电极和像素电极的导通、源电极被层间绝缘层覆盖而绝缘、不妨碍显示要素11的范围即可。
在这样制成的本发明的有源矩阵基板上，通过层叠图像显示要素11和对置电极12，从而能够制成图12所示的图像显示装置。作为图像显示要素的例子，可举出电泳方式的显示介质(电子纸张)、液晶显示介质、有机EL、无机EL等。作为层叠方法，可根据图像显示要素的种类适当地选择将本发明的有源矩阵基板与对置基板13、对置电极、图像显示要素的层叠体贴合的方法，或在本发明的有源矩阵基板上将图像显示要素、对置电极、对置基板依次层叠的方法等。
以下，使用实施例说明本发明的有源矩阵基板和图像显示装置。应予说明，本发明不限定于实施例的构成。
实施例
〔实施例1〕
作为实质上透明的基板1，使用厚度0.7mm的Corning公司制无碱玻璃1737，在实质上透明的基板1的一侧的面利用DC磁控管溅射法将ITO以100nm的膜厚成膜，利用光刻法图案形成为所希望的形状。具体而言，在ITO膜上以膜厚1μm的方式涂敷正型抗蚀剂，使用图案形成有所希望的形状的掩模进行曝光，然后，通过使用碱显影液进行显影从而形成所希望的形状的抗蚀剂图案。然后，将基板1浸渍在ITO蚀刻液中，溶解不需要的ITO。使用抗蚀剂剥离液除去抗蚀剂图案，形成如图2(a)所示的形状的栅极2和电容器3。
在形成有栅极2和电容器3的基板1上，利用RF磁控管溅射法将氮氧化硅(SiON)以300nm的膜厚成膜，制成栅极绝缘膜4。
接着，在栅极绝缘膜4上利用RF磁控管溅射法将氧化锌铟镓(In-Ga-Zn-O)以40nm的膜厚成膜，与在所述栅极布线2和电容器布线3的形成中所述情形相同地，利用光刻法进行图2(b)所示形状的图案形成，制成半导体活性层5。
在形成有半导体活性层5的基板上按膜厚2μm的膜厚涂敷感光性丙烯酸树脂，为了得到锥形形状进行接近式曝光。然后，进行显影、烧制，从而在半导体活性层上图案形成为图2(c)所示的形状，形成保护半导体活性层的沟道区域的保护膜6。
接着，在形成有保护膜6的基板上使用DC磁控管溅射法以100nm的膜厚将ITO成膜，利用光刻法图案形成为图3(e)所示的形状，由此形成源极7和漏极8。
接着，在形成有源极7和漏极8的基板上，作为层间绝缘层9，以1.5μm的膜厚的方式涂敷分别着色为红、绿、蓝色的感光性滤色器材料，通过曝光、显影进行图案形成，形成兼作滤色器层的层间绝缘层9。另外，在上述的层间绝缘层的图案形成中，为了将漏电极8和像素电极10进行电连接，在形成于保护膜6上的漏电极8上的层间绝缘层9中设置开口部。
在基板上利用DC磁控管溅射法将ITO以100nm的膜厚成膜，利用光刻法进行图案形成，成为像素电极10，制成有源矩阵基板。像素电极10在层间绝缘层9的开口部与漏电极8进行电连接。
在制成的薄膜晶体管上，粘贴E Ink公司制Vizplex(注册商标)Imaging Film作为图像显示要素11、对置电极12以及对置基板13，制成实施例1的图像显示装置。
〔实施例2〕
作为实质上透明的基板1，使用厚度0.7mm的Corning公司制无碱玻璃1737，在实质上透明的基板1的一侧的面利用DC磁控管溅射法将ITO以100nm的膜厚成膜，利用光刻法图案形成为所希望的形状。具体而言，在ITO膜上以膜厚1μm的方式涂敷正型抗蚀剂，使用图案形成有所希望的形状的掩模进行曝光，然后，使用碱显影液进行显影来形成所希望的形状的抗蚀剂图案。然后，在ITO蚀刻液中浸渍基板1，溶解不需要的ITO。使用抗蚀剂剥离液除去抗蚀剂图案，形成图6(a)所示的形状的栅极2和电容器3。
在形成有栅极2和电容器3的基板1上利用RF磁控管溅射法将氮氧化硅(SiON)以300nm的膜厚成膜，制成栅极绝缘膜4。
接着，在栅极绝缘膜4上利用RF磁控管溅射法将氧化锌铟镓(In-Ga-Zn-O)以40nm的膜厚成膜，与在上述栅极布线2和电容器布线3的形成中所述的情形相同地，利用光刻法进行图6(b)所示的形状的图案形成，制成半导体活性层5。
在形成有半导体活性层5的基板上利用RF溅射法将SiON膜以80nm的膜厚成膜(图6(c))。在其上以膜厚2μm的膜厚涂敷感光性丙烯酸树脂，进行曝光、显影，在半导体活性层5上形成图6(d)所示的保护膜6a的图案。然后，将由丙烯酸树脂构成的保护膜6a的图案作为掩模，利用反应离子蚀刻进行SiON膜的蚀刻，形成由无机膜的下部保护膜6b和有机物膜的上部保护膜6b的2层构成的保护膜6(图6(e))。另外蚀刻SiON膜后，接着在半导体活性层5的从保护膜6露出的部分进行Ar等离子体处理。
接着，使用DC磁控管溅射法将ITO以100nm的膜厚成膜，利用光刻法图案形成为图6(f)所示的形状，形成源极7和漏电极8。
接着，作为层间绝缘层9，将分别着色为红、绿、蓝色的感光性滤色器材料以1.5μm的膜厚的方式进行涂敷，通过曝光、显影进行图案形成，形成兼作滤色器层的层间绝缘层9(图6(g))。另外，为了电连接漏电极8和像素电极10，在形成于保护膜6上的漏电极8上的层间绝缘层9中设置开口部。
利用DC磁控管溅射法将ITO以100nm的膜厚成膜，利用光刻法进行图案形成，成为像素电极10，制成有源矩阵基板。像素电极10在层间绝缘层9的开口部与漏电极8进行电连接(图6(h))。
在制成的薄膜晶体管上粘贴E Ink公司制Vizplex(注册商标)Imaging Film作为图像显示要素11、对置电极12以及对置基板13，制成实施例2的图像显示装置。
〔实施例3〕
作为实质上透明的基板1，使用厚度0.7mm的Corning公司制无碱玻璃1737，在实质上透明的基板1的一侧的面利用DC磁控管溅射法将ITO以100nm的膜厚成膜，利用光刻法图案形成为所希望的形状。具体而言，在ITO膜上以膜厚1μm的方式涂敷正型抗蚀剂，使用图案形成有所希望的形状的掩模进行曝光，然后，通过使用碱显影液进行显影来形成所希望的形状的抗蚀剂图案。然后，在ITO蚀刻液中浸渍基板1，溶解不需要的ITO。使用抗蚀剂剥离液除去抗蚀剂图案，形成图9(a)所示的形状的栅极2和电容器3。
在形成有栅极2和电容器3的基板1上，利用RF磁控管溅射法将氮氧化硅(SiON)以300nm的膜厚成膜，制成栅极绝缘膜4。
接着，在栅极绝缘膜4上利用RF磁控管溅射法将氧化锌铟镓(In-Ga-Zn-O)以40nm的膜厚成膜，与在上述栅极布线2和电容器布线3的形成中所述的情形相同地，利用光刻法进行图9(b)所示的形状的图案形成，制成半导体活性层5。
在形成有半导体活性层5的基板上以膜厚2μm的膜厚涂敷感光性丙烯酸树脂，为了得到锥形形状进行接近式曝光。然后，通过进行显影、烧制从而在半导体活性层上图案形成为如图9(c)所示的条纹状，形成保护半导体活性层的沟道区域的保护层6。
接着，在形成有保护层6的基板上使用DC磁控管溅射法将ITO以100nm的膜厚成膜，利用光刻法图案形成为图10(a)所示的形状，由此，形成源极7和漏极8。
接着，在形成有源极7和漏极8的基板上，作为层间绝缘层9，以1.5μm的膜厚的方式涂敷分别着色为红、绿、蓝色的感光性滤色器材料，通过曝光、显影进行图案形成，形成兼作滤色器层的层间绝缘层9。另外，在上述层间绝缘层的图案形成中，为了将漏电极8和像素电极10进行电连接，在形成于保护膜6上的漏电极8上的层间绝缘层9中设置开口部。
在基板上利用DC磁控管溅射法将ITO以100nm的膜厚成膜，利用光刻法进行图案形成，成为像素电极10，制成有源矩阵基板。像素电极10在层间绝缘层9的开口部与漏电极8电连接。
在制成的薄膜晶体管上粘贴E Ink公司制Vizplex(注册商标)Imaging Film作为图像显示要素11、对置电极12以及对置基板13，制成实施例3的图像显示装置。
〔实施例4〕
作为实质上透明的基板1，使用厚度0.7mm的Corning公司制无碱玻璃1737，在实质上透明的基板1的一侧的面利用DC磁控管溅射法将ITO以100nm的膜厚成膜，利用光刻法图案形成为所希望的形状。具体而言，在ITO膜上以膜厚1μm的方式涂敷正型抗蚀剂，使用图案形成有所希望的形状的掩模进行曝光，然后，通过使用碱显影液进行显影来形成所希望的形状的抗蚀剂图案。然后，在ITO蚀刻液中浸渍基板1，溶解不需要的ITO。使用抗蚀剂剥离液除去抗蚀剂图案，形成图13(a)所示的形状的栅极2和电容器3。
在形成有栅极2和电容器3的基板1上，利用RF磁控管溅射法将氮氧化硅(SiON)以300nm的膜厚成膜，制成栅极绝缘膜4。
接着，在栅极绝缘膜4上利用RF磁控管溅射法将氧化锌铟镓(In-Ga-Zn-O)以40nm的膜厚成膜，与在上述栅极布线2和电容器布线3的形成中所述的情形相同地，利用光刻法进行图13(b)所示的形状的图案形成，制成半导体活性层5。
在形成有半导体活性层5的基板上以膜厚2μm的膜厚涂敷分散有炭黑的感光性丙烯酸树脂，为了得到锥形形状进行接近式曝光。然后，通过进行显影、烧制，从而以一边落在半导体活性层上的方式图案形成格子状的保护层6，形成保护半导体活性层的沟道区域的保护层6。
接着，在形成有保护层6的基板上使用DC磁控管溅射法将ITO以100nm的膜厚成膜，利用光刻法，图案形成为图13(d)所示的形状，由此，形成源极7和漏极8。
接着，在形成有源极7和漏极8的基板上，作为层间绝缘层9，在保护层6的开口部以1.5μm的膜厚的方式涂敷分别着色为红、绿、蓝色的感光性滤色器材料，通过曝光、显影进行图案形成，形成兼作滤色器层的层间绝缘层9。另外，在上述层间绝缘层的图案形成中，为了将漏电极8和像素电极10进行电连接，在形成于保护膜6上的漏电极8上的层间绝缘层9中设置开口部。
在基板上利用DC磁控管溅射法将ITO以100nm的膜厚成膜，利用光刻法进行图案形成，成为像素电极10，制成有源矩阵基板。像素电极10在层间绝缘层9的开口部与漏电极8进行电连接。
在制成的薄膜晶体管上粘贴E Ink公司制Vizplex(注册商标)Imaging Film作为图像显示要素11、对置电极12以及对置基板13，制成实施例4的图像显示装置。
能够确认实施例1～4中制成的图像显示装置均可无像素缺陷地运行。
符号说明
101…有源矩阵基板
102...薄膜晶体管
1...透明的基板
2...栅极电极(栅极布线)
3...电容器电极(电容器布线)
4...栅极绝缘膜
5...半导体活性层
6...保护膜
6a...上部保护膜
6b...下部保护膜
7...源电极(源极布线)
8...漏电极
9...层间绝缘层
10...像素电极
11...图像显示要素
12...对置电极
13...对置基板

Claims (13)

1.一种有源矩阵基板，其特征在于，是薄膜晶体管构成像素、排列多个该像素而形成的有源矩阵基板，
所述薄膜晶体管在基板上具有栅极电极、栅极电极上的栅极绝缘层、栅极绝缘层上的半导体活性层、与半导体活性层连接的源电极和漏电极、与漏电极连接的像素电极、和用于将源电极和像素电极绝缘的层间绝缘层，
以将半导体活性层分成两个露出区域的方式在半导体活性层上形成有保护膜，在该两个露出区域中的一方源电极与半导体活性层连接，在另一方漏电极与半导体活性层连接，保护膜头顶部的漏电极的高度是与层间绝缘层表面相同或其以上的高度，漏电极在保护膜上与像素电极连接，
所述保护膜以分别将半导体活性层分割为两个露出区域的方式形成，并且形成为划分像素的格子状，且具有遮光性。
2.一种有源矩阵基板，其特征在于，是薄膜晶体管构成像素、排列多个该像素而形成的有源矩阵基板，
所述薄膜晶体管在基板上具有栅极电极、栅极电极上的栅极绝缘层、栅极绝缘层上的半导体活性层、与半导体活性层连接的源电极和漏电极、与漏电极连接的像素电极、和用于将源电极和像素电极绝缘的层间绝缘层，
以将半导体活性层分成两个露出区域的方式在半导体活性层上形成有保护膜，在该两个露出区域中的一方源电极与半导体活性层连接，在另一方漏电极与半导体活性层连接，保护膜头顶部的漏电极的高度是与层间绝缘层表面相同或其以上的高度，漏电极在保护膜上与像素电极连接，
所述多个薄膜晶体管排列成直线状，
构成所述多个薄膜晶体管的独立的多个半导体活性层并列成直线状，
所述保护膜以分别将所述多个半导体活性层分割为两个露出区域的方式遍及多个半导体活性层地被形成为条纹状。
3.根据权利要求1或2所述的有源矩阵基板，其特征在于，所述保护膜的形状为正锥形。
4.根据权利要求1或2所述的有源矩阵基板，其特征在于，所述保护膜由有机绝缘材料构成。
5.根据权利要求1或2所述的有源矩阵基板，其特征在于，所述保护膜由多个层构成，至少在与半导体活性层相接的一层中含有无机绝缘材料。
6.根据权利要求1或2所述的有源矩阵基板，其特征在于，所述层间绝缘层着色为规定的颜色。
7.根据权利要求1或2所述的有源矩阵基板，其特征在于，所述半导体活性层由金属氧化物构成。
8.一种有源矩阵基板的制造方法，是薄膜晶体管构成像素、排列多个该像素而形成的有源矩阵基板的制造方法，所述薄膜晶体管在基板上具有栅极电极、栅极电极上的栅极绝缘层、栅极绝缘层上的半导体活性层、与半导体活性层连接的源电极和漏电极、与漏电极连接的像素电极、和用于将源电极和像素电极绝缘的层间绝缘层；
具有以下工序：
在基板上形成栅极电极的工序，
在栅极电极上形成栅极绝缘层的工序，
在栅极绝缘层上形成半导体活性层的工序，
在半导体活性层上以将半导体活性层分为两个露出区域的方式形成保护膜的工序，
在保护膜上、半导体活性层上和栅极绝缘层上的全部表面，形成由导电性材料构成的层的工序，
按照在两个露出区域中的一方源电极与半导体活性层连接、在另一方漏电极与半导体活性层连接、漏电极残留在保护膜上的方式将由导电性材料构成的层形成图案的工序，
以低于保护膜头顶部的漏电极的高度的方式在基板上的全部表面形成层间绝缘层的工序，
在层间绝缘层上形成像素电极并取得像素电极和漏电极的导通的工序。
9.根据权利要求8所述的有源矩阵基板的制造方法，其特征在于，在所述半导体活性层上以将半导体活性层分为两个露出区域的方式形成保护膜的工序，是在构成多个薄膜晶体管的各半导体活性层上以将半导体活性层分成两个露出区域的方式将保护膜形成为条纹状的工序。
10.根据权利要求9所述的有源矩阵基板的制造方法，其特征在于，使用印刷法将所述保护膜形成为条纹状。
11.根据权利要求8所述的有源矩阵基板的制造方法，其特征在于，在所述半导体活性层上以将半导体活性层分为两个露出区域的方式形成保护膜的工序，是在半导体活性层上形成分别将该半导体活性层分割成两个露出区域并且划分像素的格子状的遮光性保护膜的工序。
12.根据权利要求8～11中任一项所述的有源矩阵基板的制造方法，其特征在于，
形成所述保护膜的工序，具有：
在基板的全部表面形成第一保护膜的工序，
以将半导体活性层分为两个露出区域的方式形成第二保护膜的工序，
利用蚀刻除去从第二保护膜露出的第一保护膜的工序。
13.根据权利要求8～11中任一项所述的有源矩阵基板的制造方法，其特征在于，在形成保护膜的工序之后，具有对半导体活性层的从保护膜露出的区域进行等离子体照射的工序。
CN201080042815.6A 2009-09-28 2010-09-21 有源矩阵基板及其制造方法和图像显示装置 Expired - Fee Related CN102576507B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2009222683 2009-09-28
JP2009-222684 2009-09-28
JP2009-222683 2009-09-28
JP2009-222682 2009-09-28
JP2009222684 2009-09-28
JP2009222682 2009-09-28
PCT/JP2010/066299 WO2011037102A1 (ja) 2009-09-28 2010-09-21 アクティブマトリクス基板及びその製造方法並びに画像表示装置

Publications (2)

Publication Number Publication Date
CN102576507A CN102576507A (zh) 2012-07-11
CN102576507B true CN102576507B (zh) 2015-08-05

Family

ID=43795849

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080042815.6A Expired - Fee Related CN102576507B (zh) 2009-09-28 2010-09-21 有源矩阵基板及其制造方法和图像显示装置

Country Status (4)

Country Link
US (1) US8848124B2 (zh)
JP (1) JP4935963B2 (zh)
CN (1) CN102576507B (zh)
WO (1) WO2011037102A1 (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5832780B2 (ja) * 2011-05-24 2015-12-16 株式会社半導体エネルギー研究所 半導体装置の製造方法
JP5849489B2 (ja) * 2011-07-21 2016-01-27 セイコーエプソン株式会社 電気光学装置、投射型表示装置、電子機器、および電気光学装置の製造方法
TWI605590B (zh) 2011-09-29 2017-11-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI600958B (zh) * 2012-03-09 2017-10-01 元太科技工業股份有限公司 電泳顯示面板及其製作方法
JP2013201201A (ja) * 2012-03-23 2013-10-03 Toppan Printing Co Ltd 薄膜トランジスタアレイ、薄膜トランジスタアレイ製造方法、画像表示装置
JP2013206994A (ja) * 2012-03-27 2013-10-07 Toppan Printing Co Ltd 薄膜トランジスタおよび画像表示装置
US9087904B2 (en) 2012-06-08 2015-07-21 Joled Inc. Thin-film transistor having tapered organic etch-stopper layer
KR20140039570A (ko) * 2012-09-24 2014-04-02 한국전자통신연구원 컬러 전자종이 디스플레이 및 그 제조 방법
US9000452B2 (en) * 2012-09-28 2015-04-07 Industrial Technology Research Institute Display with filter structure
JP6070073B2 (ja) * 2012-10-31 2017-02-01 凸版印刷株式会社 薄膜トランジスタアレイ
JP6244812B2 (ja) * 2013-10-22 2017-12-13 凸版印刷株式会社 薄膜トランジスタおよびその製造方法ならびに画像表示装置
EP2911204A1 (en) * 2014-02-19 2015-08-26 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO Bottom gate thin film transistor device and circuit
JP6390122B2 (ja) * 2014-03-10 2018-09-19 凸版印刷株式会社 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画像表示装置
CN104576760A (zh) 2015-02-02 2015-04-29 合肥鑫晟光电科技有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN104716196B (zh) 2015-03-18 2017-08-08 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板及显示装置
CN104851891B (zh) * 2015-04-24 2017-12-29 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
KR102408938B1 (ko) * 2015-07-17 2022-06-14 삼성디스플레이 주식회사 유기 발광 표시 장치
US20170221930A1 (en) * 2016-01-28 2017-08-03 Shenzhen China Star Optoelectronics Technology Co. , Ltd. Thin film transistor array substrate and method for manufacturing the same
JP6716323B2 (ja) * 2016-04-01 2020-07-01 株式会社ジャパンディスプレイ 表示装置
TWI753870B (zh) * 2016-09-23 2022-02-01 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
CN108198824B (zh) * 2018-01-17 2020-06-16 京东方科技集团股份有限公司 一种阵列基板的制备方法
WO2020026786A1 (ja) * 2018-07-31 2020-02-06 東レ株式会社 半導体装置、無線通信装置、センサー制御装置、および半導体装置の製造方法
CN109728058B (zh) * 2019-01-03 2021-04-27 京东方科技集团股份有限公司 一种显示基板及其制备方法和显示面板
CN111312780B (zh) * 2020-02-27 2022-12-23 深圳市华星光电半导体显示技术有限公司 一种具有高开口率的显示面板及其制作方法和显示装置
JP7367844B2 (ja) * 2020-03-09 2023-10-24 株式会社村田製作所 半導体デバイス及び半導体デバイスの製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6104462A (en) * 1997-09-30 2000-08-15 Kabushiki Kaisha Toshiba LCD and fabrication method thereof having a pedestal and overlying organic film at a periphery of the display
CN1522470A (zh) * 2001-07-02 2004-08-18 ������������ʽ���� Tft基板、使用它的液晶显示装置及其制造方法
US6855954B1 (en) * 1999-10-18 2005-02-15 Fujitsu Display Technologies Corporation Thin film transistor, fabrication method thereof and liquid crystal display having the thin film transistor
US20070034879A1 (en) * 2005-08-12 2007-02-15 Hyeong-Jun Park Liquid crystal display
CN1967360A (zh) * 2005-11-18 2007-05-23 Lg.菲利浦Lcd株式会社 液晶显示器件及其制造方法
CN101089710A (zh) * 2006-06-12 2007-12-19 三菱电机株式会社 半透过型液晶显示装置
WO2008069255A1 (en) * 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
US20090167974A1 (en) * 2007-12-26 2009-07-02 Samsung Electronics Co., Ltd. Display substrate, display device including the display substrate and method of fabricating the display substrate
JP2009192667A (ja) * 2008-02-13 2009-08-27 Epson Imaging Devices Corp 表示装置及び表示装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3383047B2 (ja) 1992-12-25 2003-03-04 ソニー株式会社 アクティブマトリクス基板
JPH08201853A (ja) * 1994-11-24 1996-08-09 Toshiba Electron Eng Corp 電極基板および平面表示装置
JP3512955B2 (ja) * 1996-09-09 2004-03-31 株式会社東芝 液晶表示装置
JP4156722B2 (ja) * 1997-09-30 2008-09-24 東芝電子エンジニアリング株式会社 液晶表示装置および液晶表示装置の製造方法
JP2001242803A (ja) * 2000-02-29 2001-09-07 Sony Corp 表示装置及びその製造方法
JP2002184998A (ja) * 2000-12-14 2002-06-28 Toshiba Corp 表示装置用アレイ基板、この製造方法、及びこれを備える平面表示装置
JP2005166800A (ja) * 2003-12-01 2005-06-23 Seiko Epson Corp プラズマ処理装置及びその処理方法
JP4670263B2 (ja) * 2004-06-01 2011-04-13 カシオ計算機株式会社 表示装置
KR101346246B1 (ko) * 2006-08-24 2013-12-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 제작방법
JP5406449B2 (ja) * 2007-05-30 2014-02-05 キヤノン株式会社 酸化物半導体を用いた薄膜トランジスタの製造方法および表示装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6104462A (en) * 1997-09-30 2000-08-15 Kabushiki Kaisha Toshiba LCD and fabrication method thereof having a pedestal and overlying organic film at a periphery of the display
US6855954B1 (en) * 1999-10-18 2005-02-15 Fujitsu Display Technologies Corporation Thin film transistor, fabrication method thereof and liquid crystal display having the thin film transistor
CN1522470A (zh) * 2001-07-02 2004-08-18 ������������ʽ���� Tft基板、使用它的液晶显示装置及其制造方法
US20070034879A1 (en) * 2005-08-12 2007-02-15 Hyeong-Jun Park Liquid crystal display
CN1967360A (zh) * 2005-11-18 2007-05-23 Lg.菲利浦Lcd株式会社 液晶显示器件及其制造方法
CN101089710A (zh) * 2006-06-12 2007-12-19 三菱电机株式会社 半透过型液晶显示装置
WO2008069255A1 (en) * 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
US20090167974A1 (en) * 2007-12-26 2009-07-02 Samsung Electronics Co., Ltd. Display substrate, display device including the display substrate and method of fabricating the display substrate
JP2009192667A (ja) * 2008-02-13 2009-08-27 Epson Imaging Devices Corp 表示装置及び表示装置の製造方法

Also Published As

Publication number Publication date
JPWO2011037102A1 (ja) 2013-02-21
JP4935963B2 (ja) 2012-05-23
CN102576507A (zh) 2012-07-11
US8848124B2 (en) 2014-09-30
WO2011037102A1 (ja) 2011-03-31
US20120262642A1 (en) 2012-10-18

Similar Documents

Publication Publication Date Title
CN102576507B (zh) 有源矩阵基板及其制造方法和图像显示装置
JP5540517B2 (ja) 画像表示装置
US8487308B2 (en) Thin film transistor and image display unit
TWI542014B (zh) 薄膜電晶體及其製造方法、具備薄膜電晶體之影像顯示裝置
US20080308795A1 (en) Thin film transistor array panel and manufacturing method thereof
WO2018149142A1 (zh) 薄膜晶体管及其制备方法、阵列基板、显示面板
WO2011122205A1 (ja) 薄膜トランジスタの製造方法並びに薄膜トランジスタ及び画像表示装置
CN110070798A (zh) 显示设备
JP2007298627A (ja) 表示装置およびその製造方法
CN107340653A (zh) 阵列基板和具有该阵列基板的液晶显示装置
KR20110056962A (ko) 박막 트랜지스터 기판의 제조방법
US9583514B2 (en) Thin film transistor array substrate
CN110690171A (zh) 阵列基板的制作方法、阵列基板及显示面板
CN113421886A (zh) 显示面板及其制备方法
JP5169896B2 (ja) 薄膜トランジスタ及び画像表示装置
KR101330376B1 (ko) 산화물 박막 트랜지스터 제조방법 및 이를 이용한 유기발광표시장치 제조방법
KR20160144081A (ko) 액정 표시 장치 및 그의 제조 방법
JP5782695B2 (ja) 薄膜トランジスタ、薄膜トランジスタを備える画像表示装置、薄膜トランジスタの製造方法、画像表示装置の製造方法
KR20130025269A (ko) 산화물 박막 트랜지스터 및 그 제조방법
JP2014154702A (ja) 薄膜トランジスタ及び画像表示装置
JPWO2006109585A1 (ja) 導電層を備えた基板、表示装置および導電層を備えた基板の製造方法
JP2014154701A (ja) 薄膜トランジスタ及び画像表示装置
JP2014175342A (ja) 薄膜トランジスタおよび画像表示装置
KR20170005307A (ko) 액정 표시 장치 및 그의 제조 방법
JP5609052B2 (ja) 画像表示装置及びその製造方法並びにアクティブマトリクス基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150805