CN102569353A

CN102569353A - 半导体结构及其制备方法

Info

Publication number: CN102569353A
Application number: CN2011100004333A
Authority: CN
Inventors: 尹海洲; 骆志炯; 朱慧珑
Original assignee: Institute of Microelectronics of CAS
Current assignee: Institute of Microelectronics of CAS
Priority date: 2011-01-04
Filing date: 2011-01-04
Publication date: 2012-07-11

Abstract

本发明提供一种半导体结构及其制备方法，通过利用SiC取代传统的SOI中的埋氧层而制得的半导体衬底。一方面，由于SiC具有较大的带隙，因而位于表层硅薄膜下的SiC层可以作为优良的低漏电流层；另一方面，由于SiC具有较高的热传导率，故可以降低器件的自发热，从而使得衬底同时具有良好的导热性能。

Description

半导体结构及其制备方法

技术领域

本发明涉及半导体设计及其制造领域，特别涉及一种用于半导体衬底的半导体结构及其制备方法。

背景技术

SOI(Semiconductor-on-Insulator，绝缘体上半导体)是在半导体层之下设置埋氧层(Buried Oxide Layer，BOX)。相对于传统的硅衬底，SOI衬底由于其埋氧层的良好绝缘性而具备低漏电流的特性，因而被广泛应用于半导体行业。

但是现有的SOI衬底也存在以下问题：SOI衬底中的含埋氧层氧化硅的热传导性相对于硅更低，故导致SOI器件的散热困难，而SOI器件的自发热状态可导致器件性能降低。因此，有必要研制既具有较低的漏电流又具有良好的导热性能的半导体衬底。

发明内容

本发明的目的旨在至少解决上述技术问题之一，特别是提供一种具有较低的漏电流和良好的热传导性的半导体衬底及其制备方法。

为达到上述目的，一方面，本发明提供一种半导体结构，包括：半导体衬底；覆盖在所述半导体衬底表面的碳化硅(SiC)膜；以及覆盖在所述SiC膜表面的半导体膜。

另一方面，本发明提供一种上述半导体结构的制备方法，包括以下步骤：提供第一半导体衬底；在所述第一半导体衬底上形成碳化硅膜；在所述碳化硅膜上形成半导体膜。

本发明提供的半导体结构及其制备方法，通过利用SiC取代传统的SOI中的埋氧层而制得的半导体衬底。一方面，由于SiC具有较大的带隙，因而位于表层硅薄膜下的SiC层可以作为优良的低漏电流层；另一方面，由于SiC具有较高的热传导率，故可以降低器件的自发热，从而使得衬底同时具有良好的导热性能。

本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。

附图说明

本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，本发明的附图是示意性的，因此并没有按比例绘制。其中：

图1为本发明实施例的半导体结构示意图；

图2为H掺杂的SiC、GaAs和Si的各电学参数比较表格；

图3-6为图1所示半导体结构的制备方法的各步骤的示意图。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。

下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。

图1所示为根据本发明实施例的半导体结构，包括：半导体衬底100，覆盖在半导体衬底100表面的SiC膜200，以及覆盖在SiC膜200表面的半导体膜300。优选地，SiC膜200的厚度为10-1000nm，半导体膜300的厚度为10-100nm。其中，半导体衬底100以体硅为例，但实际应用中，半导体衬底可以包括其他适合的半导体衬底材料，具体可以是但不限于硅、锗、锗化硅、砷化镓或者任何III/V族化合物半导体等。

图2所示的表格为H掺杂的SiC、GaAs和Si的各电学参数比较(具体数据来源为http://www.cree.com/cn/products/sic_sub_prop.asp)。由该表格可知：一方面，H掺杂的SiC的能带带隙(＞3eV)远远大于Si的能带带隙(～1.12eV)，故位于表层硅薄膜下的SiC层可以作为优良的低漏电流层；另一方面，H掺杂的SiC的击穿电场(2.2x 10⁶V/cm)也远远大于Si的击穿电场(2.5x 10⁵V/cm)；再一方面，H掺杂的SiC的热导率(＞3W/cm·K)明显大于Si的热导率(～1.5W/cm·K)，而且Si的热导率远远大于SiO₂的热导率(～0.014W/cm·K)(数据来源为http://www.virginiasemi.com/pdf/generalpropertiesSi62002.pdf)，故含有SIC夹层的衬底可以降低器件的自发热，从而使得衬底具有良好的导热性能。综上所述，相对于现有的SOI衬底(如典型的Si-SiO₂-Si结构)，本发明用SiC取代埋氧层SiO₂形成Si-SiC-Si结构，从而提供一种同时具有较低的漏电流和良好的热传导性的半导体衬底。

图3-6为本发明实施例所述半导体结构的制备方法的各步骤的示意图。以下将结合示图具体描述该制备方法。

步骤101：提供第一半导体衬底100和SiC衬底201，如图3所示。其中，第一半导体衬底100以体硅为例，但实际应用中，第一半导体衬底可以包括其他适合的半导体衬底材料，具体可以是但不限于硅、锗、锗化硅、砷化镓或者任何III/V族化合物半导体等。

步骤102：在第一半导体衬底100上键和SiC衬底201，如图4所示。具体为：向SiC衬底201注入氢离子；在第一半导体衬底100上键和SiC衬底201。

步骤103：退火，以剥离(delaminate)SiC膜200。具体地，进行适当温度的退火，则可以在氢离子注入的位置形成微空腔层，从而能够将SiC膜从SiC衬底上剥离出来。这个技术称为智能剥离(Smartcut^TM)。

根据本发明的另一实施例，也可以直接在将常规的SiC衬底201键和到半导体衬底100上后，通过打薄SiC衬底201而形成图5所示的SiC膜200。优选地，SiC膜200的最终厚度为10-1000nm。其中，打薄的方法可以包括磨削(grinding)或刻蚀(etching)在内的任何适合的方法。其中刻蚀包括对SiC衬底201先氧化再使用氢氟酸刻蚀。

步骤104：在SiC膜200表面键和第二半导体衬底301，如图6所示。具体地，将氢离子注入到第二半导体衬底301上，再将注入氢离子的第二半导体衬底301键和到SiC膜200上。

步骤105：进行适当温度的退火，以使得半导体膜300能够从半导体衬底301上剥离出来。在退火时，注入氢离子的位置能够形成微空腔层，从而使得剥离半导体薄膜成为可能。

这样就形成了如图1所示的Si-SiC-Si三层结构的半导体结构。对于本发明的其他实施例来说，可能是由半导体薄膜/SiC/半导体衬底组成的各种结构。

其中，第二半导体衬底301的材料可以参考第一半导体衬底100的材料，并且优选的为与第一半导体衬底材料相同。本发明实施例第二半导体衬底301以体硅为例。

优选地，半导体薄膜300的最终厚度为10-1000nm。

可选地，也可以采用直接将第二半导体衬底301键和到SiC薄膜200上，在采用将第二半导体衬底301打薄为半导体薄膜300的方法来实现本发明。其中，打薄的方法可以包括磨削(grinding)或刻蚀(etching)在内的任何适合的方法。其中刻蚀包括对第二半导体衬底301先氧化再使用氢氟酸刻蚀。

至此，就得到了本发明实施例的Si-SiC-Si三层结构的半导体结构，其中，底层为半导体衬底(如硅片)，中间夹层为SiC薄膜，表层为半导体薄膜(如Si薄膜)。

本发明提供一种半导体结构及其制备方法，通过利用SiC取代传统的 SOI中的埋氧层而制得的半导体衬底。一方面，由于SiC具有较大的带隙，因而位于表层硅薄膜下的SiC层可以作为优良的低漏电流层；另一方面，由于SiC具有较高的热传导率，故可以降低器件的自发热，从而使得衬底同时具有良好的导热性能。

尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，应该知道本发明的应用范围不局限于说明书中描述的特定实施例的工艺、机构、制造、物质组成、手段、方法及步骤。从本发明的公开内容，作为本领域的普通技术人员将容易地理解，对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法或步骤，其中它们执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结果，依照本发明可以对它们进行应用。因此，本发明所附权利要求旨在将这些工艺、机构、制造、物质组成、手段、方法或步骤包含在其保护范围内。

Claims

1.一种半导体结构，其特征在于，包括：

半导体衬底；

覆盖在所述硅衬底表面的碳化硅膜；以及

覆盖在所述碳化硅膜表面的半导体膜。

2.如权利要求1所述的半导体结构，其特征在于，所述碳化硅膜的厚度为10-1000nm。

3.如权利要求1所述的半导体结构，其特征在于，所述半导体膜的厚度为10-100nm。

4.根据权利要求1-3任一项所述的半导体结构，其特征在于，所述半导体衬底和半导体膜的材料包括晶体Si。

5.一种半导体结构的制备方法，其特征在于，包括以下步骤：

提供第一半导体衬底；

在所述第一半导体衬底上形成碳化硅膜；

在所述碳化硅膜上形成半导体膜。

6.根据权利要求5所述的制备方法，其特征在于，所述在所述第一半导体衬底上形成碳化硅膜的步骤，包括：

采用智能剥离技术在所述半导体衬底上形成碳化硅膜；或者

提供碳化硅衬底，将所述碳化硅衬底键和到所述半导体衬底上，并打薄所述碳化硅衬底，使其在所述第一半导体衬底的表面形成碳化硅膜。

7.根据权利要求6所述的制备方法，其特征在于，所述采用智能剥离技术在所述半导体衬底上形成碳化硅膜的步骤包括：

提供碳化硅衬底；

向碳化硅衬底注入氢离子；

在所述第一半导体衬底上键和所述碳化硅衬底；

进行退火，以使得所述碳化硅膜从所述氢离子所在位置剥离。

8.根据权利要求5所述的制备方法，其特征在于，所述在所述碳化硅膜表面形成半导体膜的步骤，包括：

采用智能剥离技术在所述碳化硅膜表面形成半导体膜；或者

提供第二半导体衬底，并将所述第二半导体衬底键和到所述碳化硅膜表面，并打薄所述第二半导体衬底，使其在所述碳化硅膜表面形成半导体膜。

9.根据权利要求8所述的制备方法，其特征在于，所述采用智能剥离技术在所述碳化硅膜表面形成半导体膜的步骤，包括：

提供第二半导体衬底；

向所述第二半导体衬底注入氢离子；

在所述碳化硅膜上键和所述碳化硅衬底；

进行退火，以使得所述半导体膜从所述氢离子所在位置剥离。

10.如权利要求6或8所述的制备方法，其特征在于，所述打薄所述碳化硅衬底和打薄所述第二半导体衬底的步骤包括：磨削或刻蚀。

11.如权利要求10所述的制备方法，其特征在于，所述刻蚀包括：先氧化再使用氢氟酸刻蚀。

12.权利要求5所述的制备方法，其特征在于，所述碳化硅膜的厚度为10-1000nm。

13.如权利要求5所述的制备方法，其特征在于，所述半导体膜的厚度为10-100nm。