CN102567778B - 一种支持单双副载波和高低速率的rfid标签芯片编码电路 - Google Patents

Abstract

本发明公开了一种支持单双副载波和高低速率的RFID标签芯片编码电路，包括计数器单元、编码模式选择电路、编码状态机、编码输出控制电路和字节编码控制电路，计数器单元接收系统编码时钟信号并输出计数信号给编码模式选择电路，编码模式选择电路分别连接有双速选择信号、单双副载波选择信号及速率选择信号，编码模式选择电路输出用于区别多种编码模式的计数信号给编码状态机，所述编码状态机还接收来自字节编码控制电路的比特信息并输出控制信号给编码输出控制电路，所述编码输出控制电路与RFID标签芯片的模拟前端连接。本发明采用一个编码电路支持多种编码模式，节省了芯片面积、降低了系统功耗，电路结构简单、稳定性高并且便于维护。

Description

一种支持单双副载波和高低速率的RFID标签芯片编码电路

技术领域

本发明涉及射频识别技术，尤其是一种RFID标签芯片编码电路。

背景技术

射频识别技术即RFID，是一种非接触的，能自动识别目标物体的通信技术。为了实现阅读器和标签芯片之间的可靠数据传输，不同的RFID技术其编码方法也有所不同，如符合ISO/IEC 15693协议的芯片采用脉冲位置编码和曼彻斯特编码、符合ISO/IEC 14443协议的芯片则采用曼彻斯特编码和改进型密勒编码。本发明将针对符合ISO/IEC 15693协议的编码电路。

从标签芯片（VICC）到阅读器（VCD）有六种编码模式：单副载波高速、单副载波低速、双副载波高速、双副载波低速、单副载波双高速和单副载波双低速模式。每次通信可以选择任何一种编码方式，如果VICC编码电路对每种模式采用一个编码电路，那么必须要6个编码电路，这样就会大大增加VICC的面积和功耗。

由于单副载波和双副载波采用不同的频率进行编码，前者编码数据频率采用fc/32；后者编码数据频率采用fc/32和fc/28两个频率，这就为编码带来难度，一般的做法都需要分别对单副载波和双副载波进行编码，因此至少需要两个独立的编码电路。

发明内容

本发明要解决的技术问题是：本发明提供一种支持单双副载波和高低速率的RFID标签芯片编码电路，该编码电路能对多种不同模式进行编码。

为了解决上述技术问题，本发明所采用的技术方案是：

本发明采用低功耗小面积的设计理念，只需要一个编码电路，就能对六种不同的编码模式进行选择编码。本发明支持单双副载波和高低速率的RFID标签芯片编码电路，包括计数器单元、编码模式选择电路、编码状态机、编码输出控制电路和字节编码控制电路，所述计数器单元接收系统编码时钟信号并输出计数信号给编码模式选择电路，所述编码模式选择电路分别连接有双速选择信号、单双副载波选择信号及速率选择信号，所述编码模式选择电路输出用于区别多种编码模式的计数信号给编码状态机，所述编码状态机还接收来自字节编码控制电路的比特信息并输出控制信号给编码输出控制电路，所述编码输出控制电路与RFID标签芯片的模拟前端连接。

进一步作为优选的实施方式，所述计数器单元包括第一计数器和第二计数器，系统时钟信号和编码使能信号相与后分别与第一计数器和第二计数器的输入端连接，所述第一、第二计数器的复位端还连接有来自编码状态机的计数器复位信号，所述第一、第二计数器输出的计数信号分别传输给所述编码模式选择电路的输入端。

进一步作为优选的实施方式，所述编码输出控制电路输入端分别连接有系统时钟第一分频信号、系统时钟第二分频信号、编码使能信号及单双副载波选择信号，控制端接收来自编码状态机输出的控制信号。

进一步作为优选的实施方式，所述编码输出控制电路包括一三输入与非门，系统时钟第一分频信号、编码使能信号和单双副载波选择信号经所述三输入与非门连接有一多路选择器，所述多路选择器的另一输入端连接有一二输入与非门，所述二输入与非门的一路信号来自系统时钟第二分频信号、另一路为单双副载波选择信号取反后与编码使能信号相或后得到的信号，所述多路选择器的选择控制端的输入信号为来自编码状态机输出的控制信号。

进一步作为优选的实施方式，所述字节编码控制电路采用位编码，接收来自编码状态机的副载波计数信号并输出帧尾输出控制信号给编码状态机。

进一步作为优选的实施方式，所述编码状态机根据来自编码模式选择电路的所述区别多种编码模式的计数信号和所述帧尾输出控制信号切换状态。

进一步作为优选的实施方式，所述编码状态机的状态包括帧头状态、数据状态和帧尾状态，所述帧头状态的切换与帧尾状态的切换首尾对应。

进一步作为优选的实施方式，所述编码模式选择电路支持多种编码模式编码，包括单副载波高速、单副载波低速、单副载波双高速、单副载波双低速、双副载波高速、双副载波低速。

本发明的有益效果是：本发明RFID标签芯片编码电路采用编码模式选择电路实现了对多种编码模式的选择编码，节省了芯片面积、降低了系统功耗，并且通过一个编码状态机实现了编码电路中帧头、数据和帧尾多状态的切换，电路结构简单、稳定性高并且便于维护。

附图说明

下面结合附图对本发明的具体实施方式作进一步说明：

图1是本发明RFID标签芯片编码电路实施例的原理方框图；

图2是本发明编码电路中编码输出控制电路实施例的具体电路原理图；

图3是本发明编码电路中编码状态机实施例的状态转换图。

具体实施方式

本发明提供了一种支持单双副载波和高低速率的RFID标签芯片编码电路，该编码电路能够对六种编码方式进行帧格式的编码，并将编码结果输出给芯片模拟前端。

参照图1，本发明编码电路包括计数器单元1、编码模式选择电路2、编码状态机3、编码输出控制电路5和字节编码控制电路4，计数器单元1接收系统编码时钟信号clk_encoder并输出计数信号cnt28、cnt32给编码模式选择电路2，所述编码模式选择电路2分别连接有双速选择信号fast_inv_read、单双副载波选择信号sub_carrier_flag及速率选择信号data_rate_flag，所述编码模式选择电路2输出用于区别多种编码模式的计数信号给编码状态机3，所述编码状态机3还接收来自字节编码控制电路4的比特信息cnt_bit并输出控制信号dou_r给编码输出控制电路5，所述编码输出控制电路5与RFID标签芯片的模拟前端连接并输出编码信号dout。

进一步，所述计数器单元1包括第一计数器11和第二计数器12，系统编码时钟信号clk_encoder为系统时钟信号clk与编码使能信号tx_en经与门I10相与后的输出。在编码使能信号tx_en为低电平时，与门I10输出为低电平，这时系统编码时钟信号clk_encoder无效，这种门控时钟可在没有编码请求时使编码电路不工作，可降低芯片的功耗。系统编码时钟信号clk_encoder作为第一计数器11和第二计数器12的工作时钟，连接到第一计数器11和第二计数器12的时钟输入端。编码使能信号tx_en连接到第一计数器11和第二计数器12的使能输入端，在编码使能时，使其工作，在没有编码请求时，关闭计数器。第一计数器11和第二计数器12的复位信号为cnt_clr，当编码状态机3发生状态跳变时，编码状态机3使能cnt_clr信号，使第一计数器11和第二计数器12复位，从而在下一个状态可利用这两个计数器重新计数。

在介绍编码模式选择电路2之前，先介绍本发明提到的六种编码模式：

对单副载波高速模式来说，其帧头（SOF）包含三个部分：非调制时间56.64μs、频率为fc/32(423.75kHz)的24个脉冲、逻辑1以非调制时间18.88μs开始，接着是频率为fc/32(423.75kHz)的8个脉冲。

对单副载波低速模式来说，其帧头(SOF)的三个部分分别是单副载波高速模式时间的4倍，第一部分非调制时间是226.56μs，第二部分是96脉冲，第三部分逻辑1开始是75.52μs的非调制时间，接着是32个脉冲。

单副载波双速模式SOF的时间是各自高低速模式时间的二分之一。

双副载波高速模式的帧头(SOF)也包括三个部分：频率为fc/28的27个脉冲、频率为fc/32的24个脉冲、逻辑1以频率为fc/28的9个脉冲开始，接着是频率为fc/32的8个脉冲。双副载波低速模式SOF的三个部分的时间是双副载波高速模式的4倍，分别是：频率为fc/28的108个脉冲、频率为fc/32的96个脉冲、逻辑1以频率为fc/28的36个脉冲开始，接着是频率为fc/32的32个脉冲。

上述六种模式的帧尾(EOF)是和各自的帧头（SOF）是首尾对应的，即它们SOF的第一部分是EOF的第三部分、SOF的第三部分是EOF的第一部分。

VICC到VCD的数据编码采用位编码。对单副载波模式来说，逻辑0以频率为fc/32(约423.75kHz)的8个（高速模式）或32个（低速模式）脉冲开始，接着是非调制时间256/fc（高速模式）或1024/fc（低速模式）。单副载波双速模式的逻辑0开始是4个（双高速模式）或16个（双低速模式）频率为fc/32的脉冲，接着是非调制时间128/fc(双高速模式)或512/fc（双低速模式）。对双副载波，逻辑0以频率为fc/32的8个（高速模式）或32个（低速模式）脉冲开始，接着是频率为fc/28的9个（高速模式）或36个（低速模式）脉冲。逻辑1和各自模式的逻辑0相对应，即逻辑0的第一部分是逻辑1的第二部分，而其第二部分是逻辑1的第一部分。

所述编码模式选择电路2的输出SOF_12_NUM、SOF_34_NUM、DATA_01、CNT_NUM、CNT_DATA、cnt接编码状态机的输入端，这些输出信号都是用于区别各种编码模式的信息计数信号。其中，SOF_12_NUM是用于区别单双副载波帧头第一，第二部分高低速模式的副载波计数值，SOF_34_NUM是用于选择单双副载波帧头第三部分高低速模式的副载波计数值。DATA_01是用于选择单双副载波数据编码速率的计数值。CNT_NUM、CNT_DATA用于对齐波形的计数值。cnt用于选择各种编码模式的副载波类型的计数值，可以为cnt32或cnt28。当双速选择信号fast_inv_read为高电平且单双副载波信号sub_carrier_flag为低电平时，若速率选择信号data_rate_flag为“1”时，即选择单副载波双高速模式，则SOF_12_NUM值为12，SOF_34_NUM值为4；若速率选择信号data_rate_flag为“0”时，即选择单副载双波低速模式，则SOF_12_NUM值为48，SOF_34_NUM值为16。当双速选择信号fast_inv_read和单双副载波信号sub_carrier_flag皆为低电平时，若速率选择信号data_rate_flag为高电平时，即选择单副载波高速模式，SOF_12_NUM值为24，SOF_34_NUM值为8；若速率选择信号data_rate_flag为低电平时，即选择单副载波低速模式，SOF_12_NUM值为96，SOF_34_NUM值为32。当双速选择信号fast_inv_read为低电平且单双副载波选择信号sub_carrier_flag为高电平时，若速率选择信号data_rate_flag为高电平时，即选择双副载波高速模式，SOF_12_NUM值为27，SOF_34_NUM值为9；若速率选择信号data_rate_flag为低电平时，即选择双副载波低速模式，SOF_12_NUM值为108，SOF_34_NUM值为36。

所述编码状态机3输入端连接编码模式选择电路2的输出端。编码状态机3的输出为控制信号dout_r、计数器复位信号cnt_clr、帧编码结束信号tx_over、字节编码结束信号tx_empty、副载波计数信号fs_num。在编码状态机3的每个状态，当cnt计数到7时，副载波计数信号fs_num加1。参照图3，当编码状态机3处于SOF_1状态时，判断副载波计数信号fs_num的值是否为SOF_12_NUM，如果副载波计数信号fs_num值为SOF_12_NUM，帧尾输出控制信号eof_start(该信号为帧尾输出控制信号，即数据编码完成后，该信号置为高电平，帧尾EOF开始输出)为低电平并且cnt的值为CNT_NUM时，状态机跳转到SOF_2状态，否则就一直处于SOF_1状态，直到条件满足。当编码状态信号encoder_state值为SOF_2，即编码状态机3处于SOF_2状态时，判断副载波计数信号fs_num是否为SOF_12_NUM，cnt是否为CNT_NUM，若条件满足，且eof_start为低电平，状态跳转到SOF_3，否则一直等待直到条件满足。当处于SOF_3状态时，判断副载波计数信号fs_num是否为SFO_34_NUM，cnt是否为CNT_NUM，若条件满足且eof_start为低电平状态跳转到SOF_4。在SOF_4状态，开始装载编码数据tx_data。当编码状态机3处于数据编码状态时，数据比特信息输出给dout_r，作为编码输出控制电路5的控制信号。当编码状态机3处于数据编码状态DATA_1时，判断副载波计数信号fs_num是否为DATA_01，cnt是否为CNT_DATA，若满足，则跳转到数据编码状态DATA_2。在数据编码状态DATA_2，判断字节编码控制电路4输出的数据比特信息cnt_bit是否为7，若为7表示一个字节的数据编码完成，发出字节编码结束信号tx_empty，通知发送下一字节编码数据，在下一个时钟周期，字节编码控制电路4判断数据装载信号tx_load是否为高电平，若为高电平则接收编码数据，若为低，向编码状态机3发送帧尾输出控制信号eof_start，表示一帧数据编码完成，编码状态机转向SOF_4，开始发送帧尾EOF信息。帧尾EOF与帧头SOF的数据正好相反，如前所述，SOF的第一部分是EOF的第三部分、SOF的第三部分是EOF的第一部分，因此编码状态机3帧头SOF和帧尾EOF状态切换正好首尾对应，因而节省了系统的功耗和芯片面积。当状态编码机3按逆序执行完帧尾EOF的状态转换后，则转入OVER状态，表示帧编码结束，发出帧编码结束信号tx_over，进一步转入IDLE状态等待下一帧数据编码。

参照图2，所述编码输出控制电路5输入端分别连接有系统时钟第一分频信号clk28、系统时钟第二分频信号clk32、编码使能信号tx_en及单双副载波选择信号sub_carrier_flag，控制端接收来自编码状态机3输出的控制信号dou_r。所述编码输出控制电5包括一三输入与非门I1，系统时钟第一分频信号clk28、编码使能信号tx_en和单双副载波选择信号sub_carrier_flag经所述三输入与非门I1连接有一多路选择器，所述多路选择器的另一输入端连接有一二输入与非门I4，所述二输入与非门I4的一路信号来自系统时钟第二分频信号clk32、另一路为单双副载波选择信号sub_carrier_flag取反后与编码使能信号tx_en相或后得到的信号，所述多路选择器的选择控制端的输入信号为来自编码状态机3输出的控制信号dou_r。多路选择器的输出信号经过反相器I5后输出为已编码数据dout。当单双副载波选择信号sub_carrier_flag为低电平时，控制信号dout_r为低电平时，编码输出dout没有调制信息；控制信号dout_r为高电平时，编码输出dout输出系统时钟第二分频信号clk32。当单双副载波选择信号sub_carrier_flag为高电平时，控制信号dout_r为高电平时，编码输出dout输出系统时钟第二分频信号clk32；当控制信号dout_r为低电平时，编码输出dout为系统时钟第一分频信号clk28。

本发明所述字节编码控制电路4采用位编码，接收来自编码状态机3的副载波计数信号fs_num并输出帧尾输出控制信号eof_start给编码状态机3。所述编码状态机3根据来自编码模式输出电路2的所述区别多种编码模式的计数信号和所述帧尾输出控制信号eof_start切换状态。

本发明编码电路支持支持多种编码模式编码，包括单副载波高速、单副载波低速、单副载波双高速、单副载波双低速、双副载波高速、双副载波低速。第一计数器cnt28在单副载波模式下停止工作，第一计数器cnt28和第二计数器cnt32在双副载波模式下分时工作，节省了系统的编码功耗，并且本发明帧头SOF和帧尾EOF在同一编码状态机的不同状态工作顺序下实现，首尾对应，节省了芯片的面积。

以上是对本发明的较佳实施进行了具体说明，但本发明创造并不限于所述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可以作出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。

Claims (7)

1.一种支持单双副载波和高低速率的RFID标签芯片编码电路，包括计数器单元（1）、编码模式选择电路（2）、编码状态机（3）、编码输出控制电路（5）和字节编码控制电路（4），所述计数器单元（1）接收系统编码时钟信号（clk_encoder）并输出计数信号(cnt28、cnt32)给编码模式选择电路（2），其特征在于：所述编码模式选择电路（2）分别连接有双速选择信号（fast_inv_read）、单双副载波选择信号（sub_carrier_flag）及速率选择信号（data_rate_flag），所述编码模式选择电路（2）输出用于区别多种编码模式的计数信号给编码状态机（3），所述编码状态机（3）还接收来自字节编码控制电路（4）的比特信息（cnt_bit）并输出控制信号(dou_r)给编码输出控制电路(5)，所述编码输出控制电路(5)与RFID标签芯片的模拟前端连接，所述编码模式选择电路(2)支持多种编码模式编码，包括单副载波高速、单副载波低速、单副载波双高速、单副载波双低速、双副载波高速、双副载波低速。

2.根据权利要求1所述的一种支持单双副载波和高低速率的RFID标签芯片编码电路，其特征在于：所述计数器单元(1)包括第一计数器(11)和第二计数器(12)，系统时钟信号(clk)和编码使能信号(tx_en)相与后分别与第一计数器(11)和第二计数器(12)的输入端连接，所述第一、第二计数器(11、12)的复位端还连接有来自编码状态机(3)的计数器复位信号(cnt_clr)，所述第一、第二计数器输出的计数信号(cnt28、cnt32)分别传输给所述编码模式选择电路(2)的输入端。

3.根据权利要求1所述的一种支持单双副载波和高低速率的RFID标签芯片编码电路，其特征在于：所述编码输出控制电路(5)输入端分别连接有系统时钟第一分频信号(clk28)、系统时钟第二分频信号(clk32)、编码使能信号(tx_en)及单双副载波选择信号(sub_carrier_flag)，控制端接收来自编码状态机(3)输出的控制信号(dou_r)。

4.根据权利要求3所述的一种支持单双副载波和高低速率的RFID标签芯片编码电路，其特征在于：所述编码输出控制电路(5)包括一三输入与非门(I1)，系统时钟第一分频信号(clk28)、编码使能信号(tx_en)和单双副载波选择信号(sub_carrier_flag)经所述三输入与非门(I1)连接有一多路选择器，所述多路选择器的另一输入端连接有一二输入与非门(I4)，所述二输入与非门(I4)的一路信号来自系统时钟第二分频信号(clk32)、另一路为单双副载波选择信号(sub_carrier_flag)取反后与编码使能信号(tx_en)相或后得到的信号，所述多路选择器的选择控制端的输入信号为来自编码状态机(3)输出的控制信号(dou_r)。

5.根据权利要求1所述的一种支持单双副载波和高低速率的RFID标签芯片编码电路，其特征在于：所述字节编码控制电路(4)采用位编码，接收来自编码状态机(3)的副载波计数信号(fs_num)并输出帧尾输出控制信号(eof_start)给编码状态机(3)。

6.根据权利要求5所述的一种支持单双副载波和高低速率的RFID标签芯片编码电路，其特征在于：所述编码状态机(3)根据来自编码模式选择电路(2)的所述区别多种编码模式的计数信号和所述帧尾输出控制信号(eof_start)切换状态。

7.根据权利要求6所述的一种支持单双副载波和高低速率的RFID标签芯片编码电路，其特征在于：所述编码状态机(3)的状态包括帧头状态、数据状态和帧尾状态，所述帧头状态的切换与帧尾状态的切换首尾对应。