[go: up one dir, main page]

CN102566258B - 双压印方法 - Google Patents

双压印方法 Download PDF

Info

Publication number
CN102566258B
CN102566258B CN 201010612440 CN201010612440A CN102566258B CN 102566258 B CN102566258 B CN 102566258B CN 201010612440 CN201010612440 CN 201010612440 CN 201010612440 A CN201010612440 A CN 201010612440A CN 102566258 B CN102566258 B CN 102566258B
Authority
CN
China
Prior art keywords
pattern
etched
etching
imprinted pattern
imprinted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 201010612440
Other languages
English (en)
Other versions
CN102566258A (zh
Inventor
张海洋
王新鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN 201010612440 priority Critical patent/CN102566258B/zh
Publication of CN102566258A publication Critical patent/CN102566258A/zh
Application granted granted Critical
Publication of CN102566258B publication Critical patent/CN102566258B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本发明公开了一种双压印方法,该方法包括:在待刻蚀薄膜上形成金属硬掩膜层;采用第一模具对金属硬掩膜层进行压印,压印后的金属硬掩膜层为第一压印图案;在第一压印图案和暴露出来的待刻蚀薄膜之上旋涂深紫外氧化物,并进行硬性烘烤处理;采用第二模具对深紫外氧化物进行压印,压印后的深紫外氧化物为第二压印图案;以第二压印图案作为掩膜,对位于其下的第一压印图案刻蚀,然后将第二压印图案去除,刻蚀后的第一压印图案为第三图案;以第三图案作为掩膜,对待刻蚀薄膜刻蚀。采用本发明公开的方法能够降低在晶片上形成图案的成本。

Description

双压印方法
技术领域
本发明涉及半导体技术,特别涉及一种双压印(double imprint)方法。
背景技术
随着半导体制造工艺的发展,半导体芯片的尺寸越来越小,因此半导体工艺的精度也变得更加重要。在半导体制造工艺中,其中一个重要的工艺就是光刻,光刻是将掩膜版上的图案转移为晶片上的图案的工艺过程,因此光刻的质量会直接影响到最终形成的芯片的性能。
随着半导体芯片尺寸的缩小,传统的单次光刻工艺已经不能满足工艺需求,在这种情况下,双光刻工艺应运而生。下面对现有技术中的双光刻方法进行介绍,图1~图1O为现有技术中双光刻方法的过程剖面示意图,现有技术中的双光刻方法包括以下步骤:
步骤1001,参见图1,在待刻蚀薄膜101上沉积一层硬掩膜102。
待刻蚀薄膜1Ol的材料视具体情况而定,例如,若欲形成金属线,则待刻蚀薄膜1O1为金属层;若欲形成接触孔,则待刻蚀薄膜101为介质层;若欲形成栅极,则待刻蚀薄膜101为多晶硅栅层。
步骤1002,参见图2,在硬掩膜102之上依次沉积第一底部抗反射涂层(BARC)103和第一光刻胶(PR)104。
需要说明的是,BARC也可用顶部抗反射涂层(TARC)来替代,在实际应用中,也可省略涂覆BARC或TARC的步骤,视具体情况而定。
步骤1003,参见图3,在第一PR104上施加第一掩膜版(图未示出),并进行曝光和显影,从而形成第一光刻图案105。
步骤1004,参见图4,以第一光刻图案105作为掩膜,对第一BARC103和硬掩膜102进行刻蚀。
刻蚀停止于待刻蚀薄膜101的表面。
步骤1005,参见图5,将待刻蚀薄膜101表面的第一光刻图案105和第一BARC103依次剥离。
步骤1006,参见图6,在刻蚀后的硬掩膜102的表面依次沉积第二BARC106和第二PR107。
该步骤与步骤1002相同,此处不再赘述。
步骤1007,参见图7,在第二PR107上施加第二掩膜版(图未示出),并进行曝光和显影,从而形成第二光刻图案108。
此步骤与步骤1003相同。
步骤1008,参见图8,以第二光刻图案108作为掩膜,对第二BARC106进行刻蚀。
步骤1009,参见图9,以硬掩膜102和第二光刻图案108作为掩膜,对待刻蚀薄膜101进行刻蚀。
步骤1010,参见图10,依次剥离刻蚀后薄膜109表面的硬掩膜102、第二BARC106和第二光刻图案108。
至此,本流程结束。
可见,在现有技术中,为了满足半导体芯片的小尺寸需求,将掩膜版上的图案转移为晶片上的图案是通过双光刻来实现的,然而用于实施光刻的光刻机是一种比较昂贵的机台,因此,现有技术中在晶片上形成图案的成本比较高。
发明内容
有鉴于此,本发明提供一种双压印方法,以降低在晶片上形成图案的成本。
为达到上述目的,本发明的技术方案是这样实现的:
一种双压印方法,该方法包括:
在待刻蚀薄膜上形成金属硬掩膜层;
采用第一模具对金属硬掩膜层进行压印,压印后的金属硬掩膜层为第一压印图案;
在第一压印图案和暴露出来的待刻蚀薄膜之上旋涂深紫外氧化物,并进行硬性烘烤处理;
采用第二模具对深紫外氧化物进行压印,压印后的深紫外氧化物为第二压印图案;
以第二压印图案作为掩膜,对位于其下的第一压印图案刻蚀,然后将第二压印图案去除,刻蚀后的第一压印图案为第三图案;
以第三图案作为掩膜,对待刻蚀薄膜刻蚀。
所述待刻蚀薄膜为:依次从下至上的介质层和保护层。
所述保护层为:正硅酸乙酯或低介电常数的二氧化硅;
所述金属硬掩膜层为:氮化钛或金属铬。
所述金属硬掩膜层的厚度为100埃至400埃;
所述深紫外氧化物的上表面与第一压印图案的上表面的距离为300埃至1000埃。
所述对待刻蚀薄膜刻蚀之后,该方法进一步包括:将第三图案去除。
所述对第一压印图案刻蚀的方法为:采用氯气或三氯化硼气体对第一压印图案进行干法刻蚀;
所述将第三图案去除的方法为:采用氯气或三氯化硼气体对第三图案进行干法刻蚀。
所述对第一压印图案进行干法刻蚀的气体进一步包括:氦气或氩气;
所述对第三图案进行干法刻蚀的气体进一步包括:氦气或氩气。
在本发明所提供的一种双压印方法中,首先在待刻蚀薄膜上形成金属硬掩膜层,采用第一模具对金属硬掩膜层进行压印形成第一压印图案,在第一压印图案和暴露出来的待刻蚀薄膜之上旋涂深紫外氧化物,并进行硬性烘烤处理,然后采用第二模具对深紫外氧化物进行压印形成第二压印图案,以第二压印图案作为掩膜对第一压印图案刻蚀形成第三图案,最后以第三图案作为掩膜,对待刻蚀薄膜刻蚀。可见,本发明通过两次压印以及刻蚀工艺在待刻蚀薄膜上形成了预期的图案,没有依赖于现有技术中的光刻工艺,降低了在晶片上形成图案的成本。
附图说明
图l~图1O为现有技术中双光刻方法的过程剖面示意图。
图11为本发明所提供的一种双压印方法的流程图。
图l2~图20为本发明中双压印方法实施例的过程剖面示意图。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白,以下参照附图并举实施例,对本发明所述方案作进一步地详细说明。
本发明的核心思想为:采用两次压印代替了现有技术中的光刻工艺,在满足半导体器件较小的关键尺寸要求的基础上,降低了在晶片上形成图案的成本。
图11为本发明所提供的一种双压印方法的流程图。该方法包括以下步骤:
步骤11,在待刻蚀薄膜上形成金属硬掩膜层。
步骤12,采用第一模具对金属硬掩膜层进行压印,压印后的金属硬掩膜层为第一压印图案。
步骤13,在第一压印图案和暴露出来的待刻蚀薄膜之上旋涂深紫外氧化物,并进行硬性烘烤处理。
步骤14,采用第二模具对深紫外氧化物进行压印,压印后的深紫外氧化物为第二压印图案。
步骤15,以第二压印图案作为掩膜,对位于其下的第一压印图案刻蚀,然后将第二压印图案去除,刻蚀后的第一压印图案为第三图案。
步骤16,以第三图案作为掩膜,对待刻蚀薄膜刻蚀。
至此,本流程结束。
图12~图20为本发明中双压印方法实施例的过程剖面示意图,在该实施例中,在晶片的介质层中形成通孔图案。
在详细介绍该实施例之前,对该实施例涉及的压印技术进行简单介绍。在压印技术的原理为:采用机械压力将具有小尺寸图案的模具,压在可塑材料上,模具上的图案会使得可塑材料发生变形,从而在可塑材料上形成与模具上的图案互补的图案。
该实施例包括:
步骤2001,参见图12,在介质层201上依次沉积保护层202和金属硬掩膜层203。
其中,介质层201和保护层202为待刻蚀薄膜。
保护层202的主要成分为:正硅酸乙酯(TEOS)或低介电常数的二氧化硅(SiO2)。
金属硬掩膜层203的主要成分为:氮化钛(TiN)或金属铬(Cr),金属硬掩膜层203的厚度约为100埃至400埃。
本步骤中对介质层201和保护层202的厚度没有限定,介质层201和保护层202的厚度依据产品的要求而定。
步骤2002,参见图13,采用第一模具204对金属硬掩膜层203进行压印。
金属硬掩膜层203为可塑材料,当第一模具204在下压过程中,金属硬掩膜层203受到压力发生变形。
步骤2003,参见图14,撤除第一模具204。
当第一模具204撤除后,金属硬掩膜层203受到压力发生变形而形成第一压印图案205。
第一压印图案205与第一模具204上的图案是互补的,第一模具204上凸起的部分对应于第一压印图案204是凹陷的部分。
步骤2004,参见图15,旋涂深紫外氧化物(Deep ultraviolet Oxide,DUO)206,并进行硬性烘烤处理。
关于深紫外氧化物性质、成分等的详细介绍,可参照现有技术的内容,此处不再详述。例如,可参见如下两个链接公开的关于深紫外氧化物的相应的资料:
https://www51.honeywell.com/sm/em/common/documents/msds-em-product-application-documents/DU0248一BARC.pdf
http://www.surechem.org/index.php?Action=document&docId=517209&db=USPTOA&tab=desc&lang=&db_query=O%3A%3A0%3A%3A0%3A&markupType=all。
深紫外氧化物206在进行硬性烘烤处理之前为液态,可通过旋涂的方式使之覆盖于第一压印图案205之上、以及暴露出来的保护层202之上,经硬性烘烤处理之后,深紫外氧化物206转变为固态。
优选地,深紫外氧化物206的上表面与第一压印图案205的上表面的距离d为300埃至1000埃。
步骤2005,参见图16,采用第二模具207对深紫外氧化物206进行压印。
深紫外氧化物206为可塑材料,当第二模具207在下压过程中,深紫外氧化物206受到压力发生变形。
步骤2006,参见图17,撤除第二模具207。
当第二模具207撤除后,深紫外氧化物206受到压力发生变形而形成第二压印图案208。
步骤2007,参见图18,以第二压印图案208作为掩膜,对位于其下的第一压印图案205进行干法刻蚀,刻蚀后的第一压印图案205形成第三图案209。
干法刻蚀的气体的主要成分可为氯气(Cl2)或三氯化硼(BCl3)等。
干法刻蚀的气体还可进一步包括用于对上述主要气体稀释的惰性气体,例如氦气(He)或氩气(Ar)等。
本步骤进行干法刻蚀后,可使得图案的关键尺寸(CD)偏差小于或等于50纳米,关键尺寸偏差是指光刻后检查关键尺寸(ADI CD)与刻蚀后检查关键尺寸(AEI CD)的差的绝对值。
步骤2008,参见图19,采用湿法清洗的方法去除深紫外氧化物206,从而将第二压印图案208去除。
湿法清洗深紫外氧化物206的方法为现有技术中的内容,可参考现有技术中的相关方法。例如,可采用产品“CLK888”进行湿法清洗,关于“CLK888”的具体介绍,可参考下面几个链接:
http://www.mallbaker.com/micro/documents/performance/bakerclk-888_tpn .pdf、
http://www.mallbaker.com/micro/documents/performance/4000_copper_app 1ication_guide.pdf、
https://www51.honeywell.com/sm/em/common/documents/SPIE-Advanced- Lithography-2009.pdf
http://library.abb.com/global/scot/scot205.nsf/veritydisplay/8f498e6428382 68385256fdb00575a71/$File/WPAnewFlyer.pdf
将第二压印图案208去除后,保护层202之上为刻蚀后的第一压印图案205即第三图案209。
步骤2009,参见图20,以第三图案209作为掩膜,对介质层201和保护层202刻蚀,形成通孔21O,然后将第三图案209去除。
其中,去除第三图案209的方法可参考步骤2007中的相关描述,例如,采用氯气(C12)或三氯化硼(BCl3)进行干法刻蚀。
需要说明的是,本实施例之所以没有采用第二模具207直接对第一压印图案205进行压印,是因为:假设采用第二模具207直接对第一压印图案205进行压印,会使得第一压印图案205再次受到挤压发生变形。本实施例在第一压印图案205之上形成第二压印图案208,然后依据第二压印图案208对第一压印图案205进行刻蚀,从而避免了第一压印图案205再次受到挤压发生变形。
可见,本实施例没有采用现有技术中的光刻技术,取而代之的是两次压印,压印技术的成本是比较低的,因此本实施例提供的方法降低了形成图案的成本,而且两次压印也可满足较小的关键尺寸要求。
至此,本流程结束。
根据本发明所提供的技术方案,首先在待刻蚀薄膜上形成金属硬掩膜层,采用第一模具对金属硬掩膜层进行压印形成第一压印图案,在第一压印图案和暴露出来的待刻蚀薄膜之上旋涂深紫外氧化物,并进行硬性烘烤处理,然后采用第二模具对深紫外氧化物进行压印形成第二压印图案,以第二压印图案作为掩膜对第一压印图案刻蚀形成第三图案,最后以第三图案作为掩膜,对待刻蚀薄膜刻蚀。可见,本发明通过两次压印以及刻蚀工艺在待刻蚀薄膜上形成了预期的图案,没有依赖于现有技术中的光刻工艺,降低了在晶片上形成图案的成本。
本发明所提供的双压印方法可应用于通孔、沟槽的刻蚀制程,采用本发明的双压印方法可使得最终形成的通孔(via)或沟槽(trench)的CD为20纳米至30纳米,通孔或沟槽的间距(pitch)小于50纳米。
以上所述,仅为本发明的较佳实施例而已,并非用于限定本发明的保护范围。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (7)

1.一种双压印方法,该方法包括:
在待刻蚀薄膜上形成金属硬掩膜层;
采用第一模具对金属硬掩膜层进行压印,压印后的金属硬掩膜层为第一压印图案;
在第一压印图案和暴露出来的待刻蚀薄膜之上旋涂深紫外氧化物,并进行硬性烘烤处理;
采用第二模具对深紫外氧化物进行压印,压印后的深紫外氧化物为第二压印图案;
以第二压印图案作为掩膜,对位于其下的第一压印图案刻蚀,然后将第二压印图案去除,刻蚀后的第一压印图案为第三图案;
以第三图案作为掩膜,对待刻蚀薄膜刻蚀。
2.根据权利要求1所述的方法,其特征在于,所述待刻蚀薄膜为:依次从下至上的介质层和保护层。
3.根据权利要求2所述的方法,其特征在于,所述保护层为:正硅酸乙酯或低介电常数的二氧化硅;
所述金属硬掩膜层为:氮化钛或金属铬。
4.根据权利要求3所述的方法,其特征在于,所述金属硬掩膜层的厚度为100埃至400埃;
所述深紫外氧化物的上表面与第一压印图案的上表面的距离为300埃至1000埃。
5.根据权利要求4所述的方法,其特征在于,所述对待刻蚀薄膜刻蚀之后,该方法进一步包括:将第三图案去除。
6.根据权利要求5所述的方法,其特征在于,所述对第一压印图案刻蚀的方法为:采用氯气或三氯化硼气体对第一压印图案进行干法刻蚀;
所述将第三图案去除的方法为:采用氯气或三氯化硼气体对第三图案进行干法刻蚀。
7.根据权利要求6所述的方法,其特征在于,所述对第一压印图案进行干法刻蚀的气体进一步包括:氦气或氩气;
所述对第三图案进行干法刻蚀的气体进一步包括:氦气或氩气。
CN 201010612440 2010-12-29 2010-12-29 双压印方法 Active CN102566258B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010612440 CN102566258B (zh) 2010-12-29 2010-12-29 双压印方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010612440 CN102566258B (zh) 2010-12-29 2010-12-29 双压印方法

Publications (2)

Publication Number Publication Date
CN102566258A CN102566258A (zh) 2012-07-11
CN102566258B true CN102566258B (zh) 2013-09-18

Family

ID=46411993

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010612440 Active CN102566258B (zh) 2010-12-29 2010-12-29 双压印方法

Country Status (1)

Country Link
CN (1) CN102566258B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108319106A (zh) * 2018-01-04 2018-07-24 南方科技大学 纳米压印的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004114381A1 (ja) * 2003-06-20 2004-12-29 Matsushita Electric Industrial Co., Ltd. 半導体装置の製造方法
CN1791967A (zh) * 2003-04-25 2006-06-21 分子制模股份有限公司 使用压印平板印刷术形成有台阶的结构的方法
EP1801650A2 (en) * 2005-12-23 2007-06-27 ASML Netherlands BV Alignment for imprint lithography
JP2008034412A (ja) * 2006-07-26 2008-02-14 Canon Inc パターンを有する構造体の製造方法
CN101676801A (zh) * 2008-09-15 2010-03-24 台湾积体电路制造股份有限公司 光刻方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7749680B2 (en) * 2007-01-05 2010-07-06 Hynix Semiconductor Inc. Photoresist composition and method for forming pattern of a semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1791967A (zh) * 2003-04-25 2006-06-21 分子制模股份有限公司 使用压印平板印刷术形成有台阶的结构的方法
WO2004114381A1 (ja) * 2003-06-20 2004-12-29 Matsushita Electric Industrial Co., Ltd. 半導体装置の製造方法
EP1801650A2 (en) * 2005-12-23 2007-06-27 ASML Netherlands BV Alignment for imprint lithography
JP2008034412A (ja) * 2006-07-26 2008-02-14 Canon Inc パターンを有する構造体の製造方法
CN101676801A (zh) * 2008-09-15 2010-03-24 台湾积体电路制造股份有限公司 光刻方法

Also Published As

Publication number Publication date
CN102566258A (zh) 2012-07-11

Similar Documents

Publication Publication Date Title
KR100759616B1 (ko) 패턴 형성 방법 및 반도체 장치의 제조 방법
US8343871B2 (en) Method for fabricating fine patterns of semiconductor device utilizing self-aligned double patterning
US8183138B2 (en) Methods for forming nanodots and/or a patterned material during the formation of a semiconductor device
US20080286449A1 (en) Template for Nano Imprint Lithography Process and Method of Manufacturing Semiconductor Device Using the Same
CN103105744A (zh) 具有减小的线条边缘粗糙度的蚀刻特征
CN100576498C (zh) 通孔的形成方法
US20080190889A1 (en) Roller with microstructure and the manufactruing method thereof
TW201017337A (en) Method for manufacturing semiconductor device
CN103489839B (zh) 硬掩模间隙壁结构及其制作方法
US20060292497A1 (en) Method of forming minute pattern of semiconductor device
CN106933064B (zh) 实现更小线宽的光刻工艺
CN102566258B (zh) 双压印方法
US20120241409A1 (en) Pattern formation method
CN100547762C (zh) 形成接触孔的方法
CN102709230B (zh) 一种形成半导体通孔的方法
JP2007150166A (ja) 半導体装置の製造方法
JP2011249648A (ja) パターン形成方法
JP2009239030A (ja) 半導体装置の製造方法
US10553443B2 (en) Pattern formation method
JP5164446B2 (ja) 半導体素子の微細パターン形成方法
TWI628062B (zh) 線路板的製作方法與感壓印模
US20090170316A1 (en) Double patterning with single hard mask
US6833232B2 (en) Micro-pattern forming method for semiconductor device
CN109148273A (zh) 半导体结构的制作方法
JP2000181082A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20121116

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121116

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

C14 Grant of patent or utility model
GR01 Patent grant