CN102545868A - 一种ORing Fet阻断电路及电源系统 - Google Patents

Abstract

本发明实施例公开了一种ORing Fet阻断电路，所述电路接在单个电源模块和输出母线之间；所述电路包括：场效应管的源极接电源模块的输出，漏极接输出母线；第一晶体管的发射极接所述场效应管的源极，集电极接所述场效应管的门极；第二晶体管的第一端接所述场效应管的漏极，第二端接所述第一晶体管的基极，所述第二晶体管的第二端与第三端短接；第一晶体管的集电极和所述第二晶体管的第三端接工作电源。本发明实施例还公开了一种电源系统。采用本发明实施例，能够提高ORing控制的效率，且电路结构简单、易于实现。

Description

一种ORing Fet阻断电路及电源系统

技术领域

本发明涉及电源系统技术领域，特别是涉及一种ORing Fet阻断电路及电源系统。

背景技术

在一个由很多电源产品并联输出到一个输出母线的电源系统中，ORing电路一般会放在单个模块和输出母线之间，其目的在于防止因为电源系统中的某台电源产品发生异常而导致整个电源系统发生异常。

现今常用的ORing电路通常可以包括一个或多个FET(Field-EffectTransistor，场效晶体管)和一个控制它们的比较电路。参照图1，为现今常用的一种ORing电路结构图。图1所示以包括一个FET的ORing电路为例进行说明。

所述ORing电路包括：FET管M1、比较器U1、以及电阻R1和电阻R2。所述FET管M1的源极和漏极分别接模块的输出端INPUT和输出母线OUTPUT；所述比较器U1的正相输入端接所述模块的输出端INPUT，其反相输入端接所述输出母线OUTPUT，其输出端通过电阻R2接所述FET管M1的门极。

所述比较器U1通过检测母线电压和模块内部电压来控制所述FET管M1的开通和关断。

当所述母线电压和模块内部电压的压差大于所述比较器U1设置的某个阈值电压时，所述FET管M1被导通。此时，模块的电流就流经FET管M1到输出母线上，其电压降就是FET管M1的导通电阻乘以模块的输出电流。

当母线电压和模块内部电压的压差小于所述比较器U1设置的某个阈值电压时，所述FET管M1被截止。

现有常用的ORing电路，采用比较器控制FET管，这种电路具有以下缺陷：所述比较器的输入会存在偏移量，这些偏移量会影响对FET管通断点的控制；当偏移是正向时，会导致输出电流比较小时FET管打不开，所以一般需要将比较器的开通阈值设计的比较靠近负压，但是这样的话，就不可避免的使得当母线电压高于模块电压时，有反向电流从母线灌回模块，且反向电流没有达到某个阈值时FET管无法关断。同时，现有ORing电路，需要设置比较器，使得电路成本较高。

发明内容

有鉴于此，本发明的目的在于提供一种ORing Fet阻断电路及电源系统，该电路能够提高ORing控制的效率，且电路结构简单、易于实现。

本发明实施例提供一种ORing Fet阻断电路，所述电路接在单个电源模块和输出母线之间；所述电路包括：一场效应管、第一晶体管和第二晶体管；

所述场效应管的源极接电源模块的输出，所述场效应管的漏极接输出母线；

所述第一晶体管的发射极接所述场效应管的源极，所述第一晶体管的集电极接所述场效应管的门极；

所述第二晶体管的第一端接所述场效应管的漏极，所述第二晶体管的第二端接所述第一晶体管的基极，所述第二晶体管的第二端与第三端短接；

所述第一晶体管的集电极和所述第二晶体管的第三端接工作电源。

本发明实施例还提供一种电源系统，所述电源系统包括：至少一个电源模块，每个电源模块分别通过一个所述的ORing Fet阻断电路接输出母线。

根据本发明提供的具体实施例，本发明公开了以下技术效果：

本发明实施例所述ORing Fet阻断电路，采用两个晶体管来选择性的控制所述场效应管的开通或关断，与常规的采用比较器的ORing电路相比，能够避免因比较器的输入偏移量对ORing控制造成的影响，有效提高ORing控制的效率，且电路结构简单、易于实现。

附图说明

图1为现今常用的一种ORing电路结构图；

图2为本发明实施例一的ORing Fet阻断电路结构图；

图3为本发明实施例二的ORing Fet阻断电路结构图；

图4为本发明实施例的电源系统结构图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

有鉴于此，本发明的目的在于提供一种ORing Fet阻断电路及电源系统，该电路能够提高ORing控制的效率，且电路结构简单、易于实现。

本发明实施例所述ORing Fet阻断电路用于电源系统，设置在单个电源模块和输出母线之间。

所述ORing Fet阻断电路包括：一场效应管、第一晶体管和第二晶体管。

所述场效应管连接在电源模块和输出母线之间；具体的，所述场效应管的源极接电源模块的输出，所述场效应管的漏极接输出母线。

所述第一晶体管的发射极接所述场效应管的源极，所述第一晶体管的集电极接所述场效应管的门极。

所述第二晶体管的第一端接所述场效应管的漏极，所述第二晶体管的第二端接所述第一晶体管的基极，所述第二晶体管的第二端与第三端短接。

所述第一晶体管的集电极和所述第二晶体管的第三端接工作电源。

本发明实施例所述ORing Fet阻断电路，采用两个晶体管来选择性的控制所述场效应管的开通或关断，与常规的采用比较器的ORing电路相比，能够避免因比较器的输入偏移量对ORing控制造成的影响，有效提高ORing控制的效率，且电路结构简单、易于实现。

参照图2，为本发明实施例一的ORing Fet阻断电路结构图。如图2所示，所述ORing Fet阻断电路包括：一场效应管、第一晶体管和第二晶体管。

具体的，如图2所示，所述场效应管为FET管102；所述第一晶体管可以为三极管，如图2中第一三极管104所示；所述第二晶体管也可以具体为一三极管，如图2中第二三极管106所示。

所述第二三极管106的发射极为所述第二晶体管的第一端；所述第二三极管106的基极为所述第二晶体管的第二端；所述第二三极管106的集电极为所述第二晶体管的第三端。

所述FET管102的源极作为所述ORing Fet电路的输入节点Vout IN，与电源模块相连，用于接收从所述电源模块过来的电压；所述FET管102的漏极作为所述ORing Fet电路的输出节点Vout local，接输出母线，用于为输出母线供电。

所述第一三极管104的发射极与所述FET管102的源极相连，所述第一三极管104的集电极与所述FET管102的门极相连，所述第一三极管104的基极与所述第二三极管106的基极相连。

所述第二三极管106的发射极与所述FET管102的漏极相连，所述第二三极管106的基极和集电极短接。

所述第一三极管104的集电极和第二三极管106的集电极接工作电源。

如图2所示，所述FET管102的源极与输入节点Vout IN相连，其漏极与输出节点Vout local相连，在这种情况下，输入节点Vout IN和输出节点Voutlocal之间的电流随FET管102的状态而变化。例如，当FET管102的基极处于导通的状态下时，电流会从输入节点Vout IN流向输出节点Vout local；而当FET管102的基极处于不导通状态时，电流就会被截止。

下面对本发明实施例所述ORing Fet电路的工作原理进行详细介绍：

本发明实施例所述ORing Fet电路中，采用第一晶体管和第二晶体管来选择性的控制所述FET管102的开通或关断。具体的，结合图2，利用第一三极管104和第二三极管106来控制FET管102的通断。

所述ORing Fet电路在工作时，所述FET管102的开通状态主要还是由输入电压(即为输入节点Vout IN的电压)和输出母线电压(即为输出节点Voutlocal的电压)的差值来决定。

当所述输出母线电压比输入电压高时，所述FET管102保持关断状态，断开输入节点Vout IN和输出节点Vout local；当所述输出母线电压低于输出电压时，所述FET管102可能进入活跃的导通或完全导通的状态，此时电流从输入节点Vout IN流向输出节点Vout local。

当所述输出母线电压突然高于输入电压时，所述FET管102的体二极管就会阻止反向充电。所述第二晶体管(图2中第二三极管106)也会因为输出母线电压的电压升高而不导通，此时，第二晶体管电压升高，由于其基极和发射极短接，由此会导致与其相连的第一晶体管(图2中第一三极管104)的基极电压升高而使得所述第一晶体管进入饱和状态。这样就会导致FET管102的门极总是处于被拉低的状态，FET管102处于关断状态。

当所述输入电压开始上升到输出母线电压时，所述FET管102的体二极管开始正向导通，所述第二晶体管导通并开始抽取由第一晶体管过来的电流，这样可能会使第一晶体管退出饱和状态，减小集电极的电流并增大集电极的电压。此时，第一晶体管的集电极电压上升，FET管102的门极电压开始上升。当FET管102的门极电压达到门限值VghTH时，所述FET管102工作在导通状态。

优选地，本发明实施例所述ORing Fet电路中，所述工作电源可以为外部的辅助电源，所述第一晶体管和第二晶体管由所述辅助电源供电。具体的，所述第一三极管104的集电极和所述第二三极管106的集电极分别通过一电阻接辅助电源。

如图2所示，所述辅助电源如图中BIAS所示，所述ORing Fet电路还可以包括第一电阻114、第二电阻116、第三电阻118。所述辅助电源BIAS的输出端接所述第一电阻114的一端，所述第一电阻114的另一端通过第二电阻116接所述第一三极管104的集电极，所述第一电阻114的另一端通过第三电阻118接所述第二三极管106的集电极。

在一般情况下，FET管102的门极会在输出节点Vout local有很小电流流过或很小的体二极管压降时导通，由此可以通过调整第二电阻116的值来调整MOSFET管102的导通和关断的速度。

优选地，所述ORing Fet电路还可以包括：稳压二极管120。所述稳压二极管120的阴极接所述第一电阻114、第二电阻116和第三电阻118的公共端，所述稳压二极管120的阳极接所述FET管102的源极，即为输入节点Vout IN。

此时，所述第一三极管104和第二三极管106由所述稳压二极管120和所述第一电阻114稳压后的辅助电源供电。

本发明实施例一所述的ORing Fet阻断电路中，所述第二晶体管具体为一三极管，该三极管采用二极管连接方式，其基极和集电极短接。在本发明其他实施例中，所述第二晶体管也可以直接采用一二极管。

参照图3，为本发明实施例二的ORing Fet阻断电路结构图。图3所示实施例二与图2所示实施例一的区别在于：所述第二晶体管为一二极管108。

所述二极管108的阴极作为所述第二晶体管的第一端；所述二极管108的阳极作为所述第二晶体管的第二端和第三端。

所述二极管108的阴极与所述FET管102的漏极相连，所述二极管108的阳极与所述第一三极管104的基极相连

所述二极管108的阳极和所述第一三极管104的集电极接工作电源。

本发明实施例二所述ORing Fet电路的工作原理与实施例一相同，在此不再赘述。

优选地，实施例二所述ORing Fet电路中，所述工作电源也可以为外部的辅助电源，即为所述第一晶体管和第二晶体管由所述辅助电源供电。具体的，如图3所示，所述第一三极管104的集电极和所述二极管108的阳极分别通过一电阻接辅助电源。

如图3所示，所述辅助电源如图中BIAS所示，所述ORing Fet电路还可以包括第一电阻114、第二电阻116、第四电阻112。所述辅助电源BIAS的输出端接所述第一电阻114的一端，所述第一电阻114的另一端通过第二电阻116接所述第一三极管104的集电极，所述第一电阻114的另一端通过第四电阻112接所述二极管108的阳极。

同样的，实施例二中，所述ORing Fet电路还可以包括：稳压二极管120。所述稳压二极管120的阴极接所述第一电阻114、第二电阻116和第四电阻112的公共端，所述稳压二极管120的阳极接所述MOSFET管102的源极，即为输入节点Vout IN。

此时，所述第一三极管104和二极管108由所述稳压二极管120和所述第一电阻114稳压后的辅助电源供电。

优选地，本发明实施例一和实施例二所述的ORing Fet电路中，所述第一晶体管和第二晶体管可以设置在一个封装里面。

进一步的，所述封装可以为一6脚的SOT323封装。

对应于本发明上述实施例提供的ORing Fet阻断电路，本发明实施例还提供一种电源系统。参照图4，为本发明实施例的电源系统结构图。

如图4所示，所述电源系统包括：至少一个电源模块202，每个电源模块202分别通过一ORing Fet阻断电路100接共同的输出母线204。

所述ORing Fet阻断电路100可以为前述实施例中任一ORing Fet阻断电路。

每个所述电源模块202分别与各自对应的ORing Fet阻断电路100的输入节点Vout IN连接，所述ORing Fet阻断电路100的输出节点Vout local接所述输出母线204。

当所述电源系统工作时，所有的电源模块202均能够很好的工作，每个电源模块202分别为各自的ORing Fet阻断电路100的输入节点Vout IN提供一个略高于输出母线204的电压。此时，所述ORing Fet阻断电路100中的场效应管(FET管102)将工作在饱和或放大区，电源模块202为输出母线204充电。

当其中一个电源模块202出现故障时，该故障的电源模块202会使其对应的ORing Fet阻断电路100关闭，此时，该ORing Fet阻断电路100中的场效应管(FET管102)处于关断状态。由此可以有效的避免电源系统中，因单个模块故障而将整个电源系统的电压拉低，有利于提高整个电源系统工作的可靠性。

以上对本发明所提供的一种ORing Fet阻断电路及电源系统，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本发明的限制。

Claims (9)

1.一种ORing Fet阻断电路，其特征在于，所述电路接在单个电源模块和输出母线之间；所述电路包括：一场效应管、第一晶体管和第二晶体管；

所述场效应管的源极接电源模块的输出，所述场效应管的漏极接输出母线；

所述第一晶体管的发射极接所述场效应管的源极，所述第一晶体管的集电极接所述场效应管的门极；

所述第二晶体管的第一端接所述场效应管的漏极，所述第二晶体管的第二端接所述第一晶体管的基极，所述第二晶体管的第二端与第三端短接；

所述第一晶体管的集电极和所述第二晶体管的第三端接工作电源。

2.根据权利要求1所述的ORing Fet阻断电路，其特征在于，所述第二晶体管为三极管；

所述三极管的发射极为所述第二晶体管的第一端；所述三极管的基极为所述第二晶体管的第二端；所述三极管的集电极为所述第二晶体管的第三端。

3.根据权利要求1所述的ORing Fet阻断电路，其特征在于，所述第二晶体管为二极管；

所述二极管的阴极作为所述第二晶体管的第一端；所述二极管的阳极作为所述第二晶体管的第二端和第三端。

4.根据权利要求1至3任一项所述的ORing Fet阻断电路，其特征在于，工作电源为辅助电源，所述第一晶体管和第二晶体管由所述辅助电源供电。

5.根据权利要求4所述的ORing Fet阻断电路，其特征在于，所述电路还包括：第一电阻、第二电阻和第三电阻；

所述辅助电源的输出端接所述第一电阻的一端；

所述第一电阻的另一端通过所述第二电阻接所述第一晶体管的集电极；

所述第一电阻的另一端通过所述第三电阻接所述第二晶体管的第三端。

6.根据权利要求5所述的ORing Fet阻断电路，其特征在于，所述电路还包括：稳压二极管；

所述稳压二极管的阴极接所述第一电阻、第二电阻和第三电阻的公共端，所述稳压二极管的阳极接所述场效应管的源极。

7.根据权利要求1至3、5、6任一项所述的ORing Fet阻断电路，其特征在于，所述第一晶体管和第二晶体管设置在一个封装里面。

8.根据权利要求7所述的ORing Fet阻断电路，其特征在于，所述封装为一6脚的SOT323封装。

9.一种电源系统，其特征在于，所述电源系统包括：至少一个电源模块，每个电源模块分别通过一个如权利要求1至8任一项所述的ORing Fet阻断电路接输出母线。

Images