CN102509829A - C波段低插损高次谐波抑制微型带通滤波器 - Google Patents

Abstract

本发明公开了一种C波段低插损高次谐波抑制微型带通滤波器，包括输入端口、输出端口、输入电感、输出电感、输入电容、输出电容、五个并联谐振单元、四个零点设置单元和两个交叉耦合电容等；各元件均采用两层以上低温共烧陶瓷工艺实现，其中输入输出电感、输入输出电容均采用分布参数的带状线设计；级间电感采用空间耦合和分布参数电感；级间电容采用空间耦合和分布参数电容；交叉耦合电容为介质平板“Z”字形电容；五个并联谐振单元均用三层折叠耦合带状线设计；本发明以低温共烧陶瓷技术为基础的层叠结构具有体积小、重量轻、可靠性高、带内插损低、高次谐波抑制优良等优点，符合电子通信等领域对电子元件趋于微型化、集成化的要求。

Description

C波段低插损高次谐波抑制微型带通滤波器

技术领域

本发明涉及一种滤波器，特别是一种C波段低插损高次谐波抑制微型带通滤波器。

背景技术

微电子信息技术的迅猛发展，电子整机、通讯类产品迅速向小、轻、薄的方向发展，促使了电子元件也趋于微型化、集成化和高频化。此外，随着通信技术的发展，频率资源日益紧张，分配到各类通信频段的信道间隔越来越密，造成系统问的信号干扰越来越多。为了降低系统对信号的衰减，抑制各种干扰信号，研制带窄、体积小、带外高次谐波抑制度高的滤波器成为国内外研究的热点。以低温共烧陶瓷技术（Low Temperature Co-fired Ceramic，LTCC）为基础的层叠结构具有体积小、成本低、性能可靠等优点，在滤波器、振荡器、混频器、天线等方面获得了广泛应用。 本项目是基于LTCC工艺，研制适于工程需要的微型带通滤波器，描述这种部件性能的主要技术指标有：通带工作频率范围、阻带频率范围、通带输入/输出电压驻波比、通带插入损耗、阻带衰减、形状因子、插入相移和时延频率特性、温度稳定性、体积、重量、可靠性等。常规的滤波器设计方法，如发夹型滤波器结构、谐振腔滤波器结构和同轴线滤波器结构等体积和插入损耗较大，在许多应用场合（如：机载、弹载、宇航通信、手持无线终端、单兵移动通信终端等）均受到很大限制。

发明内容

本发明的目的在于提供体积小、重量轻、可靠性高、电性能优异、结构简单、成品率高、批量一致性好、造价低、温度性能稳定、相位频率特性线性变化的低并且高次谐波抑制优良的微型带通滤波器。

实现本发明目的的技术方案是：一种的C波段低插损高次谐波抑制微型滤波器，包括表面安装的50欧姆阻抗输入端口、输入谐振级、第一级并联谐振单元、第一零点设置电路、第二级并联谐振单元、第二零点设置电路、第三级并联谐振单元、第三零点设置电路、第四级并联谐振单元、第四零点设置电路、第五级并联谐振单元、输出谐振级、第一耦合电容、第二耦合电容、表面安装的50欧姆阻抗输出端口和接地端，输入端口与输出端口之间并联输入谐振级、第一级并联谐振单元、第二级并联谐振单元、第三级并联谐振单元、第四级并联谐振单元、第五级并联谐振单元和输出谐振级，在第一级并联谐振单元与第二级并联谐振单元之间串联第一零点设置电路；第二级并联谐振单元与第三级并联谐振单元之间串联第二零点设置电路；第三级并联谐振单元与第四级并联谐振单元之间串联第三零点设置电路；第四级并联谐振单元与第五级并联谐振单元之间串联第四零点设置电路，第一级并联谐振回路与第三级并联谐振回路之间串联第一耦合电容C8，第三级并联谐振回路与第五级并联谐振回路之间串联第二耦合电容C9；所述的输入谐振级、第一级并联谐振单元、第二级并联谐振单元、第三级并联谐振单元第四级并联谐振单元、第五级并联谐振单元、输出谐振级分别接地。

本发明与现有技术相比，由于采用低损耗低温共烧陶瓷材料和三维立体集成以及立体折叠带状线实现并联谐振单元和零点设置电路，所带来的显著优点是：（1）通带内损耗低、带外抑制高、高次谐波抑制好；（2）体积小、重量轻、可靠性高；（3）电性能优异，相位频率特性线性变化；（4）电性能温度稳定性高；（5）电路实现结构简单；（6）电性能一致性好，可实现大批量生产；（7）成本低；（8）使用安装方便，可以用全自动贴片机安装和焊接；（9）特别适用于火箭、机载、弹载、宇宙飞船、单兵移动通信终端等无线通信手持终端中，以及对体积、重量、性能、可靠性有苛刻要求的相应系统中。 

附图说明

图1是本发明C波段低插损高次谐波抑制微型滤波器的原理图。

图2是本发明C波段低插损高次谐波抑制微型滤波器的外形及内部结构示意图。

图3是本发明C波段低插损高次谐波抑制微型滤波器的并联谐振单元结构示意图。

图4是本发明C波段低插损高次谐波抑制微型滤波器输入谐振级示意图。

图5是本发明C波段低插损高次谐波抑制微型滤波器的输出谐振级示意图。

图6是本发明C波段低插损高次谐波抑制微型滤波器的为实现第一耦合电容C8所采用的介质平板“Z”字形电容示意图。

图7是本发明C波段低插损高次谐波抑制微型滤波器的为实现第二耦合电容C9所采用的介质平板“Z”字形电容示意图。

图6是本发明C波段低插损高次谐波抑制微型滤波器的主要性能仿真结果。

具体实施方式

下面结合附图对本发明作进一步详细描述。

结合图1、图2、图3，本发明一种C波段低插损高次谐波抑制微型滤波器，该C波段低插损高次谐波抑制微型滤波器包括表面安装的50欧姆阻抗输入端口P1、输入谐振级L6、C6、第一级并联谐振单元L1、C1 ，第一零点设置电路L12、C12，第二级并联谐振单元L2、C2，第二零点设置电路L23、C23，第三级并联谐振单元L3、C3，第三零点设置电路L34、C34，第四级并联谐振单元L3、C3，第四零点设置电路L45、C45，第五级并联谐振单元L5,C5，输出谐振级L7、C7，第一耦合电容C8、第二耦合电容C9、表面安装的50欧姆阻抗输出端口P2和接地端，输入端口P1与输出端口P2之间并联输入端谐振级L6、C6、第一级并联谐振单元L1、C1，第二级并联谐振单元L2、C2，第三级并联谐振单元L3、C3，第四级并联谐振单元L4、C4、第五级并联谐振单元L5、C5和输出端谐振级L7、C7，在第一级并联谐振单元L1、C1与第二级并联谐振单元L2、C2之间串联第一零点设置电路L12、C12；第二级并联谐振单元L2、C2与第三级并联谐振单元L3、C3之间串联第二零点设置电路L23、C23；第三级并联谐振单元L3、C3与第四级并联谐振单元L4、C4之间串联第三零点设置电路L34、C34；第四级并联谐振单元L4、C4与第五级并联谐振单元L5、C5之间串联第四零点设置电路L45、C45，第一级并联谐振回路与第三级并联谐振回路之间串联第一耦合电容C8，第三级并联谐振回路与第五级并联谐振回路之间串联第二耦合电容C9；；所述的输入谐振级L6、C6，第一级并联谐振单元L1、C1、第二级并联谐振单元L2、C2、第三级并联谐振单元L3、C3 第四级并联谐振单元L4、C4、第五级并联谐振单元L5、C5输出谐振级L7、C7分别接地。

本发明C波段低插损高次谐波抑制微型滤波器，该微型滤波器包括表面安装的50欧姆阻抗输入端口P1一端接输入信号，另一端接输入谐振级L6、C6的一端、第一级并联谐振单元L1、C1的一端、第一零点设置电路L12,C12的一端和第一耦合电容C8的一端连接，其中输入谐振级L6、C6由输入电感L6和输入电容C6串联而成，第一级并联谐振单元L1、C1由第一电感L1和第一电容C1并联而成，第一零点设置电路L12、C12由第一零点电感L12和第一零点电容C12串联而成；第一零点设置电路L12、C12的另一端分别与第二级并联谐振单元L2、C2和第二零点设置电路L23、C23的一端相连，第二级并联谐振单元L2、C2 由第二电感L2和第二电容C2并联而成，第二零点设置电路L23、C23由第二零点电感L23和第二零点电容C23串联而成；第二零点设置电路L23、C23的另一端分别与第一耦合电容C8的另一端、第三级并联谐振单元L3,C3的一端、第三零点设置电路L34,C34的一端和第二耦合电容C9的一端相连，第三级并联谐振单元L3、C3由第三电感L3和第三电容C3并联而成，第三零点设置电路L34、C34由第三零点电感L34和第三零点电容C34串联而成；所述的第三零点设置电路L34、C34的另一端分别与第四级并联谐振单元L4,C4和第四零点设置电路L45,C45的一端相连，第四级并联谐振单元L4、C4由第四电感L4和第四电容C4并联而成，第四零点设置电路L45、C45由第四零点电感（L34）和第四零点电容C34串联而成；第四零点设置电路L45、C45的另一端分别与第二耦合电容C9的一端、第五级并联谐振单元L5、C5的一端，输出谐振级L7、C7的一端以及输出端口P2的一端相连，第五级并联谐振单元L5、C5 由第五电感L5和第五电容C5并联而成，输入谐振级L6、C6由输出电感L7和输出电容C7串联而成；输出端口P2的另一端输出信号，第一级并联谐振单元L1、C1、第二级并联谐振单元L2、C2、第三级并联谐振单元L3、C3 第四级并联谐振单元L4、C4、第五级并联谐振单元L5、C5和输出谐振级L7、C7分别接地。

结合图2、图3，本发明C波段低插损高次谐波抑制微型滤波器，输入端口P1、输入谐振级L6、C6、第一级并联谐振单元L1、C1 ，第一零点设置电路L12、C12，第二级并联谐振单元L2、C2 ，第二零点设置电路L23、C23，第三级并联谐振单元L3、C3 ，第三零点设置电路L34、C34，第四级并联谐振单元L4、C4 ，第四零点设置电路L45、C45，第五并联谐振单元L5、C5，输出谐振级L7、C7、第一耦合电容C8、第二耦合电容C9、输出端P2和接地端均采用多层用低温共烧陶瓷工艺实现，其中输入电感L6、输出电感L7均采用分布参数的带状线实现，输入电容C6、输出电容C7采用平板电容实现，第一级并联谐振单元L1、C1、第二级并联谐振单元L2、C2、第三级并联谐振单元L3、C3、第四级并联谐振单元L4、C4、第五并联谐振单元L5、C5均采用三层折叠耦合带状线实现，第一零点电容C12、第二零点电容C23、第三零点电容C34、第四零点电容C45分别采用第一并联谐振单元L1、C1与第二级并联谐振单元L2、C2，第二级并联谐振单元L2、C2与第三级并联谐振单元L3、C3之间，第三级并联谐振单元L3、C3与第四级并联谐振单元L4、C4之间，第四级并联谐振单元L4、C4与第五级并联谐振单元L5、C5之间空间耦合和分布参数电容实现，第一零点电感L12、第二零点电感L23、第三零点电感L34、第四零点电感L45分别采用第一并联谐振单元L1、C1与第二级并联谐振单元L2、C2、第二级并联谐振单元L2、C2与第三级并联谐振单元L3、C3之间、第三级并联谐振单元L3、C3与第四级并联谐振单元L4、C4之间、第四级并联谐振单元L4、C4与第五级并联谐振单元L5、C5之间空间耦合和分布参数电感实现，第一耦合电容（C8）、第二耦合电容（C9）为介质平板“Z”字形电容实现。

结合图2、图3，本发明C波段低插损高次谐波抑制微型滤波器，第一级并联谐振单元L1、C1，第二级并联谐振单元L2、C2，第三级并联谐振单元L3、C3，第四级并联谐振单元L4、C4，第五级并联谐振单元L5、C5采用分布参数三层折叠耦合带状线结构实现，其中每层带状线一端悬空，另一端接地。

结合图2、图3，本发明C波段低插损高次谐波抑制微型滤波器，输入电感L6、输出电感L7均采用分布参数的带状线实现，一端悬空，另一端接地。输入电容C6、输出电容C7由平板电容实现，输入电容C6是实现输入端P1的带状线和实现输入电感L6的带状线之间存在有效的正对面积实现，输入电容C7是实现输出端P2的带状线和实现输出电感L7的带状线之间存在有效的正对面积实现。

本发明C波段低插损高次谐波抑制微型滤波器，第一零点设置电路L12、C12中，第一零点电感L12采用第一并联谐振单元L1、C1和第二并联谐振单元L2、C2之间空间耦合和分布参数电感实现，第一零点电容C12采用第一并联谐振单元L1、C1和第二并联谐振单元L2、C2之间空间耦合和分布参数电容实现；第二零点设置电路L23、C23中，第二零点电感L23采用第二并联谐振单元L2、C2和第三并联谐振单元L3、C3之间空间耦合和分布参数电感实现，第二零点电容C23采用第二并联谐振单元L2、C2和第三并联谐振单元L3、C3之间空间耦合和分布参数电容实现；第三零点设置电路L34、C34中，第三零点电感L34采用第三并联谐振单元L3、C3和第四并联谐振单元L4、C4之间空间耦合和分布参数电感实现，第三零点电容C34采用第三并联谐振单元L3、C3和第四并联谐振单元L4、C4之间空间耦合和分布参数电容实现；第四零点设置电路L45、C45中，第四零点电感L45采用第四并联谐振单元L4、C4和第五并联谐振单元L5、C5之间空间耦合和分布参数电感实现，第四零点电容C45采用第四并联谐振单元L4、C4和第五并联谐振单元L5、C5之间空间耦合和分布参数电容实现。

本发明C波段低插损高次谐波抑制微型滤波器，其工作原理简述如下：输入的宽频带微波信号经输入端口P1通过输入谐振级L6、C6的一端，接近输入谐振级谐振频率的微波信号将通过输入电感L6、输入电容C6实现对地短路，完成首次对高次谐波的滤波。剩余微波信号到达第一级并联谐振单元L1、C1，第一电感L1和第一电容C1相连接的一端及第一零点设置电路L12、C12的一端，在第一级并联谐振单元L1、C1的一端，所述的宽频带微波信号中，在第一并联谐振单元谐振频率附近的微波信号进入第一级并联谐振单元L1、C1与第二级并联谐振单元L2、C2之间第一零点设置电路L12、C12，其余非第一并联谐振单元谐振频率附近的微波信号通过第一级并联谐振单元L1、C1中的第一电感L1和第一电容C1接地，实现第一级滤波。第一零点设置电路L12、C12的并联谐振频率附近的阻带微波信号，即第一零点频率附近微波信号，因呈现高阻抗被抑制，非第一零点附近的微波频率信号通过第一零点设置电路L12、C12中的第一零点电感L12和第一零点电容C12到达第二级并联谐振单元L2、C2中，第二电感L2和第二电容C2相连接的一端及第二级并联谐振单元L2 、C2与第三级并联谐振单元L3 、C3之间第二零点设置电路L23、C23的一端，经过第一级滤波和第一零点设置电路L12、C12的微波信号，在第二并联谐振单元L2 、C2谐振频率附近的微波信号进入第二零点设置电路L23、C23，其余非第二并联谐振单元谐振频率附近的微波信号通过第二级并联谐振单元L2、C2中的第二电感L2和第二电容C2接地，实现第二级滤波。第二零点设置电路L23、C23的并联谐振频率附近的阻带微波信号，即第二零点频率附近微波信号，因呈现高阻抗被抑制，非第二零点附近的微波频率信号通过第二零点设置电路L23、C23中的第二零点电感L23和第二零点电容C23到达第三级并联谐振单元L3、C3种的第三电感L3和第三电容C3相连接的一端及第三零点设置电路L34、C34的一端，经过第一级、第二级滤波和第一零点设置电路L12、C12，第二零点设置电路L23、C23的微波信号，在第三并联谐振单元L3、C3谐振频率附近的微波信号进入第三级并联谐振单元L3、C3与第四级并联谐振单元L3、C3之间第三零点设置电路L34、C34，其余非第三并联谐振单元L34、C34谐振频率附近的微波信号通过第三级并联谐振单元L3、C3中的第三电感L3和第三电容C3接地，实现第三级滤波。第三零点设置电路L34、C34的并联谐振频率附近的阻带微波信号，即第三零点频率附近微波信号，因呈现高阻抗被抑制，非第三零点附近的微波频率信号通过第三零点设置电路L34、C34中的第三零点电感L34和第三零点电容C34到达第四级并联谐振单元L4、C4中的第四电感L4和第四电容C4相连接的一端及第四级并联谐振单元L4、C4与第五级并联谐振单元L5、C5之间第四零点设置电路L34、C34的一端，经过第一级、第二级、第三级滤波和第一、第二、第三零点设置电路的微波信号，在第四并联谐振单元L4、C4谐振频率附近的微波信号进入第四零点设置电路L45、C45，其余非第四并联谐振单元谐振频率附近的微波信号通过第四级并联谐振单元L4、C4中的第四电感L4和第四电容C4接地，实现第四级滤波。第四零点设置电路L45、C45的并联谐振频率附近的阻带微波信号，即第四零点频率附近微波信号，因呈现高阻抗被抑制，非第四零点附近的微波频率信号通过第四零点设置电路L45、C45中的第四零点电感L45和第四零点电容C45到达第五级并联谐振单元L5、C5中的第五电感L5和第五电容C5相连接的一端和输出谐振级L7、C7的一端，在第五并联谐振单元L5、C5谐振频率附近的微波信号将继续进行后续滤波，通过第五并联谐振单元L5、C5滤波的微波信号再经过输出谐振级L7、C7滤波，输出谐振级L7、C7谐振频率的微波信号（主要是高次谐波信号）将通过输出电感L7、输出电容C7实现对地短路，完成二次对高次谐波的滤波。经过第一级、第二级、第三级、第四级、第五级滤波以及输入谐振级和输出谐振级两次高次谐波抑制，并且通过第一零点设置电路L12、C12、第二零点设置电路L23、C23、第三零点设置电路L34、C34、第四零点设置电路的微波信号，通过表面安装的50欧姆阻抗输出端口P2的另一端输出，从而实现C波段低插损高次谐波抑制微型滤波器功能。

C波段低插损高次谐波抑制微型滤波器由于是采用多层低温共烧陶瓷工艺实现，其低温共烧陶瓷材料和金属图形在大约900℃温度下烧结而成，所以具有非常高的可靠性和温度稳定性，由于结构采用三维立体集成和多层折叠结构以及外表面金属屏蔽实现接地和封装，从而使体积大幅减小。

C波段低插损高次谐波抑制微型滤波器体积为1.6mm×3.2mm×1.2mm。C波段低插损高次谐波抑制微型滤波器实施例的主要性能测试结果参见图8。该滤波器通带为6180MHz～7340MHz，带宽为1160MHz，滤波器通带内插入损耗均小于2分贝，低阻带0～3700MHz抑制优于-60分贝，高阻带9000MHz～20100MHz抑制优于-38分贝，具有良好的滤波器性能，有效滤除了三倍频之内的一切杂波。

Claims (4)

1.一种C波段低插损高次谐波抑制微型带通滤波器，其特征在于：包括表面安装的50欧姆阻抗输入端口（P1）、输入谐振级（L6、C6）、第一级并联谐振单元(L1、C1) 、第一零点设置电路（L12、C12）、第二级并联谐振单元(L2、C2) 、第二零点设置电路（L23、C23）、第三级并联谐振单元(L3、C3)、第三零点设置电路（L34、C34）、第四级并联谐振单元(L4、C4) 、第四零点设置电路（L45、C45）、第五级并联谐振单元（L5,C5）、输出谐振级（L7、C7）、表面安装的50欧姆阻抗输出端口（P2）、第一耦合电容C8、第二耦合电容C9和接地端；第一级并联谐振单元（L1、C1）由第一电感（L1）和第一电容（C1）并联而成，第二级并联谐振单元（L2、C2）由第二电感（L2）和第二电容（C2）并联而成，第三级并联谐振单元（L3、C3）由第三电感（L3）和第三电容（C3）并联而成，第四级并联谐振单元（L4、C4）由第四电感（L4）和第四电容（C4）并联而成，第五级并联谐振单元（L5、C5）由第五电感（L5）和第五电容（C5）并联而成；

输入端口（P1）与输入谐振级（L6、C6）连接，输出端口（P2）与输出谐振级（L7、C7）连接，该输出谐振级（L7、C7）与输入谐振级（L6、C6）之间并联第一级并联谐振单元(L1、C1)、第二级并联谐振单元(L2、C2)、第三级并联谐振单元(L3、C3)、第四级并联谐振单元(L4、C4)和第五级并联谐振单元(L5、C5)；在第一级并联谐振单元(L1、C1)与第二级并联谐振单元(L2、C2)之间串联第一零点设置电路（L12、C12），第一零点设置电路（L12、C12）由第一零点电感（L12）和第一零点电容（C12）串联而成；第二级并联谐振单元(L2、C2)与第三级并联谐振单元(L3、C3)之间串联第二零点设置电路（L23、C23），第二零点设置电路（L23、C23）由第二零点电感（L23）和第二零点电容（C23）串联而成；第三级并联谐振单元(L3、C3)与第四级并联谐振单元(L4、C4)之间串联第三零点设置电路（L34、C34），第三零点设置电路（L34、C34）由第三零点电感（L34）和第三零点电容（C34）串联而成；第四级并联谐振单元(L4、C4)与第五级并联谐振单元(L5、C5)之间串联第四零点设置电路（L45、C45），第四零点设置电路（L45、C45）由第四零点电感（L34）和第四零点电容（C34）串联而成；输入谐振级是由第六电感（L6）和第六电容（C6）构成的串联谐振单元；输出谐振级是由第七电感（L7）和第七电容（C7）构成的串联谐振单元；所述的第一级并联谐振单元(L1、C1)、第二级并联谐振单元(L2、C2)、第三级并联谐振单元(L3、C3) 第四级并联谐振单元(L4、C4)、第五级并联谐振单元(L5、C5)、输出谐振级（L7、C7）分别接地；第一级并联谐振单元(L1、C1)的非接地端和第三级并联谐振单元(L3、C3)的非接地端之间串联第一耦合电容（C8），第三级并联谐振单元(L3、C3)的非接地端和第五级并联谐振单元(L5、C5)的非接地端之间串联第二耦合电容（C9）。

2.根据权利要求1所述的C波段低插损高次谐波抑制微型带通滤波器，其特征在于：输入端口（P1）、输入谐振级（L6、C6）、第一级并联谐振单元(L1、C1) 、第一零点设置电路（L12、C12）、第二级并联谐振单元(L2、C2) 、第二零点设置电路（L23、C23）、第三级并联谐振单元(L3、C3) 、第三零点设置电路（L34、C34）、第四级并联谐振单元(L4、C4) 、第四零点设置电路（L45、C45）、第五并联谐振单元（L5,C5），输出谐振级（L7、C7）、输出端口（P2）、第一耦合电容（C8）、第二耦合电容（C9）和接地端均采用多层用低温共烧陶瓷工艺实现，其中输入电感（L6）和输出电感（L7）均采用分布参数的带状线实现，输入电容（C6）和输出电容（C7）均采用平板电容实现，第一级并联谐振单元(L1、C1)、第二级并联谐振单元(L2、C2)、第三级并联谐振单元(L3、C3) 、第四级并联谐振单元(L4、C4) 、第五并联谐振单元（L5,C5）均采用三层折叠耦合带状线实现，第一零点电容（C12）、第二零点电容（C23）、第三零点电容（C34）、第四零点电容（C45）均分别采用第一并联谐振单元（L1,C1）与第二级并联谐振单元(L2、C2)之间、第二级并联谐振单元（L2,C2）与第三级并联谐振单元(L3、C3)之间、第三级并联谐振单元(L3、C3)与第四级并联谐振单元(L4、C4)之间、第四级并联谐振单元(L4、C4)与第五级并联谐振单元(L5、C5)之间空间耦合和分布参数电容实现，第一零点电感（L12）、第二零点电感（L23）、第三零点电感（L34）、第四零点电感（L45）均分别采用第一并联谐振单元（L1,C1）与第二级并联谐振单元(L2、C2)之间、第二级并联谐振单元（L2,C2）与第三级并联谐振单元(L3、C3)之间、第三级并联谐振单元(L3、C3)与第四级并联谐振单元(L4、C4)之间、第四级并联谐振单元(L4、C4)与第五级并联谐振单元(L5、C5)之间空间耦合和分布参数电感实现，第一耦合电容（C8）、第二耦合电容（C9）为介质平板“Z”字形电容实现。

3.根据权利要求1所述的C波段低插损高次谐波抑制微型带通滤波器，其特征在于：第一级并联谐振单元（L1、C1）、第二级并联谐振单元（L2、C2）、第三级并联谐振单元（L3、C3）、第四级并联谐振单元（L4、C4）、第五级并联谐振单元（L5、C5）采用分布参数三层折叠耦合带状线结构实现，其中每层带状线一端悬空，另一端接地。

4.根据权利要求1所述的C波段低插损高次谐波抑制微型带通滤波器，其特征在于：其中第一零点设置电路（L12、C12）中，第一零点电感（L12）采用第一并联谐振单元（L1、C1）和第二并联谐振单元（L2、C2）之间空间耦合和分布参数电感实现，第一零点电容（C12）采用第一并联谐振单元（L1、C1）和第二并联谐振单元（L2、C2）之间空间耦合和分布参数电容实现；第二零点设置电路（L23、C23）中，第二零点电感（L23）采用第二并联谐振单元（L2、C2）和第三两个并联谐振单元（L3、C3）之间空间耦合和分布参数电感实现，第二零点电容（C23）采用第二并联谐振单元（L2、C2）和第三并联谐振单元（L3、C3）之间空间耦合和分布参数电容实现；第三零点设置电路（L34、C34）中，第三零点电感（L34）采用第三并联谐振单元（L3、C3）和第四并联谐振单元（L4、C4）之间空间耦合和分布参数电感实现，第三零点电容（C34）采用第三并联谐振单元（L3、C3）和第四并联谐振单元（L4、C4）之间空间耦合和分布参数电容实现；第四零点设置电路（L45、C45）中，第四零点电感（L45）采用第四并联谐振单元（L4、C4）和第五并联谐振单元（L5、C5）之间空间耦合和分布参数电感实现，第四零点电容（C45）采用第四并联谐振单元（L4、C4）和第五并联谐振单元（L5、C5）之间空间耦合和分布参数电容实现。

Images