[go: up one dir, main page]

CN102486907A - 薄膜晶体管形成用基板、半导体装置、电装置 - Google Patents

薄膜晶体管形成用基板、半导体装置、电装置 Download PDF

Info

Publication number
CN102486907A
CN102486907A CN2011103937188A CN201110393718A CN102486907A CN 102486907 A CN102486907 A CN 102486907A CN 2011103937188 A CN2011103937188 A CN 2011103937188A CN 201110393718 A CN201110393718 A CN 201110393718A CN 102486907 A CN102486907 A CN 102486907A
Authority
CN
China
Prior art keywords
aforementioned
substrate
electrode
tft
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011103937188A
Other languages
English (en)
Inventor
佐藤尚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN102486907A publication Critical patent/CN102486907A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/411—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by materials, geometry or structure of the substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H10D30/6756—Amorphous oxide semiconductors

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供薄膜晶体管形成用基板、半导体装置、电装置。该薄膜晶体管形成用基板，在基板主体的厚度方向的任一个面具有薄膜晶体管的构成要素即源电极、漏电极、栅电极的至少一个或具有第1电极；在前述基板主体的内部埋入有连接于前述源电极、前述漏电极、前述栅电极以及前述第1电极的任一个的埋入布线。

Description

薄膜晶体管形成用基板、半导体装置、电装置
技术领域
本发明涉及薄膜晶体管形成用基板、半导体装置、电装置。
背景技术
近年来，液晶显示装置、有机EL显示装置、电泳显示装置等平板显示器(FPD)的一般的结构，通过在由刚性玻璃基板构成的元件基板上形成TFT的有源矩阵并在该元件基板与对置基板之间夹持电光元件(功能元件)而构成。在这样的FPD中，存在重量、柔软性等问题。
作为在元件基板上形成TFT元件的方法，使用如现有文献1所记载，在玻璃基板上依次形成栅电极、半导体层、漏电极、源电极等的方法。然而，随着TFT元件的微细化进展，在使用这样的方法形成TFT元件的情况下，在TFT元件的多层布线间产生的寄生电容(静电电容)会变大，功耗会增大。
另外，一般地，在使用印刷法进行TFT元件的图案形成时其分辨率为L/S＝20/20μm左右，与光蚀刻时的分辩率L/S＝3/3μm大不相同。彩色打印机的分辨率是300dpi，1像素的大小相当于84μm。因此，实现上述印刷法中的图案形成时的分辨率是困难的。
此外，与上述分辨率的问题也有关系，但是即使由于分辨率低所以能够形成TFT元件，也无法确保除其以外直至作成保持电容为止的空间。即使假设能够确保空间，也仅能够形成小的保持电容。因此，在电泳显示装置的情况下会产生改写图像的时间增加、功耗增大的问题，在液晶装置的情况下会产生闪烁增强、图像残留增大的问题。
进而，在高精密显示中，由于TFT元件的寄生电容变大，布线间的电阻也变高，所以时间常数增加。因此，存在图像的改写速度和/或对比度的降低、闪烁增强等问题。若在A4尺寸的基板上以300dpi的分辨率形成TFT元件，则大致为3000×220万像素，占空比为1/3000，成为一般的高清晰度电视的3倍左右的像素数。
在专利文献2中，记载有在多层基板上形成TFT元件且使用多层基板中的布线形成TFT元件的电子设备的制造方法。另外，还公开有将这样的电子设备形成为显示装置的背板。
在专利文献3中，记载有下述结构：在电路基板的与电泳分散液层侧相反侧的背面配置有薄膜晶体管，隔着电路基板设置电泳分散液层和薄膜晶体管，由此防止晶体管的化学劣化。
【专利文献1】特开2010-135584号公报
【专利文献2】特表2010-506400号公报
【专利文献3】特开2004-004714号公报
然而，在专利文献2中，由于以完全单独的工序形成多层基板和由在该多层基板上形成的TFT元件等构成的薄膜部件形成层，所以工序数多且制造变得繁琐。另外，为了使TFT元件具有开关功能和/或显示图像驱动功能，需要形成保持电容。因此，除了需要在TFT层形成保持电容的工序以外，还需要用于形成保持电容的空间，高精细化变得困难。进而，一般由于多层基板由不透明基板构成所以难以进行修复，导致成品率的下降等，产生各种问题。
另外，在专利文献3中，由于薄膜晶体管在电路基板的背面构成，所以容易被湿度等侵蚀而有可能产生故障。另外，有在电光装置的制造时容易出现损伤等问题。
发明内容
本发明是鉴于上述现有技术的问题而实现的，其目的之一在于提供通过使TFT元件的构成要素之中的至少一个内置于多层基板内而能够实现薄膜晶体管的高精细化的薄膜晶体管形成用基板、半导体装置、电装置。
本发明的薄膜晶体管形成用基板，在基板主体的厚度方向的任一个最表面具有薄膜晶体管的构成要素即源电极、漏电极、栅电极的至少一个或具有第1电极；在前述基板主体的内部埋入有连接于前述源电极、前述漏电极、前述栅电极以及前述第1电极的任一个的埋入布线。
据此，由于设置于基板主体的表面的薄膜晶体管的构成要素的至少一部分所连接的埋入布线埋入于基板主体的内部，所以能够实现薄膜晶体管的高精细化。
此外，也可以设定为下述构成：前述埋入布线是扫描线、数据线、保持电容线、保持电容、信号线以及电源线中的任一种。
据此，通过将伴随着薄膜晶体管的高精细化而增加的布线埋入基板主体的内部，能够分别充分地确保薄膜晶体管以及埋入布线的形成空间。因而，能够消除基板上的布线形成空间的问题并且可以实现薄膜晶体管的高精细化。
此外，也可以设定为下述构成：前述基板主体包括层叠多个基材而成的基板；前述埋入布线埋入到前述多个基材的任一个前述基材内，或多条前述埋入布线埋入到分别不同的前述基材内。
据此，通过将基板设定为多个基材层叠而成的多层基板构造，能够对埋入布线的数量没有限制地确保它们的形成空间，并且可以良好地保持多条埋入布线。
此外，也可以设定为下述构成：前述基板主体具有柔性或伸缩性。
据此，通过将上述的埋入布线设置于基板主体的内部，能够以与薄膜晶体管的连接可靠性高的状态使基板主体弯曲而使用。
此外，也可以设定为下述构成：在前述基板主体的内部埋入有电子部件。
据此，由于将用于驱动薄膜晶体管的电子部件埋入到基板主体的内部，所以能够充分地确保电子部件的形成空间。此外，在使基板弯曲使用的情况下也可将电子部件良好地保持在主体内部，在电子部件与埋入布线之间得到高的连接可靠性。
此外，也可以设定为下述构成：多个前述电子部件彼此的配置间隔，为各电子部件的1边长度的1倍以上，优选为前述1边长度的3倍以上。
据此，能够防止由电子部件阻碍电子部件内置基板的弯曲的情况。由此，由于可以使薄膜晶体管形成用基板如例如文具的垫那样缓慢地弯曲使用，所以通用性高。此外，通过将上述配置间隔设定为各电子部件的1边长度的3倍以上，能够进一步提高柔性。
此外，也可以设定为下述构成：前述电子部件至少包含IC、电容器、电阻、感应器的一种以上而构成。
此外，也可以设定为下述构成：前述源电极、前述漏电极以及前述栅电极的任一个或前述第1电极的至少一部分埋入前述基板主体的内部而连接于前述埋入布线。
据此，由于将电极的至少一部分埋入基板内，所以即使在使基板弯曲的状态下进行使用，也能够将各电极与连接于其的电极或布线等的连接状态设定为良好的状态。
此外，也可以设定为下述构成：前述埋入布线的线宽，设定为比配置于前述埋入布线彼此之间的绝缘部件的厚度的各尺寸小的尺寸。
据此，能够减小在布线间形成的寄生电容。由此，可防止串扰和/或显示不均的发生。
本发明的半导体装置，具备：基板，其包括上述的薄膜晶体管形成用基板；薄膜晶体管，其包含在前述基板上形成的前述薄膜晶体管的构成要素的一部分而构成，具有半导体层、栅电极、漏电极以及源电极；前述第1电极，其连接于前述漏电极；以及埋入布线，其埋入前述基板内而连接于前述薄膜晶体管。
据此，由于设置于基板主体的表面的薄膜晶体管的构成要素的至少一部分所连接的埋入布线埋入于基板主体的内部，所以能够实现薄膜晶体管的高精细化。此外，由于在基板主体的内部保持埋入布线，所以能够防止这些布线的断线等，并且还能够良好地维持与薄膜晶体管的连接状态，所以可得到可靠性高的半导体装置。
此外，也可以设定为下述构成：前述源电极以及前述漏电极与前述第1电极在同一层形成。
据此，能够在同一工序中形成源电极以及漏电极和第1电极。
此外，在前述薄膜晶体管中，也可以设定为半导体层、前述源电极以及前述漏电极的至少一部分通过一对前述栅电极挟入的双栅构造。
据此，通过设定为双栅构造，能够提高薄膜晶体管的高频特性。
本发明的电装置，具备：元件基板，其包括上述的半导体装置；对置基板，其与前述元件基板相对配置；以及功能元件，其配置于前述元件基板与前述对置基板之间；其中，前述对置基板在前述功能元件侧具有对置电极；前述元件基板在前述功能元件侧的面具有多个第1电极；对于前述多个第1电极，在与前述对置电极之间由前述电子部件供给用于驱动前述功能元件的电压。
据此，由于具备元件基板，该元件基板由具有特性的不均一小的高精细的薄膜晶体管的半导体装置构成，所以可得到可靠性高的电装置。
此外，也可以设定为下述构成：前述元件基板以及前述对置基板具有柔性。
据此，可得到可以在弯曲的状态下使用并且薄且轻、坚固性高的电装置。此外，由于即使是使电光装置以弯曲的状态使用的情况，也可在上述的基板主体的内部保持埋入布线，所以能够防止这些布线的断线等，并且还能够良好地维持与薄膜晶体管的连接状态，所以可得到可靠性高的半导体装置。
此外，也可以设定为下述构成：前述元件基板以及对置基板具有伸缩性。
据此，可得到可以在弯曲的状态下使用并且薄且轻、坚固性高的电装置。此外，由于即使是使电光装置以弯曲的状态使用的情况，也可在上述的基板主体的内部保持埋入布线，所以能够防止这些布线的断线等，并且还能够良好地维持与薄膜晶体管的连接状态，所以可得到可靠性高的半导体装置。
此外，也可以设定为下述构成：前述功能元件是具有排列多个像素而成的显示部的显示元件。
据此，可得到如纸那样薄且轻、可以在弯曲的状态下使用的显示元件，通用性高。
此外，也可以设定为下述构成：具有遍及多个前述像素形成的一对电极和在前述一对电极间隔着绝缘部件配置的保持电容线，在前述一对电极与前述保持电容线之间分别形成保持电容。
据此，能够获得较多保持电容的形成面积。此外，通过将保持电容埋入上述的基板主体的内部，能够充分地确保元件基板的薄膜晶体管的形成区域，所以可以实现高精细化。
此外，也可以设定为下述构成：配置于前述栅电极与前述漏电极以及前述源电极之间的栅绝缘膜和覆盖在该栅绝缘膜上的保护层，按每个前述像素选择性地设置。
据此，能够降低栅绝缘膜及保护层的材料成本。
此外，也可以设定为下述构成：在构成前述基板的多个基材之中的至少任意一个基材的厚度方向的一个面设置有耐湿层。
据此，由于能够提高对于功能元件的耐湿性，所以能够防止伴随着泄漏电流的增加而功耗增加的情况。
附图说明
图1(a)是表示构成电装置的第1实施方式的元件基板的概略结构的俯视图，(b)是(a)的A-A剖面图。
图2是图1(a)中所示的区域C的放大俯视图。
图3是图2的B-B剖面图。
图4是放大表示1像素的概略结构的俯视图。
图5是图4的C-C剖面图。
图6是表示具备上述的元件基板的电泳显示装置的概略结构的局部剖面图。
图7是表示具备上述的元件基板的液晶装置的概略结构的局部剖面图。
图8是表示第2实施方式的元件基板上的像素结构的俯视图。
图9是沿图8的E-E线的剖面图。
图10是表示第3实施方式的元件基板的像素结构的俯视图。
图11是沿图10的F-F线的剖面图。
图12(a)～(d)是表示控制晶体管的源电极与数据线的连接结构的剖面图。
图13是概略地表示第4实施方式的元件基板上的1像素的结构的俯视图。
图14(a)是沿图13的G-G线的剖面图，(b)是表示元件基板的变形例的剖面图。
图15是概略地表示第5实施方式的元件基板上的1像素的结构的俯视图。
图16是沿图15的H-H线的剖面图。
图17(a)是概略地表示第6实施方式的元件基板上的1像素的结构的俯视图，图17(b)是沿(a)的I-I线的剖面图。
图18(a)是概略地表示第7实施方式的元件基板上的1像素的结构的俯视图，(b)是沿(a)的J-J线的剖面图。
图19(a)是概略地表示第8实施方式的元件基板上的1像素的结构的俯视图，(b)是沿(a)的K-K线的剖面图。
图20(a)～(c)是表示控制晶体管的结构例的剖面图。
图21是表示具备耐湿层的元件基板的概略结构的局部剖面图。
图22(a)、(b)是表示在机器人的指尖设置有感压传感器的例子的图。
图23是表示感压传感器的结构的剖面图。
符号说明
1a、1b、2a、2b...保持电容电极(埋入布线)，5...显示部，22、23...电子部件，22a、23a...外部连接用端子，30...第1基板(薄膜晶体管形成用基板：基板主体)，30A、30B、30C、30D、30E...基材(绝缘部件)，32...电光元件(功能元件、显示元件)，35、35A...像素电极(第1电极)，37...对置电极，38、42、43...保护层、40、40A、40B、41a...半导体层，41b...栅绝缘膜，41c...源电极，41d...漏电极，41e、412e...栅电极，44...连接电极，66...扫描线(埋入布线)，68...数据线(埋入布线)，69...保持电容线(埋入布线)，69A...保持电容连接线(埋入布线)，82、83、84...耐湿层，100...电光装置(电装置)，101...电泳显示装置(电装置)，102...液晶装置(电装置)，300、301、302、303、304、305、306、307、308...元件基板(半导体装置)，310...对置基板，Cs、Cs1、Cs2...保持电容(埋入布线)，TRc...控制晶体管TRc(薄膜晶体管)。
具体实施方式
以下，关于本发明的实施方式，参照附图进行说明。另外，在以下的说明所使用的各附图中，为了将各部件设定为可以识别的大小，适宜改变各部件的比例尺。
第1实施方式
图1(a)是表示构成电装置的第1实施方式的元件基板的概略结构的俯视图，图1(b)是表示电装置的概略结构的剖面图。
如图1(a)、(b)所示，电光装置(电装置)100，通过在都具有柔性的元件基板300与对置基板310之间夹持电光元件(功能元件)32而构成。
元件基板(半导体装置)300，包括第1基板(薄膜晶体管形成用基板)30和驱动电路层24，所述第1基板由多个层叠起来的基材构成。第1基板30构成为包含具有扫描线、数据线、保持电容线等埋入布线的布线层67、扫描线驱动电路61以及数据线驱动电路62。进而，在元件基板300的最上层设置有构成控制晶体管TRc的源电极41c、漏电极41d、栅电极41e以及像素电极(第1电极)35的至少1个。在许多情况下，这些电极的一部分被埋入第1基板30中，包含这些电极而形成第1基板30。驱动电路层24具有像素电极(第1电极)35以及控制晶体管(薄膜晶体管)TRc等。
另一方面，对置基板310，构成为具有对置电极37及第2基板31。并且，元件基板300具有比对置基板310大的俯视尺寸。
在元件基板300与对置基板310重叠的区域，形成有多条扫描线(埋入布线)66和多条数据线(埋入布线)68，形成有对应于这些布线的交叉位置矩阵状地配置多个像素40而成的显示部5。在该显示部5的周边、即元件基板300的与对置基板310相比向外侧伸出的第1基板30内部，埋入有具有多个电子部件22而构成的扫描线驱动电路61和具有多个电子部件23而构成的数据线驱动电路62。
扫描线驱动电路61，经由m条扫描线66(Y1、Y2、...、Ym)连接于各个像素40，在各电子部件22的控制之下，依次选择第1行到第m行的扫描线66，经由所选择的扫描线66供给选择信号，该选择信号规定按每个像素40设置的控制晶体管TRc(参照图2)的导通定时。
数据线驱动电路62，经由n条数据线68(X1、X2、...、Xn)连接于各个像素40，在各电子部件23的控制之下，向像素40供给图像信号，该图像信号规定与各个像素40对应的像素数据。
在此，能够使电光装置100弯曲多少，与元件基板300的材料本身的柔性以及埋入第1基板30内的多个电子部件(IC)22、23的大小和/或配置间隔有关。在此，在图1(a)所示的X方向以及Y方向相邻的电子部件(IC)22、23彼此的配置间隔，设定为各电子部件(IC)22、23的一边的长度的5倍以上。具体地，由于电子部件(IC)22、23的一边为2mm，所以相邻的电子部件(IC)22、23彼此之间的距离为10mm以上。
通过以这样的间隔配置多个电子部件(IC)22、23，对于元件基板300，能够赋予与第1基板30的构成材料(聚酰亚胺材料)原本具有的柔性大致同等的柔性。对于元件基板300，为了使之具有与第1基板30的材料同等的柔性，需要将电子部件(IC)22、23彼此的配置间隔设定为电子部件(IC)22、23的一边的至少3倍以上。
另外，作为目标，通过将电子部件(IC)22、23彼此的配置间隔设定为电子部件(IC)22、23的一边的1倍以上，如例如文具的垫那样，可以使元件基板300缓慢弯曲。在该状态下，由于电子部件(IC)22、23本身不弯曲所以无法赋予小的曲率半径，但是对于元件基板300是可以赋予柔性的。
另外，电子部件(IC)22、23的一边的长度小于等于5mm，如果可能则优选小于等于3mm，进一步优选小于等于1mm。小的电子部件(IC)22、23这一方，在使元件基板300弯曲时难以破裂，也能够提高坚固性。在使元件基板300弯曲时对电子部件(IC)22、23施加的应力也变小。由此，能够防止电子部件(IC)22、23的破裂，并确保第1基板30与电子部件(IC)22、23的粘接状态和/或电子部件(IC)22、23的连接端子(未图示)与对这些连接端子进行连接的连接布线(未图示)的连接状态。
在此，不特别规定电子部件(IC)22、23在元件基板300内的内置位置、即电子部件(IC)22、23在元件基板300的厚度方向的位置。既可以在构成第1基板30的基材30A侧配置全部的电子部件(IC)22、23，也可以在基材30B侧配置全部的电子部件(IC)22、23，也可以在基材30A以及基材30B分别各配置多个电子部件(IC)22、23。另外，构成第1基板30的基材的数量不限于2个，也可以将全部的电子部件(IC)22、23分别设置于单独的基材。
电子部件22、23，也可以不埋入在显示部5的外部，而埋入在显示部5内的第1基板30内。该结构能够使显示部5以外的区域变小。
另外，已知有：通过研磨等使电子部件(IC)22、23的厚度变薄至20μm以下，由此对各电子部件(IC)22、23赋予与元件基板300同等的柔性。但是，此时也由于电子部件22、23具有弹性，所以通过如上述那样规定位置能够提高连接可靠性等。
另外，上述虽然举显示元件驱动用的电子部件(IC)22、23为例进行了说明，但是在各种IC(其他的电子部件(IC)22、23)和/或电容器、电阻及感应器、开关等刚性电子部件时也是同样的。
如图1(a)所示，在本实施方式的元件基板300，经由连接布线基板201连接有外部装置202。在该连接布线基板201，安装有用于使扫描线驱动电路61以及数据线驱动电路62工作的外部电路等。对外部装置202，使用电源等。
图2是图1(a)所示的区域C的放大俯视图。图3是图2的B-B剖面图。
如图2以及图3所示，在显示部5配置有多个像素40，按每个像素40设置有控制晶体管TRc以及像素电极35等。
控制晶体管TRc具有：具有源区域以及漏区域的俯视大致矩形状的半导体层41a、从数据线68延伸的源电极41c、将半导体层41a与像素电极35连接的漏电极41d、从扫描线66延伸的栅电极41e。在像素电极35与保持电容线69重叠的区域，形成有保持电容Cs。构成保持电容Cs的一个保持电容电极1a连接于漏电极41d，另一个保持电容电极1b连接于保持电容线69。
控制晶体管TRc是控制向像素40的图像信号的输入的开关元件，经由控制晶体管TRc供给的图像信号电压保持于保持电容Cs。并且，以与保持电容Cs的电压相应的电流驱动电光元件32。在此，控制晶体管TRc是N-MOS(Negative Metal Oxide Semiconductor：阴极金属氧化物半导体)晶体管。
另外，构成像素40的晶体管，也可以置换为具有与其同等功能的其他种类的开关元件。例如，也可以代替N-MOS晶体管而使用P-MOS晶体管。
在显示部5的周围(非显示区域)，设置有扫描线驱动电路61以及数据线驱动电路62。并且，从显示部5延伸出的多条扫描线66，连接于构成扫描线驱动电路61的电子部件22。另外，从显示部5延伸出的多条保持电容线69，其各自一端侧通过保持电容连接线69A相互连接，经由该保持电容连接线69A连接于电子部件22。进而，从显示部5延伸出的多条数据线68，经由连接于其各自一端侧的数据线连接布线68A连接于电子部件23。在此，对于1个电子部件22、23，连接有2条或多条扫描线66或数据线68。
如图3所示，本实施方式的元件基板300，由在内部包含布线层67的第1基板30和在第1基板30上形成的驱动电路层24构成，与对置基板310共同具有柔性。因此，适合于电子纸和/或人工皮肤等需要柔性的用途。
对置基板310，在由厚度100μm的PET构成的透明的第2基板31上，形成由厚度0.1μm的ITO构成的对置电极37。由于通过第2基板31观察电光元件32，所以其是透明的。
第1基板30，包括层叠起来的5个基材(绝缘部件)30A～30E、其内部的布线和/或电路以及在最上层的基材30E上设置的源电极41c、漏电极41d。源电极41c和漏电极41d其一部分埋入基材30D、30E中。在内部埋入的布线是扫描线(埋入布线)66、数据线(埋入布线)68、保持电容(埋入布线)Cs、保持电容线(埋入布线)69、扫描线驱动电路61以及数据线驱动电路62。此外，也可以埋入信号线以及电源线、布线和/或电极间的连接线、电容器、电阻这样的电子部件。基材30A～30E是由厚度50μm的聚酰亚胺构成的柔性基板。由于用户从对置基板310侧观看图像，所以第1基板30可以是非透明基板。
具体地，在基材30A，在形成于其表面侧的凹部内埋入有：构成扫描线驱动电路61的多个电子部件22和构成数据线驱动电路62的多个电子部件23(电子部件23：在图3中未图示)。在此，电子部件(IC)22的周围的基材是非透明的。因此，不会产生由光泄漏引起的电子部件(IC)22的误工作。
在基材30A上形成有：成为保持电容Cs的一个电极(埋入布线)1b的保持电容线69以及将保持电容线69与电子部件22连接的保持电容连接线(埋入布线)69A，保持电容线69以及保持电容连接线69A由厚度3μm的Cu布线构成。在以覆盖这些保持电容线69以及保持电容连接线69A的方式层叠于基材30A上的基材30B的表面，按每个像素40设置有多个保持电容Cs的另一个电极(埋入布线)1a。
在层叠于基材30B上的基材30C的表面形成有多条数据线68，其经由接触孔H1(图2)连接于在基材30A的表面设置的数据线连接布线68A(图2)。在此，接触孔H1，通过将数据线68的一部分埋入基材30B、30C内而形成。这样，多条数据线68分别连接于构成数据线驱动电路62的各电子部件23(外部连接用端子23a)。
在层叠于基材30C上的基材30D的表面，设置有多条扫描线66。各扫描线66，经由贯通基材30B、30C、30D的接触孔H2连接于电子部件22，电子部件22构成配置于基材30A内的扫描线驱动电路61。接触孔H2形成于与电子部件22的外部连接用端子22a重叠的位置。并且，覆盖扫描线66而在基材30D上层叠有基材30E。这样，在构成本实施方式的元件基板300的第1基板30内部，埋入有包含扫描线66、数据线68、保持电容Cs、保持电容线69、扫描线驱动电路61以及数据线驱动电路62的布线层67。
在此，扫描线66、数据线68、构成保持电容Cs的一对保持电容电极(埋入布线)1a、1b以及保持电容线69，由厚度5μm的Cu布线构成。
在第1基板30(基材30E)的表面形成的像素驱动用的驱动电路层24，按每个像素40具有控制晶体管TRc和像素电极35。控制晶体管TRc的源电极41c，经由贯通基材30D、30E的接触孔H3连接于数据线68，漏电极41d经由贯通基材30C、30D、30E的接触孔H5连接于保持电容Cs的保持电容电极1a。这些源电极41c以及漏电极41d，由厚度0.2um的Au布线或Cu布线构成。
并且，以搭边于按每个像素40设置的源电极41c及漏电极41d的周边部的方式，设置有由厚度50nm的并五苯构成的半导体层41a。以覆盖这些源电极41c、漏电极41d以及半导体层41a的方式，在基材30E的整个表面设置有由厚度0.5μm的聚酰亚胺构成的栅绝缘膜41b。
在栅绝缘膜41b的表面上，在与半导体层41a重叠的位置，设置有构成控制晶体管TRc的栅电极41e。该栅电极41e由厚度300nm的Cu膏构成。
并且，在栅绝缘膜41b的整个表面，覆盖栅电极41e而设置有由厚度1μm的丙烯酸构成的保护层42，在其表面上按每个像素40形成有多个由碳膏构成的像素电极35。该像素电极35经由贯通保护层42及栅绝缘膜41b的厚度方向的接触孔H4连接于下方的漏电极41d。这样，构成本实施方式的元件基板300。保护层42上的像素电极35的膜厚为0.2μm。
此外，显示部5的设置驱动电路层24的区域并不限于图2所示的区域。在图2中，为了容易理解第1基板30内的布线层67和第1基板30上的驱动电路层24的结构而将其并排图示，但实际上可以在第1基板30内埋入布线层67，使其以俯视与驱动电路层24重叠的方式配置。
因此，在第1基板30上，可以将控制晶体管TRc形成为更加宽阔的面积。这意味着能够以相同图案规则构成具备更加高精细的控制晶体管TRc的元件基板300。具体地，俯视在埋入于第1基板30内的各种布线及保持电容Cs上制作控制晶体管TRc，实现高精细化。特别地，这在如有机TFT和/或氧化物TFT那样以涂敷法制作的情况下特别有效。
此外，在像素区域内占用形成面积较多的是保持电容Cs。因此，将保持电容Cs埋入第1基板30内对于控制晶体管TRc的高精细化是有效的。
在此，上述的控制晶体管TRc，通过反复进行材料的涂敷及烧制而制作。一般地，在硅类和/或氧化物TFT中，使用离子CVD和/或溅射法进行制作。在该方法中，通过离子的生成使基板带强电。在本实施方式中，由于在埋入有多个电子部件22、23的第1基板30上制作控制晶体管TRc，所以通过将第1基板30暴露于离子中，使电子部件22、23静电破坏。例如，静电经由电子部件22、23的外部连接用端子22a、23a侵入其内部。因此，优选以不使用离子的方法制作TFT。
作为该手法的之一，举出使用印刷和/或喷墨法涂敷材料的方法和/或使用蒸镀或溶胶凝胶法的方法。
另外，一般地，已知有机TFT的半导体材料与透明的氧化物TFT不同，其吸收光。若吸收光则会产生光泄漏电流，有机的载流子被取入到栅绝缘膜41b中而使阈值Vth偏移。因此，第1基板30优选是非透明基板。
在本实施方式中，在制作第1基板30的工序中形成扫描线66、数据线68、保持电容线69以及保持电容Cs和/或配置于第1基板30的表面的控制晶体管TRc的源电极41c和漏电极41d。一般地，使用光蚀刻法形成在第1基板30内部以及其表面上形成的各种布线和/或电极。因此，可形成尺寸的不均一小的源电极41c和漏电极41d。在顶栅、底部接触构造的TFT中，由于源电极41c和漏电极41d决定沟道长，所以能够使用光蚀刻法制作便表示能够制作TFT特性(导通电流和/或截止电流等)的不均一小的TFT。
特别地，如有机TFT和/或氧化物TFT那样使用涂敷法形成的TFT，一般以不使用光蚀刻法形成为目标进行开发。这是由于若使用光蚀刻法则制造成本会增大。但是源电极41c和漏电极41d间的距离是沟道长，对TFT特性直接产生影响。其尺寸的不均一成为TFT特性的不均一，成为显示的不均匀性的原因。因此，需要使尺寸不均一变小。因此，将源电极41c以及漏电极41d作为第1基板30的结构的一部分，能够使用光蚀刻法形成这些电极，在可以实现低成本化、与TFT特性的提高相伴的品质的提高方面有大的效果。特别地，在用涂敷法制作的有机TFT和/或氧化物TFT的情况下效果高。
进而，由于将源电极41c、漏电极41d的一部分埋入第1基板30中，连接可靠性高，能够实现坚固的电光装置。
只是，原理上也可以使用等离子制作，也可以制作非晶硅TFT、低温多晶硅TFT、a-IGZO那样的氧化物TFT。
另外，在本实施方式中，作为TFT构造表示了顶栅且底部接触的例子，但是也可以是其他的结构。例如也可以设定为底栅且底部接触、顶栅且顶部接触、底栅且顶部接触。
另外，在图2以及图3中，扫描线66、数据线68、保持电容线69、保持电容Cs的保持电容电极1a、1b适宜设置于分别不同的基材(区域)上。多层基板由于一般不透明且结构也复杂，所以在检查中即使产生不良状况也难以修复。因此，优选能够从最初开始以高成品率形成的结构。在此，为了防止各种布线以及电极间的短路，将其分别设置于不同的层。特别地，由于保持电容线69(保持电容电极1b)以及保持电容电极1b其形成面积大，所以容易发生短路不良。因此，特别地，优选保持电容线69在与扫描线66和/或数据线68单独层形成。
另外，如后所述，在如使具有SRAM那样的存储器功能时那样将电源布线形成于显示区域内时，优选将电源布线也形成在不同的层(基材上)。
另外，为了防止各种布线的断线，也可以设定为2重布线。在此所谓的2重构造，是在同一层内使1条布线分离为2条而配置的构造。即使单方断线，布线本身也不会断线。此时，即使简单地将1条布线变粗也可防止断线，但是布线的寄生电容会增加从而功耗增加。因此，优选将1条布线分割为多条而进行布线。
另外，如图3所示，构成扫描线驱动电路61以及数据线驱动电路62的多个电子部件22、23埋入第1基板30内。另外，电子部件22、23，由于配置固定于相接合的基材30A以及基材30B彼此之间，因此与连接于电子部件22、23的扫描线66以及保持电容连接线69A(保持电容线69：图2)的连接可靠性高。本实施方式的元件基板300(柔性基板)由于是折弯(弯曲)使用的基板，所以连接可靠性特别重要。在第1基板30(元件基板300)的表面和/或背面使用ACF等连接电子部件22、23的情况下，在将元件基板300折弯(弯曲)时容易产生连接不良。因此，通过使电子部件22、23埋入第1基板30中，可获得适合于弯曲使用(折弯使用)的元件基板300的坚固性。
图4是放大表示1像素的概略结构的俯视图，图5是图4的C-C剖面图。
在此，关于寄生电容进行描述。
以往，在玻璃基板上形成的驱动电路层之中，栅绝缘膜41b的厚度是0.5μm左右，扫描线66、数据线68及保持电容线69的布线宽度是3μm左右。在代表性的底栅顶部接触构造中，栅绝缘膜41b也兼作数据线68和扫描线66、保持电容线69间的层间绝缘膜，成为薄的绝缘膜。进而，由于扫描线66、数据线68以及保持电容线69的布线宽度比栅绝缘膜41b的膜厚尺寸大，所以在各布线间会形成大的寄生电容。已知由于该寄生电容会产生串扰和/或显示不均。特别地，若产生扫描线66、数据线68以及保持电容线69的波形钝化则对显示直接产生影响。
相对于此，在图4以及图5所示的本实施方式的柔性的元件基板300中，由于层间绝缘膜成为第1基板30的各基材30A～30E的厚度，所以具有比玻璃基板的情况大1数量级的厚度。一般的各基材的厚度是2～200μm。如图5所示，在扫描线66与数据线68交叉(重叠)的区域和数据线68与保持电容线69交叉(重叠)的区域分别产生寄生电容(CP)。以基板的膜厚能够实现小的寄生电容(CP)，但是进一步地，通过将埋入第1基板30内的各种布线的线宽设定为[各种布线宽度(扫描线66、数据线68、保持电容线69)＜构成寄生电容的第1基板30的基材的厚度]这样的关系，与使用玻璃基板的结构比较，能够使在这些布线间产生的寄生电容进一步减小。
图6是表示具备上述的元件基板的电泳显示装置的概略结构的局部剖面图。
图6所示的电泳显示装置(电装置)101，通过在上述的元件基板300上隔着作为电光层(显示元件)32使用的电泳层配置对置基板310而构成。对置基板310，通过在由厚度100μm的PET构成的第2基板31上形成由厚度0.1μm的ITO构成的对置电极37而构成。电泳层(电光元件32)通过排列多个微囊20而构成。并且，保持于微囊20内且以相互不同的极性带电的白微粒和黑微粒，基于施加于像素电极35与对置电极37之间的电压而移动，由此进行显示。
另外，作为电泳层的结构，也可以不是使用微囊20的结构，而既可以使用分隔壁那样的其他间隔的方法，也可以是没有间隔的结构。
图7是表示具备上述的元件基板的液晶装置的概略结构的局部剖面图。
图7所示的液晶装置(电装置)102，通过在上述的元件基板300上隔着作为电光层(显示元件)32使用的液晶层配置对置基板310而构成。该对置基板310形成与先前所述的电泳显示装置的对置基板同样的结构。
作为液晶材料，应用如宾主液晶、PDLC(高分子分散型液晶)、PNLC(高分子网络型液晶)那样单元间隙d的影响小的液晶。一般地，液晶根据单元间隙d与折射率的各向异性Δn之积Δn·d而进行光学设计。在采用柔性基板的情况下，在使液晶显示装置弯曲时单元间隙发生变化。因此，若将液晶显示装置卷为筒状则有时显示的颜色和/或对比度会偏移。因此，优选使用上述的液晶材料，但是其以外的液晶材料也是可以的。
在此，在使用液晶材料的情况下，由于其本身没有存储性，所以优选在各像素中设置SRAM那样的易失性存储器。
另外，在液晶装置的情况下需要偏振板。相对于此，在上述的电泳显示装置的情况下由于不需要偏振板所以可以实现明亮的显示。
另外，也可以代替液晶材料，而使用电致发光、电致变色、电润湿等。
这样，在使用液晶材料和/或电泳材料构成的电光装置中，作为构成元件基板300的第1基板30以及构成对置基板310的第2基板31的材料，使用具有柔性的聚酰亚胺材料。具有柔性的材料一般是有机材料，线膨胀系数比刚性的无机材料大致大1数量级，热传导系数小1数量级。因此，若元件基板300发热则热容易滞留，从而基板伸长。因此，电光装置会发生翘曲。进而，若在该状态下以使电光装置弯曲的状态使用，则有可能会产生电子部件22与布线的连接不良和/或布线的断线等。现状，有在使用电致发光的电光装置中使用具备热扩散器的无机基板而使热不会滞留于元件基板的技术方案，但是其结构复杂。
并且，具备由以柔性或者有机材料为主体的材料构成的元件基板300(第1基板30)。在以使本实施方式那样的电光装置100弯曲的状态进行使用的情况下，作为电光材料(电光元件)优选使用发热少的材料。所谓发热少的材料，是在进行显示时成为尽可能低电流和/或低电压的材料。最适合的是具有存储性的电光材料，是在施加一次电压之后即使处于未施加电压的状态也能够保持显示的材料。具体地，是电泳材料和/或电致变色材料。其次适合的，是使用不以电流驱动而是以电压驱动的材料，是液晶和/或电润湿材料。最不优选的，是以电流驱动的电致发光材料。
另外，作为元件基板300的第1基板30和/或第2基板31而使用的材料，举出具有柔性的聚酯、PET和/或其他的有机材料、无机材料。另外，如果不具有柔性，则也可以使用BT树脂、烯丙基化亚苯基树脂、液晶聚合物、PEEK、环氧树脂、酚醛纸、环氧纸、玻璃复合材料、环氧玻璃、薄玻璃、特氟隆(注册商标)、陶瓷、这些材料的复合材料和/或其他的有机、无机材料。
另外，若使用涂覆有橡胶和/或丙烯酸等有机材料的无纺布、织布等具有伸缩性的基材，则也可以赋予伸缩性。
另外，作为像素电极35、对置电极37、源电极41c、漏电极41d、栅电极41e、保持电容Cs的保持电容电极1a、1b、各种布线(扫描线66、数据线68、保持电容线69等)所使用的材料，也可以使用Cu、Au以外的金属膏、金属、碳纳米管等有机导电性材料、无机导电性材料、透明电极(ITO)等。
另外，也可以设定为信号线和/或电源线也作为埋入布线而埋入第1基板30内的结构。
另外，构成第1基板30的基材的数量和/或厚度也不限于上述。也可以按每层改变基材。布线和/或IC、电子部件的位置也没有限定。另外，第1基板30也可以不是多层基板而由单层基板构成，只要在第1基板30内能够埋入电子部件和TFT的布线和/或电极，便不限于多层基板。为了确保大的保持电容Cs，也可以使构成保持电容Cs的基材(介于电极1a、1b间)或其一部分变薄、改变为高介电常数材料。
另外，作为像素电路的结构，也可以设定为通过前级的扫描线66在保持电容Cs保持电容的前级栅电容方式。
通过设定为在第1基板30内埋入保持电容Cs的结构，可以将保持电容Cs的形成区域确保得较大。在现有的结构中，由于在同一平面内存在TFT和/或各种布线等，所以不能确保各自充分的形成面积。因此，通过如本实施方式那样，在与TFT不同的位置、即第1基板30的内部埋入保持电容Cs，可以分别充分地确保控制晶体管TRc以及保持电容Cs的形成面积。
在此，在图2～图7中，在扫描线66与数据线68俯视不重叠的位置图示了保持电容Cs，但是由于在实施时在与扫描线66以及数据线68不同的层形成，所以即使俯视重叠也没问题。
通过充分地确保保持电容Cs的形成面积，保持电容Cs中积蓄的电容变大。若电容大则用于转换图像的改写次数减少，可实现功耗的减少、闪烁和/或图像残留的减小、对比度的增加等。
例如，在作为电光材料而使用电泳材料的情况下，需要用于使带电微粒移动的电荷量。对于1像素提供以1次的写入工作所保持的电荷量Cs×V(V：写入于保持电容Cs的电荷量)。若将使带电微粒移动所需的电荷量设定为Q，则为了改写电泳显示装置的画面而所需的改写次数，根据下述的式1得到。
【式1】
N＝Q/(Cs×V)…(1)
另外，根据上述实施方式，由于成为将扫描线66、数据线68、保持电容线69等埋入第1基板30内的结构，所以能够很大地获取控制晶体管TRc的形成区域。
在上述实施方式中，设定为将驱动像素TFT的扫描线驱动电路61以及数据线驱动电路62埋入第1基板30(元件基板300)内的结构，但也可以用其他的方法。也可以使用所谓以TFT构成驱动电路的内置驱动器，另外，也可以设定为在第1基板30上直接安装IC芯片的COG方式和/或将安装有外部电路的柔性基板连接于第1基板30的结构。或者，也可以设定为通过将外部电路等埋入元件基板300(第1基板30)内而内置的结构。
图6、7中所示的电光装置在实际使用时边像纸那样反复折弯边使用。因此，与第1基板30上的电极和/或电子部件22的连接可靠性极为重要。
第2实施方式
接下来，关于第2实施方式的元件基板的结构进行描述。
图8是表示第2实施方式的元件基板上的像素结构的俯视图，图9是沿图8的E-E线的剖面图。像素TFT是底栅底部接触构造。在与栅电极41e相同层在第1基板30上设置有保持电容连接部69a、69b。
如图8以及图9所示，在本实施方式中，在构成元件基板301的第1基板30内，遍及相邻的2个像素40A、40B埋入有保持电容Cs1、Cs2。保持电容Cs1、Cs2，由在相互不同的层形成的一对保持电容电极2a的某一方和配置于其间的保持电容电极2b分别构成。保持电容电极2a、2b呈俯视矩形形状，在扫描线66的延伸方向分别具有覆盖相邻的2个像素40A、40B的各像素区域的大小。在此，保持电容Cs1、Cs2共同使用的保持电容电极2b，是从保持电容线69延伸而成的电极。
第1基板30，通过层叠由聚酰亚胺构成的4个基材30A～30D而成。在基材30A上形成有成为保持电容Cs2的一个电极的保持电容电极2a。
在基材30B上形成有保持电容电极2b。保持电容电极2b配置于与比其靠下层侧设置的上述保持电容电极2a相对的位置，通过与该保持电容电极2a构成保持电容Cs2。
在基材30B上覆盖保持电容电极2b(保持电容线69)而进而层叠基材30C，在其表面上，形成有俯视与上述保持电容电极2b相对的保持电容电极2a。通过该保持电容电极2a和比其靠下层侧的上述保持电容电极2b构成保持电容Cs1。
在基材30C上覆盖保持电容电极2a(0090)而设置基材30D，在其表面上形成有保持电容连接部69a、69b。在像素40A内设置的保持电容连接部69a经由贯通基材30D的接触孔H7连接于在基材30C上配置的保持电容电极2a。设置于像素40B的保持电容连接部69b经由贯通基材30B～30D的接触孔H9连接于在基材30A上配置的保持电容电极2a。
在此，在配置于基材30B上的保持电容电极2b和配置于基材30C上的保持电容电极2a，分别形成有使上述的接触孔H9插通的贯通孔6。
覆盖保持电容连接部69a、69b而在基材30D的整个表面形成有栅绝缘膜41b。在图9中省略了控制晶体管的其他构成要素的图示。在栅绝缘膜41b上，在各像素40A、40B分别设置有控制晶体管TRc的漏电极41d(源电极41c：图8)。像素40A侧的漏电极41d经由贯通栅绝缘膜41b的接触孔H8连接于保持电容连接部69a，像素40B侧的漏电极41d经由贯通栅绝缘膜41b的接触孔H8连接于保持电容连接部69b。
并且，覆盖在这各像素40A、40B中设置的漏电极41d、41d而形成保护层42，在其表面分别设置有与各像素40A、40B对应的像素电极35。像素电极35，经由设置于保护层42的接触孔H5(图8)分别与各像素40A、40B的各控制晶体管TRc的漏电极41d连接。
根据本实施方式，与上述第1实施方式的结构相比，能够将保持电容Cs的形成面积确保得更宽阔。在此，也可以使在保持电容Cs的保持电容电极2a、2b间存在的基材(绝缘部件)30B以及基材(绝缘部件)30C的材料以及其厚度改变。例如，通过使厚度变薄、改变为相对介电常数大的材料等，可以将电容设定得较大。在使材料变化时，也可以仅改变用于保持电容Cs的区域。
第3实施方式
接下来，关于第3实施方式的元件基板的结构进行描述。
图10是表示第3实施方式的元件基板的像素结构的俯视图，图11是沿图10的F-F线的剖面图。
如图10以及图11所示，在本实施方式中，控制晶体管TRc的栅绝缘膜41b以及保护层42不在元件基板302(第1基板30)的整面形成，而按每个像素分别设置。
栅绝缘膜41b，是像素区域的一部分(扫描线66与数据线68的交点附近)，覆盖在第1基板30上形成的半导体层41a的全部和源电极41c以及漏电极41d的一部分而选择性地形成。栅电极41e设置于这样的栅绝缘膜41b上的与半导体层41a相对的位置。并且，覆盖栅绝缘膜41b以及栅电极41e而在像素区域的大致整体设置有保护层42。像素电极35，配置于该保护层42的表面上，以不从保护层42突出的大小形成。
在本实施方式中，按每个像素设置多个控制晶体管TRc的栅绝缘膜41b以及保护层42，以必要最低限度的大小形成其各个。通过仅在需要的区域选择性地形成这些栅绝缘膜41b以及保护层42，能够削减在材料上耗费的成本。
另外，也可以在像素区域内选择性地设置栅绝缘膜41b以及保护层42的某一个。
图12(a)～(d)是表示控制晶体管的源电极与数据线的连接结构的剖面图。
在图12(a)中，在第1基板30(基材30E)上形成的源电极41c经由贯通基材30D、30E的接触孔H与基材30C上的数据线68连接。在这种情况下，在使第1基板30弯曲时，源电极41c容易从第1基板30(基材30E)的表面剥落，有可能发生源电极41c与数据线68的连接不良。
因此，考虑设定为图12(b)～(d)所示的连接结构。
在图12(b)中，在第1基板30上设置有连接端子78，覆盖该连接端子78的整个表面而形成源电极41c。连接端子78其一部分埋入到基材30D、30E内，到达数据线68的表面。
这样，通过将连接端子78的一部分埋入到第1基板30内，并且以覆盖该连接端子78的整个表面的方式形成源电极41c，即使在使元件基板(第1基板30)弯曲的情况下，也可防止源电极41c以及连接端子78从基材30E上剥落。因此，可以良好地维持源电极41c与连接端子78的连接状态、即源电极41c与数据线68的连接状态。
在图12(c)中，在第1基板30上形成的源电极41c，经由在第1基板30内埋入的连接端子78与下方的数据线68连接。连接端子78，设置于覆盖数据线68的基材30D的表面，并且其一部分埋入到基材30D内，到达数据线68的表面。源电极41c设置于基材30E的表面，并且其一部分埋入基材30E内，到达连接端子78的表面。
这样，通过在基材内埋入源电极41c的一部分以及连接端子78的一部分，即使在使元件基板(第1基板30)弯曲使用的情况下，也可以良好地维持源电极41c与数据线68的连接状态。
在图12(d)中，源电极41c，设置于基材30E的表面，并且其一部分埋入基材30E内，经由在基材30D内埋入的导电材料76与数据线68连接。在这样的结构中，即使在使元件基板(第1基板30)弯曲使用的情况下，也可以良好地维持源电极41c与数据线68的连接状态。
这不仅在源电极41c与数据线68的连接部分，而且在漏电极41d与保持电容Cs的保持电容电极1a的连接部分、栅电极41e与扫描线66的连接部分也能够设定为同样的结构。当然也能够用于与其他的电源线和/或信号线的连接部分。由此，即使在使元件基板300弯曲使用的情况下，也可以良好地维持漏电极41d与保持电容Cs的保持电容电极1a的连接状态、栅电极41e与扫描线66的连接状态。
在图12(c)、(d)中基材30E中的源电极41c设置为埋入设置于基材30E的接触孔。但是并不限于该结构。也可以是源电极41c覆盖基材30E的侧壁和连接目标的导电材料76、78的表面，将它们连接于基材30E的表面的状态。即也可以例如如通过溅射法形成那样，以俯视在接触孔中存在空间的状态构成。
另外，也可以在基材30E上使用2层金属、在接触孔内用单层这样的多层而构成。此时多层内的1个同时形成于接触孔和基材30E的表面双方。
当然这些连接方法也用于漏电极41d、栅电极41e和/或像素电极35与埋入布线的连接。
第4实施方式
接下来，关于第4实施方式的元件基板的结构进行描述。
图13是概略地表示第4实施方式的元件基板上的1像素的结构的俯视图，图14(a)是沿图13的G-G线的剖面图。
如图13以及图14(a)所示，本实施方式的元件基板303具备底栅顶部接触(BGTC)构造的控制晶体管TRc。在此，该控制晶体管TRc和扫描线66形成于第1基板30上，数据线68以及保持电容Cs(保持电容电极1a、1b)埋入第1基板30内。
在第1基板30(基材30E)上，形成栅电极41e和扫描线66。此外，配置有用于连接控制晶体管TRc的源电极41c与数据线68的连接端子78和用于连接漏电极41d与保持电容Cs的保持电容电极1a的连接端子79。连接端子78，其一部分(形成材料)埋入贯通基材30D、30E的厚度方向的通孔内而与数据线68连接，连接端子79，其一部分埋入贯通基材30C～30E的通孔内而与保持电容电极1a连接。连接端子78、79，由于覆盖基材30E表面的一部分并且其一部分埋入基材30E内，所以成为即使在使元件基板303弯曲的情况下，也能够防止从基材30E表面的剥离的结构。
并且，覆盖扫描线66、栅电极41e、连接端子78、79而在基材30E的整个表面形成栅绝缘膜41b，在其上设置有半导体层41a和搭边于半导体层41a的周边而形成的源电极41c以及漏电极41d。成为源电极41c经由接触孔H3连接于数据线68，漏电极41d经由接触孔H4与保持电容Cs的一个保持电容电极1a连接的结构。
在此，源电极41c以及漏电极41d，通过其各自的一部分埋入栅绝缘膜41b内而形成，连接于连接端子78、79。
上述的接触孔H3由连接端子78的材料形成，接触孔H4由连接端子79的材料形成。
在覆盖栅绝缘膜41b的保护层42的表面，按每个像素矩阵状地形成有像素电极35，但是在这各像素电极35中，其一部分也埋入保护层42内。像素电极35，经由通过其一部分埋入保护层42内而形成的接触孔H5与控制晶体管TRc的漏电极41d连接。
即使是如本实施方式那样底栅顶部接触构造的控制晶体管TRc的结构，通过将数据线68以及保持电容Cs(保持电容线69)埋入第1基板30内，与将这些布线引绕于第1基板30上的结构比较也可以防止这些布线的断线等。
图14(b)是表示本实施方式的元件基板的变形例的剖面图。
如图14(b)所示，也可以是：将控制晶体管TRc的源电极41c与数据线68连接的接触孔H3由源电极41c的一部分(形成材料)构成，将漏电极41d与保持电容电极1a连接的接触孔H4由漏电极41d的一部分(形成材料)构成。具体地，源电极41c以及漏电极41d成为不仅在栅绝缘膜41b上、而且埋入至构成第1基板30的基材30D内的结构。通过这样的结构，即使在使元件基板303弯曲的情况下，也能够良好地保持源电极41c与数据线68的连接状态和漏电极41d与保持电容电极1a的连接状态。
第5实施方式
接下来，关于第5实施方式的元件基板的结构进行描述。
图15是概略地表示第5实施方式的元件基板上的1像素的结构的俯视图，图16是沿图15的H-H线的剖面图。
如图15以及图16所示，本实施方式的元件基板304，具备底栅顶部接触(BGTC)构造的控制晶体管TRc，该控制晶体管TRc在第1基板30上形成，扫描线66、数据线68以及保持电容Cs埋入第1基板30内。栅电极41e设置于第1基板30上，其一部分埋入第1基板30中而与扫描线66连接。
这样，通过将扫描线66埋入第1基板30内，与在第1基板30上引绕扫描线66的结构比较能够防止扫描线66的断线等，并且能够实现控制晶体管TRc的高精细化以及电光装置的窄框边化。
第6实施方式
接下来，关于第6实施方式的元件基板的结构进行描述。
图17(a)是概略地表示第6实施方式的元件基板上的1像素的结构的俯视图，图17(b)是沿(a)的I-I线的剖面图。
如图17(a)、(b)所示，本实施方式的元件基板305，成为在与源电极41c以及漏电极41d同一平面上形成像素电极35的结构。在先前的实施方式中，在比漏电极41d靠上层侧(比漏电极41d更加从第1基板30离开的位置)，隔着栅绝缘膜41b和/或保护层42形成像素电极35，但是在本实施方式中，在像素电极35形成于与漏电极41d相同的第1基板30的表面30a这一点与先前的实施方式不同。在此，栅绝缘膜41b，覆盖源电极41c以及漏电极41d和半导体层41a而在像素区域内选择性地形成，保护层42，覆盖在像素区域内选择性地形成的栅绝缘膜41b和栅电极41e的一部分而在像素区域的大致整个区域形成。这与先前所述的第3实施方式(参照图10以及图11)是同样的结构。
在本实施方式中，能够在与源电极41c以及漏电极41d同一工序中形成像素电极35。因此，制造变得容易，并且由于不需要配置于像素电极35与源电极41c以及漏电极41d之间的栅绝缘膜等，所以能够实现基板的薄厚度化。
另外，像素电极35其一部分埋入基板内而与保持电容电极1a连接。
第7实施方式
接下来，关于第7实施方式的元件基板的结构进行描述。
图18(a)是概略地表示第7实施方式的元件基板上的1像素的结构的俯视图，图18(b)是沿(a)的J-J线的剖面图。
在先前的实施方式中，在1像素内设置有1个像素电极35，但是在本实施方式的元件基板306，在1像素内设置有多个像素电极(第1电极)35A这点与先前的实施方式不同。
如图18(a)、(b)所示，在第1基板30的表面30a上，按每个像素40配置有多个俯视呈圆形状的岛状的像素电极35A。像素电极35A，与控制晶体管TRc的源电极41c以及漏电极41d在同一工序中形成。这多个像素电极35A，经由接触孔H2连接于在下层侧设置的连接电极44。连接电极44，呈梳齿形状，具有沿扫描线66延伸的干部441和通过该干部441连接的多个枝部442。这样，1像素内的多个像素电极35A，通过该连接电极44互相连接并被同时驱动。
根据本实施方式，由于能够使显示点的大小变小，所以可以实现明亮且高清晰的显示。能够以该点的大小、即像素电极35A的大小调整灰度等级。
第8实施方式
接下来，关于第8实施方式的元件基板的结构进行描述。
图19(a)是概略地表示第8实施方式的元件基板上的1像素的结构的俯视图，图19(b)是沿(a)的K-K线的剖面图。
本实施方式的元件基板307，成为源电极41c、漏电极41d以及半导体层41a的至少一部分的上下通过一对栅电极41e、412e夹着的双栅构造。
栅电极412e向扫描线66的宽度方向两侧延伸，在与配置于栅绝缘膜41b上的栅电极41e相对的位置形成。在不同的层形成的栅电极41e、412e彼此，经由贯通栅绝缘膜41b和基材30E的接触孔H4相互连接。栅电极412e的俯视的大小成为比栅电极41e大一圈的面积，但并不限于此。沟道区域也可以设置为存在于该栅电极41e内。
通过如本实施方式那样将控制晶体管TRc的结构设定为双栅构造，能够提高晶体管的高频特性。
TFT构造
接下来，表示控制晶体管的结构例。
图20(a)～(c)是表示控制晶体管的结构例的剖面图。另外，在图20(a)～(c)中第1基板30以单层表示，但是如先前所述实际成为多层构造。
图20(a)所示的底栅顶部接触构造(BGTC)的控制晶体管TRc，包括从第1基板30侧依次形成的栅电极41e、栅绝缘膜41b、半导体层41a、源电极41c以及漏电极41d。在此，在覆盖控制晶体管TRc的保护层42上进一步设置保护层43，在该保护层42上设置有至少覆盖控制晶体管TRc的半导体层41a的反射电极81。该反射电极81由Al膏构成。像素电极35设置于由丙烯酸构成的透明的保护层43的表面。
这样，通过在控制晶体管TRc上配置作为遮光膜起作用的反射电极81，能够阻止泄漏光(外光)入射到控制晶体管TRc(沟道区域)。由此，由于抑制由控制晶体管的光漏泄电流引起的对图像的影响，所以可以实现良好的图像显示。
图20(b)所示的底栅底部接触构造(BGBC)的控制晶体管TRc，包括从第1基板30侧依次形成的栅电极41e、栅绝缘膜41b、源电极41c、漏电极41d以及半导体层41a。并且，在覆盖该控制晶体管TRc的保护层42上形成有像素电极35。
可以使用作为第1基板30而准备的带栅电极41e的基板，制作底栅顶部接触构造的控制晶体管TRc和/或底栅底部接触构造的控制晶体管TRc。
图20(c)所示的顶栅顶部接触构造(TGTC)的控制晶体管TRc，包括从第1基板30侧依次形成的半导体层41a、源电极41c、漏电极41d、栅绝缘膜41b以及栅电极41e。并且，在覆盖该控制晶体管TRc的保护层42上形成有像素电极35。
另外，在图20中，1像素内的布局和/或等效电路都不需要限定于1T1C，而也可以使用多个TFT构成像素电路。
接下来，关于TFT的制造方法进行描述。
在此，在将扫描线66、数据线68、保持电容Cs的至少1条埋入到第1基板30内的情况下，以上述任一方法进行与TFT的连接。
接下来，关于具有耐湿层的元件基板的构造进行描述。
控制晶体管TRc和/或作为电光材料使用的电泳材料、液晶材料，其电光特性根据湿度而改变。因此，为了解决这样的问题，构成了具有耐湿性的元件基板。
图21是表示具备耐湿层的元件基板的概略结构的局部剖面图。
图21所示的元件基板308具备多个(3个)耐湿层82、83、84(0120)。在第1基板30内，埋入有保持电容Cs、保持电容线69、扫描线66以及数据线68。在这样的第1基板30的表面30a整体设置有耐湿层82。在该耐湿层82的表面上形成有控制晶体管TRc的源电极41c、漏电极41d以及半导体层41a。另外，覆盖源电极41c、漏电极41d以及半导体层41a而在形成于耐湿层82上的栅绝缘膜41b的表面也设置有耐湿层83。栅电极41e配置于耐湿层83上。进而，在覆盖栅电极41e的保护层42的表面上也设置有耐湿层84，像素电极35配置于该耐湿层84上。
这多个耐湿层82～84由厚度50nm的氮化硅膜构成。但是并不限于此，只要能够确保对控制晶体管TRc以及电光材料的耐湿性，也可以使用硅氧化膜和/或有机耐湿层。
另外，既可以将耐湿层设定为仅具备一个的结构，也可以设定为具备3个以上的结构。
另外，也可以在构成第1基板30的各基材间的任一处进行设置。
另外，在图21中示出了由多层基板构成的第1基板30，但是只要能够保持保持电容Cs、保持电容线69、扫描线66以及数据线68等，便不限于多层构造。
接下来，示出对电光装置以外的装置应用的例子。
图22以及图23，是作为机器人的人工皮肤使用感压传感器的例子，图22(a)、(b)是表示在机器人的指尖设置有感压传感器的例子的图，图23是表示感压传感器的结构的剖面图。
如图22以及图23所示，设置于机器人的指尖74的感压传感器70(电光装置)构成为具备多个检测元件71(对应于电光装置的像素)。检测元件71具备在第1基板30内埋入有扫描线66、数据线68、保持电容Cs及保持电容线69的元件基板300。元件基板，由上述的各实施方式的元件基板300～308之中的任意一个构成。在第1基板30上，在显示区域设置有像素电极35及控制晶体管TRc，在非显示区域设置有未图示的扫描线驱动电路及数据线驱动电路。另一方面，对置基板310构成为具备第2基板31和设置于第2基板31的表面(与压电体层77相对的面)的由碳纳米管构成的对置电极37。在此，第2基板31由厚度0.2mm的PET构成。
并且，在元件基板300(301～308)与对置基板310之间，夹持有厚度1μm的由三氟乙烯与偏氟乙烯的共聚物构成的压电体层77。三氟乙烯与偏氟乙烯的共聚物是有机材料，可以使其与元件基板300同样地弯曲。另外，在元件基板300与对置基板310的周边部彼此之间，包围压电体层77而配置有区划形成的密封材料65。
具备多个这样的检测元件71的感压传感器70，在从外部对各检测元件71施加压力时在对置电极37与像素电极35之间产生感应电压，通过检测该电压变化，判断机器人的指尖74是否触到了物体。
另外，压电材料、对置电极37以及保护层38，能够使用不限于上述材料的其他有机材料、无机材料。如果使用热电材料代替电压材料则能够构成二维温度传感器，如果使用光电变换材料则能够构成二维光传感器和/或太赫波传感器、X射线传感器。另外，也可以设定为检测电流值的变化的结构。另外，也可以应用于其以外的电设备。
在用于这些传感器等时若存在控制晶体管TRc的特性不均一，则其会体现于传感结果。例如若是光传感器，则会成为不是均匀的输出，而成为粗糙的输出画面。在本发明中，由于使用光蚀刻形成第1基板30的源电极41c、漏电极41d等，所以控制晶体管TRc的特性的不均一小。因此，能获得均匀的输出图像。
另外，在本实施例中，作为第1基板30和/或第2基板31的材料，使用有伸缩性的材料、例如橡胶，由此能够赋予伸缩性。这在将图22的感压传感器粘贴于复杂的曲面时能够均匀性良好地粘贴。另外，由于具有伸缩性和/或弹性，所以能够实现人的皮肤那样的触感。
也可以将以上说明的实施例应用到传感器以外的电装置。
以上，参照附图说明了本发明所涉及的优选的实施方式，但是当然本发明并不限于这样的例子。对于本领域技术人员而言，在权利要求所记载的技术思想的范畴内，显然能够想到各种变形例或修改例，关于这各种变形例或修改例，可以理解也属于本发明的技术范围。
在先前所述的实施方式中，还存在使用囊型的电泳材料的例子，但是并不限于此。既可以存在分隔壁型那样的间隔，也可以不存在间隔。另外，也可以是以不同极性带电的白黑2微粒以外的微粒结构。
另外，能够应用的电光材料并不限于电泳材料和/或液晶材料。例如，也能够使用EL、电润湿、MEMS等。

Claims (19)

1.一种薄膜晶体管形成用基板，其特征在于：
在基板主体的厚度方向的任一个面具有薄膜晶体管的构成要素即源电极、漏电极、栅电极的至少一个或具有第1电极；
在前述基板主体的内部埋入有连接于前述源电极、前述漏电极、前述栅电极以及前述第1电极的任一个的埋入布线。
2.根据权利要求1所述的薄膜晶体管形成用基板，其特征在于：
前述埋入布线是扫描线、数据线、保持电容线、保持电容、信号线以及电源线中的任一种。
3.根据权利要求1或2所述的薄膜晶体管形成用基板，其特征在于：
前述基板主体包括层叠多个基材而成的基板；
前述埋入布线埋入到前述多个基材的任一个前述基材内，或多条前述埋入布线埋入到分别不同的前述基材内。
4.根据权利要求1～3中的任一项所述的薄膜晶体管形成用基板，其特征在于：
前述基板主体具有柔性或伸缩性。
5.根据权利要求1～4中的任一项所述的薄膜晶体管形成用基板，其特征在于：
在前述基板主体的内部埋入有电子部件。
6.根据权利要求1～5中的任一项所述的薄膜晶体管形成用基板，其特征在于：
多个前述电子部件彼此的配置间隔，为各电子部件的1边长度的1倍以上，优选为前述1边长度的3倍以上。
7.根据权利要求1或2所述的薄膜晶体管形成用基板，其特征在于：
前述电子部件至少包含IC、电容器、电阻、感应器的一种以上而构成。
8.根据权利要求1～7中的任一项所述的薄膜晶体管形成用基板，其特征在于：
前述源电极、前述漏电极以及前述栅电极的任一个或前述第1电极的至少一部分埋入前述基板主体的内部而连接于前述埋入布线。
9.根据权利要求2～8中的任一项所述的薄膜晶体管形成用基板，其特征在于：
前述埋入布线的线宽，设定为比配置于前述埋入布线彼此之间的绝缘部件的厚度的各尺寸小的尺寸。
10.一种半导体装置，其特征在于，具备：
基板，其包括权利要求1～9中的任一项所述的薄膜晶体管形成用基板；
薄膜晶体管，其包含在前述基板上形成的前述薄膜晶体管的构成要素的一部分而构成，具有半导体层、栅电极、漏电极以及源电极；
前述第1电极，其连接于前述漏电极；以及
埋入布线，其埋入前述基板内而连接于前述薄膜晶体管。
11.根据权利要求10所述的半导体装置，其特征在于：
前述源电极以及前述漏电极与前述第1电极在同一层形成。
12.根据权利要求10或11所述的半导体装置，其特征在于：
在前述薄膜晶体管中，成为半导体层、前述源电极以及前述漏电极的至少一部分通过一对前述栅电极挟入的双栅构造。
13.一种电装置，其特征在于，具备：
元件基板，其包括权利要求10～12所述的半导体装置；
对置基板，其与前述元件基板相对配置；以及
功能元件，其配置于前述元件基板与前述对置基板之间；
其中，前述对置基板在前述功能元件侧具有对置电极；
前述元件基板在前述功能元件侧的面具有多个第1电极；
对于前述多个第1电极，在与前述对置电极之间由前述电子部件供给用于驱动前述功能元件的电压。
14.根据权利要求13所述的电装置，其特征在于：
前述元件基板以及前述对置基板具有柔性。
15.根据权利要求13所述的电装置，其特征在于：
前述元件基板以及对置基板具有伸缩性。
16.根据权利要求13～15中的任一项所述的电装置，其特征在于：
前述功能元件是具有排列多个像素而成的显示部的显示元件。
17.根据权利要求13～16中的任一项所述的电装置，其特征在于：
具有遍及多个前述像素形成的一对电极和在前述一对电极间隔着绝缘部件配置的保持电容线，
在前述一对电极与前述保持电容线之间分别形成有保持电容。
18.根据权利要求13～17中的任一项所述的电装置，其特征在于：
配置于前述栅电极与前述漏电极以及前述源电极之间的栅绝缘膜和覆盖在该栅绝缘膜上的保护层，按每个前述像素选择性地设置。
19.根据权利要求13～18中的任一项所述的电装置，其特征在于：
在构成前述基板的多个基材之中的至少任意一个基材的厚度方向的一个面设置有耐湿层。
CN2011103937188A 2010-12-01 2011-12-01 薄膜晶体管形成用基板、半导体装置、电装置 Pending CN102486907A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010268713A JP2012119532A (ja) 2010-12-01 2010-12-01 薄膜トランジスタ形成用基板、半導体装置、電気装置
JP2010-268713 2010-12-01

Publications (1)

Publication Number Publication Date
CN102486907A true CN102486907A (zh) 2012-06-06

Family

ID=46152396

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011103937188A Pending CN102486907A (zh) 2010-12-01 2011-12-01 薄膜晶体管形成用基板、半导体装置、电装置

Country Status (3)

Country Link
US (1) US8653523B2 (zh)
JP (1) JP2012119532A (zh)
CN (1) CN102486907A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104902681A (zh) * 2014-03-06 2015-09-09 矽创电子股份有限公司 面板线路
CN104951148A (zh) * 2014-03-31 2015-09-30 纬创资通股份有限公司 可挠式光感应薄膜、信息提取系统与信息提取方法
CN106206662A (zh) * 2016-08-05 2016-12-07 京东方科技集团股份有限公司 一种电致发光显示面板、显示装置
CN107154418A (zh) * 2016-03-04 2017-09-12 株式会社日本显示器 显示装置
CN110034150A (zh) * 2019-03-25 2019-07-19 厦门天马微电子有限公司 显示面板及其制作方法、显示装置
CN110730984A (zh) * 2017-06-08 2020-01-24 夏普株式会社 有源矩阵基板和显示装置

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102440904B1 (ko) * 2012-12-28 2022-09-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
KR20140143646A (ko) * 2013-06-07 2014-12-17 삼성디스플레이 주식회사 터치 센서를 포함하는 표시 장치 및 그 제조 방법
KR20140147376A (ko) * 2013-06-19 2014-12-30 삼성전자주식회사 적층형 컬러-깊이 센서 및 이를 채용한 3차원 영상 획득 장치
JP2015052742A (ja) 2013-09-09 2015-03-19 パナソニックＩｐマネジメント株式会社 画像表示装置およびその製造方法
KR102117409B1 (ko) * 2013-12-12 2020-06-01 삼성전자 주식회사 반도체 소자 및 그 제조 방법
JP6305759B2 (ja) 2013-12-26 2018-04-04 株式会社ジャパンディスプレイ 表示装置
JP6393937B2 (ja) * 2014-09-05 2018-09-26 Dic株式会社 薄膜トランジスタの製造方法、薄膜トランジスタ及びトランジスタアレイ
CN104523285B (zh) * 2014-12-12 2016-09-21 广东东邦科技有限公司 一种电子皮肤及其制备方法
US9421087B1 (en) * 2015-04-27 2016-08-23 International Business Machines Corporation Artificial electronic skin
KR102455318B1 (ko) * 2015-10-30 2022-10-18 삼성디스플레이 주식회사 유기 발광 표시 장치
US10503041B2 (en) 2016-11-30 2019-12-10 E Ink Corporation Laminated electro-optic displays and methods of making same
CN107195665B (zh) * 2017-06-23 2019-12-03 京东方科技集团股份有限公司 一种阵列基板、其制作方法、显示面板及显示装置
GB2567871B (en) * 2017-10-27 2022-02-02 Flexenable Ltd Electronic device for pressure sensors
CN109786391B (zh) * 2017-11-10 2021-08-03 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN107946319B (zh) * 2017-11-27 2021-01-26 京东方科技集团股份有限公司 一种阵列基板及显示装置
JP6593480B2 (ja) 2018-03-09 2019-10-23 セイコーエプソン株式会社 電気光学装置、および電子機器
JP6687068B2 (ja) 2018-08-13 2020-04-22 セイコーエプソン株式会社 発光装置、および電子機器
JP6822450B2 (ja) 2018-08-13 2021-01-27 セイコーエプソン株式会社 発光装置、および電子機器
WO2020065962A1 (ja) * 2018-09-28 2020-04-02 シャープ株式会社 表示装置
CN109920800A (zh) * 2019-02-28 2019-06-21 武汉华星光电半导体显示技术有限公司 一种显示装置及其制作方法
CN111244129B (zh) * 2019-06-18 2021-10-22 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板、显示装置
CN110164881A (zh) * 2019-07-09 2019-08-23 京东方科技集团股份有限公司 一种柔性阵列基板及其制备方法、柔性显示装置
EP4395476A4 (en) * 2021-08-26 2025-01-15 Shennan Circuits Co., Ltd. RESISTANT BURIED PRINTED CIRCUIT BOARD AND PROCESSING METHODS
CN114280864A (zh) * 2021-12-17 2022-04-05 Tcl华星光电技术有限公司 阵列基板及液晶显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001249362A (ja) * 1999-12-27 2001-09-14 Semiconductor Energy Lab Co Ltd アクティブマトリクス型表示装置
JP2002040472A (ja) * 2000-07-31 2002-02-06 Seiko Epson Corp 液晶装置の製造方法および液晶装置と電子機器
CN1372331A (zh) * 2001-02-21 2002-10-02 株式会社半导体能源研究所 发光器件,电子设备,和其制造方法
CN1450841A (zh) * 2002-03-26 2003-10-22 株式会社半导体能源研究所 发光设备、液晶显示设备及它们的制造方法
WO2009118805A1 (ja) * 2008-03-24 2009-10-01 富士通株式会社 配線基板、半導体装置及び半導体装置の製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0653350A (ja) 1992-07-30 1994-02-25 Hitachi Ltd 多層回路基板及びその製造方法とそれを用いた電子回路モジュール並びに電子回路装置
US5644327A (en) 1995-06-07 1997-07-01 David Sarnoff Research Center, Inc. Tessellated electroluminescent display having a multilayer ceramic substrate
JPH10189759A (ja) * 1996-12-26 1998-07-21 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH10308515A (ja) * 1997-05-09 1998-11-17 Sony Corp 半導体装置の製造方法および半導体装置
US6525415B2 (en) 1999-12-28 2003-02-25 Fuji Xerox Co., Ltd. Three-dimensional semiconductor integrated circuit apparatus and manufacturing method therefor
JP2001250913A (ja) 1999-12-28 2001-09-14 Mitsumasa Koyanagi ３次元半導体集積回路装置及びその製造方法
JP4278834B2 (ja) * 2000-06-02 2009-06-17 株式会社日立製作所 液晶表示装置とその製造方法
JP4339000B2 (ja) * 2002-03-26 2009-10-07 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP4619626B2 (ja) 2002-04-15 2011-01-26 セイコーエプソン株式会社 電気泳動装置、電気泳動装置の製造方法および電子機器
TWI240842B (en) 2002-04-24 2005-10-01 Sipix Imaging Inc Matrix driven electrophoretic display with multilayer back plane
JP2005056985A (ja) 2003-08-01 2005-03-03 Seiko Epson Corp 半導体装置の製造方法、半導体装置および電子機器
JP5354140B2 (ja) 2005-10-14 2013-11-27 凸版印刷株式会社 大型表示可能な表示パネル
US7977170B2 (en) 2006-10-03 2011-07-12 Eastman Kodak Company Flexible substrate with electronic devices and traces
JP5388503B2 (ja) 2007-08-24 2014-01-15 株式会社半導体エネルギー研究所 半導体装置の製造方法
US20090051046A1 (en) 2007-08-24 2009-02-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method for the same
JP5199752B2 (ja) * 2008-06-30 2013-05-15 住友化学株式会社 有機薄膜トランジスタ及びその製造方法、並びにこの有機トランジスタを用いたディスプレイ用部材及びディスプレイ
JP2010135584A (ja) 2008-12-05 2010-06-17 Sony Corp 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置、および電子機器
JP5412911B2 (ja) 2009-03-25 2014-02-12 凸版印刷株式会社 表示体
TWI420210B (zh) * 2009-08-03 2013-12-21 Chunghwa Picture Tubes Ltd 畫素結構及其製造方法
KR101618157B1 (ko) * 2009-12-21 2016-05-09 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001249362A (ja) * 1999-12-27 2001-09-14 Semiconductor Energy Lab Co Ltd アクティブマトリクス型表示装置
JP2002040472A (ja) * 2000-07-31 2002-02-06 Seiko Epson Corp 液晶装置の製造方法および液晶装置と電子機器
CN1372331A (zh) * 2001-02-21 2002-10-02 株式会社半导体能源研究所 发光器件,电子设备,和其制造方法
CN1450841A (zh) * 2002-03-26 2003-10-22 株式会社半导体能源研究所 发光设备、液晶显示设备及它们的制造方法
WO2009118805A1 (ja) * 2008-03-24 2009-10-01 富士通株式会社 配線基板、半導体装置及び半導体装置の製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104902681A (zh) * 2014-03-06 2015-09-09 矽创电子股份有限公司 面板线路
CN104951148A (zh) * 2014-03-31 2015-09-30 纬创资通股份有限公司 可挠式光感应薄膜、信息提取系统与信息提取方法
CN104951148B (zh) * 2014-03-31 2017-11-10 纬创资通股份有限公司 可挠式光感应薄膜、信息提取系统与信息提取方法
CN107154418A (zh) * 2016-03-04 2017-09-12 株式会社日本显示器 显示装置
CN107154418B (zh) * 2016-03-04 2020-10-27 株式会社日本显示器 显示装置
CN106206662A (zh) * 2016-08-05 2016-12-07 京东方科技集团股份有限公司 一种电致发光显示面板、显示装置
CN106206662B (zh) * 2016-08-05 2018-10-30 京东方科技集团股份有限公司 一种电致发光显示面板、显示装置
CN110730984A (zh) * 2017-06-08 2020-01-24 夏普株式会社 有源矩阵基板和显示装置
CN110730984B (zh) * 2017-06-08 2021-12-03 夏普株式会社 有源矩阵基板和显示装置
CN110034150A (zh) * 2019-03-25 2019-07-19 厦门天马微电子有限公司 显示面板及其制作方法、显示装置

Also Published As

Publication number Publication date
JP2012119532A (ja) 2012-06-21
US8653523B2 (en) 2014-02-18
US20120138940A1 (en) 2012-06-07

Similar Documents

Publication Publication Date Title
CN102486907A (zh) 薄膜晶体管形成用基板、半导体装置、电装置
US10572062B2 (en) Display device and touch detection method of display device
US10970510B2 (en) Sensor and sensor-equipped display device
US8902597B2 (en) Thin-film transistor forming substrate, semiconductor device, and electric apparatus
US8610859B2 (en) Liquid crystal display device associated with touch panel and method for fabricating the same
CN109471306A (zh) 具有补充负载结构的显示器
CN101655646B (zh) 显示装置及其制造方法
CN102540528B (zh) 显示面板及其驱动方法
US8848388B2 (en) Electrical device
TWI461792B (zh) 具有內建觸控螢幕面板的液晶顯示器
US9965063B2 (en) Display circuitry with reduced pixel parasitic capacitor coupling
CN107039008A (zh) 显示装置
KR20220109479A (ko) 터치 패널
CN107797711A (zh) 触摸显示装置及其操作方法
KR20110135301A (ko) 터치 패널 일체형 액정 표시 장치
CN111665975A (zh) 触摸传感器和显示装置
CN107976852A (zh) 阵列基板、显示面板与显示装置
CN106129097A (zh) 像素结构及其显示面板
JP2012118342A (ja) 半導体装置および電気装置
CN109976012B (zh) 触摸面板液晶显示装置及其驱动方法
KR102839167B1 (ko) 플렉서블 센서 및 플렉서블 표시 장치
JP2018041073A (ja) 表示装置および電子機器
JP2012119531A (ja) 半導体装置、半導体装置の製造方法、電気装置
CN204009302U (zh) 显示面板与显示装置
CN105319782A (zh) 显示面板与显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120606