[go: up one dir, main page]

CN102468165B - 晶体管及其制造方法 - Google Patents

晶体管及其制造方法 Download PDF

Info

Publication number
CN102468165B
CN102468165B CN201010532061.4A CN201010532061A CN102468165B CN 102468165 B CN102468165 B CN 102468165B CN 201010532061 A CN201010532061 A CN 201010532061A CN 102468165 B CN102468165 B CN 102468165B
Authority
CN
China
Prior art keywords
source region
dislocations
transistor
region
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010532061.4A
Other languages
English (en)
Other versions
CN102468165A (zh
Inventor
尹海洲
朱慧珑
骆志炯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201010532061.4A priority Critical patent/CN102468165B/zh
Priority to PCT/CN2011/000280 priority patent/WO2012055144A1/zh
Priority to CN201190000075XU priority patent/CN202948903U/zh
Priority to US13/111,875 priority patent/US8399328B2/en
Publication of CN102468165A publication Critical patent/CN102468165A/zh
Application granted granted Critical
Publication of CN102468165B publication Critical patent/CN102468165B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0221—Manufacture or treatment of FETs having insulated gates [IGFET] having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended-drain MOSFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/50—Physical imperfections
    • H10D62/53—Physical imperfections the imperfections being within the semiconductor body 
    • H10P30/204—
    • H10P30/208—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0167—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H10P30/21—

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及晶体管及其制造方法。本发明的晶体管包括：半导体衬底；形成在所述半导体衬底上的栅极电介质；形成在所述栅极电介质上的栅极；位于所述半导体衬底中、且分别在所述栅极两侧的源区和漏区，其中仅所述源区包含至少一个位错。本发明的晶体管制造方法包括在形成了栅极的半导体衬底上形成掩膜层，所述掩膜层覆盖所述栅极以及所述半导体衬底；图形化该掩膜层，使得仅源区的至少一部分暴露；对所述源区的暴露部分进行第一离子注入步骤；以及对所述半导体衬底进行退火以在源区的暴露部分形成位错。

Description

晶体管及其制造方法
技术领域
本发明涉及半导体器件制造领域，尤其涉及晶体管及其制造方法。
背景技术
通常，集成电路包含形成在衬底上的NMOS(n型金属-氧化物-半导体)晶体管和PMOS(p型金属-氧化物-半导体)晶体管的组合。集成电路的性能与其所包含的晶体管的性能有直接关系。因此，希望提高晶体管的驱动电流以增强其性能。
美国专利申请No.2010010381068105A公开了一种晶体管，在该晶体管的沟道区与源/漏区之间形成位错，这种位错产生拉应力，该拉应力提高了沟道中的电子迁移率，由此晶体管的驱动电流得以增加。图12a-c示出了这种位错的形成。在图12a中，对已经形成了栅极电介质2和栅极3的半导体衬底1进行硅注入，从而形成非晶区域，如图中阴影部分所示。在图12b中，对该半导体衬底1进行退火，使得非晶区域再结晶，在再结晶过程中，水平方向和竖直方向上的两个不同的晶体生长前端相遇，如图中箭头所示，从而形成了图12c所示的位错。
然而，当在漏区形成位错时，由于漏区与衬底之间的电压差，结漏电流(junction leakage)会增加。
发明内容
本发明的目的是提供一种晶体管以及一种晶体管的制造方法。
本发明的制造晶体管的方法包括如下步骤：
在形成了栅极的半导体衬底上形成掩膜层，所述掩膜层覆盖所述栅极以及所述半导体衬底；
图形化该掩膜层，使得仅源区的至少一部分暴露；
对所述源区的暴露部分进行第一离子注入步骤；以及
对所述半导体衬底进行退火以在源区的暴露部分形成位错。
本发明的晶体管包括：
半导体衬底；
形成在所述半导体衬底上的栅极电介质；
形成在所述栅极电介质上的栅极；
位于所述半导体衬底中、且分别在所述栅极两侧的源区和漏区，
其中仅所述源区包含至少一个位错。
根据本发明，由于仅在源区中形成一个或多个位错，在可能增加沟道区的电子迁移率的同时，减少结漏电流增加的可能性。
本发明的其它方面和优点将在以下结合附图更详细地描述。
附图说明
图1示出了根据本发明第一实施方式的晶体管的示意图。
图2a-c是根据本发明的第一实施方式制造晶体管的方法步骤的示意图
图3示出了根据本发明的第二实施方式的晶体管的示意图。
图4a-b示出了根据本发明的第二实施方式的晶体管的制造方法的步骤之一的示意图。
图5a-b示出根据本发明的第二实施方式的变型的晶体管制造步骤的示意图。
图6示出了根据本发明的第三实施方式的晶体管的示意图。
图7示出了根据本发明的第三实施方式的晶体管的制造方法的步骤之一的示意图。
图8示出了根据本发明的第四实施方式的一个例子的晶体管的制造方法的步骤之一的示意图。
图9示出了根据本发明的第四实施方式的一个例子的晶体管的示意图。
图10示出了根据本发明的第四实施方式的另一个例子的晶体管的制造方法的步骤之一的示意图。
图11示出了根据本发明的第四实施方式的另一个例子的晶体管的示意图。
图12a-c示出了现有技术中位错的形成。
具体实施方式
以下结合附图描述本发明的优选实施例。附图是示意性的并未按比例绘制，且只是为了说明本发明的实施例而并不意图限制本发明的保护范围。贯穿附图相同的附图标记表示相同或相似的部件。为了使本发明的技术方案更加清楚，本领域熟知的工艺步骤及器件结构在此省略。
<第一实施方式>
图1示出了根据本发明第一实施方式的晶体管的示意图。如图1所示，晶体管100包括半导体衬底102、形成在所述半导体衬底102上的栅极电介质104、形成在所述栅极电介质104上的栅极106、在所述半导体衬底102中且分别位于栅极106两侧的源区108和漏区110、以及沟道区112，所述沟道区112位于源区108和漏区110之间且在栅极电介质104下方。在图1所示的晶体管100中，所述源区108包含毗邻所述沟道区112的位错101。所述位错对沟道区112施加拉应力(如图中箭头所示)，这种拉应力使得沟道区的电子迁移率增加。
此外，晶体管100还包括形成在栅极电介质104和栅极106侧面的侧墙以及源极和漏极接触等，由于这些结构对于本领域技术人员而言是熟知的，因此并未在附图中示出以及详细描述。
接下来，参照图2a-c描述根据第一实施方式的晶体管的制造方法。
如图2a所示，在形成了栅极电介质104和栅极106的半导体衬底102上形成掩膜层114，使得掩膜层114覆盖所述栅极106以及半导体衬底102。该掩膜层114可以由光刻胶形成，或者是由诸如氧化硅和/或氮化硅的电介质材料形成的硬掩膜层。尽管在图1中示出所述掩膜层114形成为覆盖栅极106，但是本发明不限于此，掩膜层114也可以形成为与栅极106齐平或者低于栅极106。
接下来，如图2b所示，图形化掩膜层114，使得仅源区108暴露。再接下来，如图2c所示，对源区108进行第一离子注入步骤，以形成非晶区，如图2c中阴影部分所示，该第一离子注入步骤的注入深度为第一深度d1。在图2c所示的步骤之后除去掩膜层114并且执行退火，使得非晶区再结晶。在再结晶过程中，不同的晶体生长前端相遇，从而在所述源区108中形成位错101，由此得到如图1中所示的器件。当然，在掩膜层114是硬掩膜层的情况下，也可以在进行退火之后再除去掩膜层114。
根据本实施例，由于仅在源区中形成位错，在可能增加沟道区的电子迁移率的同时，利于减少结漏电流增加的可能性。
<第二实施方式>
图3示出了根据本发明的第二实施方式的晶体管的示意图。图3所示晶体管200与图1所示晶体管100的区别在于，在所述源区108中沿与所述衬底102表面平行的方向上包括两个位错。尽管图3中示出所述位错不相交，但所述位错也可以是相交的。
制造晶体管200的方法与制造晶体管100的方法相似。首先在形成了栅极电介质104和栅极106的半导体衬底102上形成掩膜层114，使得掩膜层114覆盖所述栅极106以及半导体衬底102，该步骤与上述第一实施例中的图2a所示的步骤相同，因此，在此未示出。接下来，图形化掩膜层114，使得仅源区108的一部分暴露，如图4a所示。优选靠近栅极的部分暴露以便在后续步骤中所形成的位错更靠近沟道区。
再接下来，如图4b所示，对所述源区108的暴露部分进行离子注入，从而在所述源区中形成了非晶区，如图4b中阴影部分所示。最后，除去掩膜层114并对图4b中形成的结构进行退火，从而在源区108中形成两个位错，由此得到图3中所示的器件。当然，在掩膜层114是硬掩膜层的情况下，也可以在进行退火之后再除去掩膜层114。
尽管图3中示出了两个位错，但是本发明不限于此，位错的数量可以是三个或更多。而且，本领域技术人员可以理解，根据本发明的原理，在形成包含三个或更多位错的器件时，在图形化掩膜层114的步骤中，使得源区108的多个部分暴露，该多个暴露部分中相邻的暴露部分之间掩膜层114未被除去，并且优选使得靠近栅极的源区108的部分暴露。作为一个非限制性的例子，图5a示出了源区108的两个部分暴露，图5b示出了由图5a的方法步骤所得到的晶体管的源区108包含三个位错。
根据本实施方式，由于在源区中形成了更多的位错，更进一步增强了作用于沟道区的拉应力，相应地，沟道区的电子迁移率进一步增加也成为可能，同时由于漏区110中未形成位错，因此利于减少结漏电流增加的可能性。
<第三实施方式>
图6示出了根据本发明的第三实施方式的晶体管的示意图。图6所示晶体管300与图1所示晶体管100的区别在于，所述源区108包括毗邻沟道区112、在垂直于半导体衬底102的表面的方向上排列的一组两个位错。
相应地，与第一实施方式中制造晶体管100的方法相比较，本实施方式中制造晶体管300的方法还包括，在进行根据第一实施方式的方法的退火步骤之后，对所述源区108执行第二离子注入步骤，以形成非晶区，该第二离子注入的深度d2小于上述第一深度d1，如图7所示。在该第二离子注入步骤之后再次进行退火，从而得到图6所示的器件。可以通过调节离子注入能量和剂量来控制离子注入深度。在此实施例中，优选所述掩膜层114为硬掩膜层，使得在第一离子注入步骤之后进行退火时不必除去掩膜层114。
虽然图6示出了源区108包含一组两个位错。但是本发明不限于此，源区108可以包括毗邻沟道区112、在垂直于半导体衬底102的表面的方向上排列的一组不止两个位错。相应地，通过执行更多个注入深度不同的离子注入步骤来形成所述更多的位错，其中在后离子注入步骤的注入深度小于先前离子注入步骤的注入深度。
根据本实施方式，可以在源区108中根据需要毗邻沟道区形成更多数目的位错，更进一步增强了作用于沟道区的拉应力，相应地，沟道区的电子迁移率进一步增加也成为可能。同时由于漏区110中未形成位错，利于减少结漏电流增加的可能性。
<第四实施方式>
第四实施方式是第二实施方式和第三实施方式的组合。本实施方式中的晶体管制造方法可以选择在所述离子注入步骤中的一个或多个之前，在所述漏区110上形成掩膜层114使其完全被掩膜层114覆盖，而在所述源区108上选择性地形成掩膜层114以覆盖其一部分或至少两个部分，在后一种情况下中，相邻的被覆盖部分之间的源区108的部分暴露。在一个优选实施例中至少使得源区108毗邻所述栅极106的部分暴露。选择性地形成掩膜层例如可以通过本领域熟知的光刻工艺实现。
在所述离子注入步骤中的多个之前选择性地形成掩膜层的情况下，每一次所形成的掩膜层的图案可以相同或不同。在一个优选方案中，所述掩膜层由诸如氧化硅和/或氮化硅的电介质材料形成，这样在掩膜层图案相同时的退火过程中无需除去掩膜层，从而仅需执行一次选择性地形成掩膜层的步骤，就可以在平行于衬底表面的方向上形成多个位错的同时，通过多次注入-退火步骤在垂直于衬底表面的方向上形成多个位错。
作为一个非限制性的例子，在第二实施方式中形成了图3所示的器件结构之后进行第二离子注入步骤，得到如图8所示的结构，该第二离子注入步骤的注入深度d2’小于第一注入深度d1。在该第二离子注入步骤之后进行退火，从而得到图9所示的晶体管400a。优选在该例子中使用硬掩膜层作为掩膜层114，使得在为形成图3所示的器件结构执行的退火步骤中无需除去掩膜层114，从而在进行第二离子注入步骤时仍保留所述掩膜层114。
作为另一个非限制性的例子，除了执行第三实施方式中的方法步骤之外，还在执行第二离子注入步骤之前，形成掩膜层114，使得源区108的一部分被掩模层114覆盖，而漏区110完全被掩膜层114覆盖。图10示出了在形成该掩膜层114后进行第二离子注入步骤后所得到的结构，其中源区108被掩膜层114覆盖的部分未被注入离子。对图10的结构进行退火，从而得到图11所示的晶体管400b。掩膜层114可以根据需要在退火之前或之后除去。
由此，本实施方式中的晶体管在源区还含有至少另一个位错，该至少另一个位错相比于第三实施方式中形成的位错更远离所述沟道区。
将平行于衬底表面的方向规定为晶体管的横向，将垂直于衬底表面的方向规定为晶体管的纵向。相比于第一、第二、第三实施方式，该第四实施方式可以在源区中、在晶体管的纵向上以及横向上都得到更多的位错，从而使得作用于沟道区的拉应力(并且因此沟道区的电子迁移率)更进一步增加成为可能。同时，由于仅在源区中形成位错，在可能增加沟道区的电子迁移率的同时，利于减少结漏电流增加的可能性。
上述第一至四实施方式中的晶体管可以是NMOS晶体管。
上述第一至四实施方式所述的晶体管制造方法中，所述半导体衬底可以包括NMOS器件区和PMOS器件区，其中仅在NMOS器件区执行根据本发明的晶体管制造方法。
上述第一至四实施方式中：晶体管还可以包括位于所述源区108上方的半导体层(未示出)，该半导体层例如是Si、碳化硅、硅锗或者锗层，该半导体层使得所述位错不暴露于自由表面。以防止由于错位暴露于自由表面而可能导致的拉应力减小。
在上述第一至四实施方式中，离子注入步骤中注入的离子例如可以是硅、锗、磷、硼或砷中的一种或其组合。
在上述第一至四实施方式中，退火温度可以大于400℃，优选为500-900℃，退火时间可以为数秒至数分钟。
在上述第一至四实施方式所描述的方法步骤之后，可以执行本领域熟知的侧墙形成以及源极/漏极接触的形成等步骤，以形成完整的器件。
尽管在上面的描述中，在形成位错之后再进行形成源和漏的掺杂工艺，然而，本发明不限于此，可以在任何适当的阶段形成所述位错，例如，可以在进行形成源和漏的掺杂之后形成所述位错。
此外，上文所描述的半导体衬底可以是Si衬底、SiGe衬底、SiC衬底、或III-V半导体衬底(例如，GaAs、GaN等等)。栅极电介质可以使用SiO2、HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、Al2O3、La2O3、ZrO2、LaAlO中的一种或其组合，栅极的材料可以选自Poly-Si、Ti、Co、Ni、Al、W，上述金属的合金或者金属硅化物。
以上通过示例性实施例描述了本发明的晶体管及制造晶体管的方法，然而，这并不意图限制本发明的保护范围。本领域技术人员可以想到的上述实施例的任何修改或变型都落入由所附权利要求限定的本发明的范围内。

Claims (14)

1.一种晶体管的制造方法，该方法包括如下步骤：
在形成了栅极的半导体衬底上形成掩膜层，所述掩膜层覆盖所述栅极以及所述半导体衬底；
图形化该掩膜层，使得仅源区的至少一部分暴露；
对所述源区的暴露部分进行第一离子注入步骤；以及
对所述半导体衬底进行退火以在源区的暴露部分形成位错，
其中图形化掩膜层使得仅源区的至少一部分暴露包括：使得所述源区具有至少两个暴露部分，相邻的暴露部分之间的掩膜层未被除去。
2.根据权利要求1的方法，其中图形化掩膜层使得仅源区的至少一部分暴露包括：使得至少毗邻所述栅极的所述源区的一部分暴露。
3.根据权利要求1所述的方法，其中在所述退火步骤之后，进行至少一次另外的离子注入步骤，该至少一次另外的离子注入步骤的注入深度小于所述第一离子注入步骤的注入深度，并且执行多次另外的离子注入步骤的情况下，在后的离子注入步骤的注入深度小于在前的离子注入步骤的注入深度；
在该至少一次另外的离子注入步骤中的每一次之后进行退火，以在所述源区中形成位错。
4.根据权利要求3的方法，其中在所述至少一次另外的离子注入步骤中的一个或多个之前，可以在源区上方选择性地形成掩膜层，使得所述源区的一部分或多个部分被覆盖，所述多个部分中相邻的部分之间未被所述掩膜层覆盖，使得仅对所述源区的未被掩膜层覆盖的区域执行离子注入。
5.根据权利要求1-4之一所述的方法，所述半导体衬底包括NMOS器件区和PMOS器件区，其中仅在NMOS器件区内执行该方法。
6.根据权利要求1-4之一所述的方法，其中所述位错对位于所述源区和漏区之间的沟道区施加拉应力，使得沟道区的电子迁移率增加。
7.根据权利要求1-4之一所述的方法，进一步包括在所述源区上方形成半导体层，以使得所述位错不暴露于自由表面。
8.根据权利要求1-4之一所述的方法，其中所述半导体衬底是Si衬底、SiGe衬底、SiC衬底、GaAs衬底或GaN衬底。
9.一种晶体管，包括：
半导体衬底；
形成在所述半导体衬底上的栅极电介质；
形成在所述栅极电介质上的栅极；
位于所述半导体衬底中、且分别在所述栅极两侧的源区和漏区，
其中仅所述源区包含至少一个位错，并且
其中所述源区包括毗邻沟道区、在垂直于所述半导体衬底的表面的方向上排列的第一组位错，该第一组位错包含至少两个位错。
10.根据权利要求9所述的晶体管，其中所述源区还含有至少另一个位错，该至少另一个位错相比于所述第一组位错更远离所述沟道区。
11.根据权利要求9所述的晶体管，其中所述源区还含有在垂直于所述半导体衬底的表面的方向上排列的至少另一组位错，该至少另一组位错包含至少两个位错，且相比于所述第一组位错更远离所述沟道区。
12.根据权利要求9所述的晶体管，其中所述源区包含在平行于衬底表面的方向上排列的多个位错。
13.根据权利要求9-12中任一项所述的晶体管，其中所述位错对位于源区和漏区之间的沟道区施加拉应力，使得所述沟道区的电子迁移率增加。
14.根据权利要求9-12中任一项所述的晶体管，其中所述晶体管为NMOS晶体管。
CN201010532061.4A 2010-10-29 2010-10-29 晶体管及其制造方法 Active CN102468165B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201010532061.4A CN102468165B (zh) 2010-10-29 2010-10-29 晶体管及其制造方法
PCT/CN2011/000280 WO2012055144A1 (zh) 2010-10-29 2011-02-23 晶体管及其制造方法
CN201190000075XU CN202948903U (zh) 2010-10-29 2011-02-23 晶体管
US13/111,875 US8399328B2 (en) 2010-10-29 2011-05-19 Transistor and method for forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010532061.4A CN102468165B (zh) 2010-10-29 2010-10-29 晶体管及其制造方法

Publications (2)

Publication Number Publication Date
CN102468165A CN102468165A (zh) 2012-05-23
CN102468165B true CN102468165B (zh) 2014-06-25

Family

ID=45993088

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201010532061.4A Active CN102468165B (zh) 2010-10-29 2010-10-29 晶体管及其制造方法
CN201190000075XU Expired - Lifetime CN202948903U (zh) 2010-10-29 2011-02-23 晶体管

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201190000075XU Expired - Lifetime CN202948903U (zh) 2010-10-29 2011-02-23 晶体管

Country Status (3)

Country Link
US (1) US8399328B2 (zh)
CN (2) CN102468165B (zh)
WO (1) WO2012055144A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102468164B (zh) * 2010-10-29 2014-10-08 中国科学院微电子研究所 晶体管及其制造方法
US9299838B2 (en) 2011-10-24 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. MOSFETs with multiple dislocation planes
US8674453B2 (en) 2011-12-13 2014-03-18 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming stressor regions in a semiconductor device
US9293534B2 (en) * 2014-03-21 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of dislocations in source and drain regions of FinFET devices
US9293466B2 (en) 2013-06-19 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded SRAM and methods of forming the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020058385A1 (en) * 2000-10-26 2002-05-16 Taiji Noda Semiconductor device and method for manufacturing the same
US6803270B2 (en) * 2003-02-21 2004-10-12 International Business Machines Corporation CMOS performance enhancement using localized voids and extended defects
US20050196925A1 (en) * 2003-12-22 2005-09-08 Kim Sang H. Method of forming stress-relaxed SiGe buffer layer
JP5172083B2 (ja) * 2004-10-18 2013-03-27 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法、並びにメモリ回路
US8779477B2 (en) * 2008-08-14 2014-07-15 Intel Corporation Enhanced dislocation stress transistor

Also Published As

Publication number Publication date
CN102468165A (zh) 2012-05-23
US20120104486A1 (en) 2012-05-03
WO2012055144A1 (zh) 2012-05-03
CN202948903U (zh) 2013-05-22
US8399328B2 (en) 2013-03-19

Similar Documents

Publication Publication Date Title
CN102468164B (zh) 晶体管及其制造方法
US10535768B2 (en) Semiconductor structure
CN103985636B (zh) 调整多阈值电压的FinFET/三栅极沟道掺杂
JP5795260B2 (ja) 段階的な形状の構造を有する埋め込み歪誘起材質を伴うトランジスタ
JP5244908B2 (ja) ドレインおよびソース領域にリセスを形成することによってトランジスタの接合容量を低減する方法
US20050285192A1 (en) Structures and methods for manufacturing p-type mosfet withgraded embedded silicon-germanium source-drain and/or extension
JPWO2008120335A1 (ja) 半導体装置およびその製造方法
CN102468166B (zh) 晶体管及其制造方法
US20130109145A1 (en) Method of manufacturing semiconductor device
US20150340466A1 (en) Method for manufacturing semiconductor device and device
CN102468165B (zh) 晶体管及其制造方法
US8952429B2 (en) Transistor and method for forming the same
CN102403226B (zh) 晶体管及其制造方法
US7691714B2 (en) Semiconductor device having a dislocation loop located within a boundary created by source/drain regions and a method of manufacture therefor
CN106548983A (zh) 半导体器件及其形成方法
CN112309866A (zh) 一种半导体器件及其制备方法
KR20100079132A (ko) 반도체 소자의 제조 방법
JP2005311184A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant