CN102403998A - 驱动器放大器电路和通信系统 - Google Patents

Abstract

在此公开了一种驱动器放大器电路，包括：第一传导类型的第一电流源晶体管，和第一传导类型的第二电流源晶体管，控制电压被分别供应到所述第一电流源晶体管和所述第二电流源晶体管的栅极；第一传导类型的第一开关晶体管和第一传导类型的第二开关晶体管；第二传导类型的第三开关晶体管和第二传导类型的第四开关晶体管；第一、第二、第三和第四电阻器元件；以及第一输出节点和第二输出节点。

Description

驱动器放大器电路和通信系统

技术领域

本公开涉及被施加到通过其发送电视等的大容量视频信号的接口的驱动器放大器电路和使用其的通信系统。

背景技术

当前，通常在例如电视(TV)内部在发送大容量视频信号时使用低电压差分信号(LVDS)。

通常，LVDS接口的驱动器放大器电路由电流源晶体管和电流开关晶体管构成，用于将从电流源晶体管生成的电流分类为多个部分。例如，该技术在美国专利No.611,431中描述。

图1是示出了总体驱动器放大器电路的配置的例子的电路图。

图1所示的驱动器放大器电路1包括电流开关晶体管M1到M4、电流源晶体管M5和M6、反相器INV1和INV2、输入端TIN1和TINB1、输出端TOUT1和TOUTB1以及输出节点ND1和ND2。

开关晶体管M1和M2以及电流源晶体管M5的每个由p沟道MOS(PMOS)晶体管构成。

并且，开关晶体管M3和M4以及电流源晶体管M6的每个由n沟道(NMOS)晶体管构成。

电流源晶体管M5的源极端连接到电源电位VDD，且电流源晶体管M5的源极端连接到参考电位VSS(例如接地电位GND)。

电流源晶体管M5的栅极端连接到偏压Vbp的供电线，且电流源晶体管M6的栅极端连接到偏压Vpn的供电线。

开关晶体管M1和M2的源极端的每个连接到电流源晶体管M5的漏极端，且开关晶体管M3和M4的源极端的每个连接到电流源晶体管M6的漏极端。

开关晶体管M1的漏极端和开关晶体管M3的漏极端彼此相连，且输出节点ND1由在开关晶体管M1和开关晶体管M3的两个漏极端之间的连接点构成。而且，输出节点ND1连接到输出端TOUT1。

开关晶体管M2的漏极端和开关晶体管M4的漏极端彼此相连，且输出节点ND2由在两个漏极端之间的连接点构成。而且，输出节点ND2连接到输出端TOUTB1。

将信号IN供应到输入端TIN1，输入端TIN1连接到反相器INV1的输入端，且反相器INV1的输出端连接到开关晶体管M1和M3的栅极端的每个。

将信号IN的反相信号INB1供应到输入端TINB1，输入端TINB1连接到反相器INV2的输入端，且反相器INV2的输出端连接到开关晶体管M2和M4的栅极端的每个。

在驱动器放大器电路1中，在反相器INV1中以其电平来反相被供应到输入端TIN1的信号，并且将得到的反相信号作为栅极电压信号PD供应到开关晶体管M1和M3的栅极端的每个。

在反相器INV2中以其电平反相被供应到输入端TINB1的信号INB的反相信号INB1，并且将得到的反相信号作为栅极电压信号PDB供应到开关晶体管M2和M4的栅极端的每个。

结果，开关晶体管M1到M4的每个导通或截止，将从电流源晶体管M5和M6生成的电流分类为多个部分，且分别通过输出端TOUT1和TOUTB1输出具有期望的幅度的信号OUT和OUTB。

在图1所示的驱动器放大器电路1中，取决于如下描述的阻抗来确定输出信号OUT和OUTB的输出电压。也就是说，当将电流源晶体管M5和M6设置为电流元件晶体管M5和M6分别进入饱和区域中的偏压时，取决于作为电流源的输出电流和负载电路的阻抗，来确定输出信号OUT和OUTB的输出电压。而且，当将电流源晶体管M5和M6设置为电流元件晶体管M5和M6分别进入线性区域中的偏压时，取决于晶体管M1到M6的ON电阻和负载电路的阻抗，来确定输出信号OUT和OUTB的输出电压。

发明内容

但是，在具有上述配置的LVDS驱动器放大器电路1中，当电源电压例如是2V或更小那么低时，分别放置在电源侧和GND侧上的晶体管的驱动电压变得不对称。

结果，发现在上述LVDS驱动放大器电路1中，如图2所示，在输出波形中导致波形失真。例如，这在美国专利No.6,975,141中描述。

另外，如上所述，在图1所示的驱动器放大器电路1中，取决于作为晶体管的电流源的输出电流或ON电阻，来确定输出信号OUT和OUTB的输出电压。

由于这个原因，在驱动器放大器电路中，需要对于电流源晶体管M5和M6提供偏压调整电路，并且对于开关晶体管M1到M4提供用于调整栅极电压PD和PDB以便驱动的预驱动器电路。当将驱动器放大器电路1设置为分别使得电流源晶体管M5和M6进入饱和区域、且将负载形成为差分终端(其中，在输出端TOUT和TOUTB1之间连接负载电阻器，因为作为控制输入电压的偏压Vbp和Vpn的控制对象的输出同相电位的增益很大)时，难以维持对输出信号的同相电位的控制的稳定性。当将驱动器放大器电路1设置为使得电流源晶体管M5和M6分别进入线性区域时，晶体管M1到M6的所有ON电阻有助于输出电压，且晶体管M1到M6的偏压由于由电路制造工艺的波动造成的元件特性漂移、电源电压波动和温度改变而改变。因此，很难稳定地在所有状况下控制输出信号。

已经作出本公开以便解决上述问题，且因此可期望提供驱动器放大器电路和使用其的通信系统，其能够稳定地控制输出信号，而不使用任何复杂偏压调整电路和预驱动器电路，且能够减小输出波形的波形失真。

为了实现上述期望，根据本公开的实施例，提供一种驱动器放大器电路，包括第一传导类型的第一电流源晶体管，和第一传导类型的第二电流源晶体管，控制电压被分别供应到所述第一电流源晶体管和所述第二电流源晶体管的栅极；第一传导类型的第一开关晶体管和第一传导类型的第二开关晶体管；第二传导类型的第三开关晶体管和第二传导类型的第四开关晶体管；第一、第二、第三和第四电阻器元件；以及第一输出节点和第二输出节点。在所述第一开关晶体管中，其源极被连接到第一电源电位，且其漏极通过所述第一电阻器元件被连接到所述第一输出节点。在所述第二开关晶体管中，其源极被连接到第一电源电位，且其漏极通过所述第二电阻器元件被连接到所述第二输出节点。在所述第三开关晶体管中，其源极被连接到第二电源电位，且其漏极通过所述第三电阻器元件被连接到所述第一输出节点。在所述第四开关晶体管中，其源极被连接到第二电源电位，且其漏极通过所述第四电阻器元件被连接到所述第二输出节点。在所述第一电流源晶体管中，其源极被连接到第一电源电位，且其漏极被连接到所述第一输出节点。在所述第二电流源晶体管中，其源极被连接到第一电源电位，且其漏极被连接到所述第二输出节点。所述第一和第三开关晶体管的栅极的每个被连接到输入信号的供电线，所述输入信号被设置为使得第一传导类型的第一电流源晶体管、第一开关晶体管和第二开关晶体管处于非导通状态、且使得第二传导类型的所述第二电流源晶体管、第三开关晶体管和第四开关晶体管处于导通状态的第一电平，且所述输入信号被设置为使得第一传导类型的所述第一电流源晶体管、第一开关晶体管和第二开关晶体管处于导通状态、且使得第二传导类型的所述第二电流源晶体管、第三开关晶体管和第四开关晶体管处于非导通状态的第二电平。所述第二和第四开关晶体管的所述栅极的每个被连接到输入信号的反相信号的供电线。

根据本公开的另一实施例，提供一种通信系统，包括：发送装置，包括向线路发送具有低幅度的数据的驱动器放大器电路；以及接收装置，接收从所述发送装置向其发送的数据。所述发送装置的所述驱动器放大器电路包括：第一传导类型的第一电流源晶体管，和第一传导类型的第二电流源晶体管，控制电压被分别供应到所述第一电流源晶体管和所述第二电流源晶体管的栅极；第一传导类型的第一开关晶体管和第一传导类型的第二开关晶体管；第二传导类型的第三开关晶体管和第二传导类型的第四开关晶体管；第一、第二、第三和第四电阻器元件；以及第一输出节点和第二输出节点。在所述第一开关晶体管中，其源极被连接到第一电源电位，且其漏极通过所述第一电阻器元件被连接到所述第一输出节点。在所述第二开关晶体管中，其源极被连接到第一电源电位，且其漏极通过所述第二电阻器元件被连接到所述第二输出节点。在所述第三开关晶体管中，其源极被连接到第二电源电位，且其漏极通过所述第三电阻器元件被连接到所述第一输出节点。在所述第四开关晶体管中，其源极被连接到第二电源电位，且其漏极通过所述第四电阻器元件被连接到所述第二输出节点。在所述第一电流源晶体管中，其源极被连接到第一电源电位，且其漏极被连接到所述第一输出节点。在所述第二电流源晶体管中，其源极被连接到第一电源电位，且其漏极被连接到所述第二输出节点。所述第一和第三开关晶体管的栅极的每个被连接到输入信号的供电线，所述输入信号被设置为使得第一传导类型的第一电流源晶体管、第一开关晶体管和第二开关晶体管处于非导通状态、且使得第二传导类型的所述第二电流源晶体管、第三开关晶体管和第四开关晶体管处于导通状态的第一电平，且所述输入信号被设置为使得第一传导类型的所述第一电流源晶体管、第一开关晶体管和第二开关晶体管处于导通状态、且使得第二传导类型的所述第二电流源晶体管、第三开关晶体管和第四开关晶体管处于非导通状态的第二电平。所述第二和第四开关晶体管的所述栅极的每个被连接到输入信号的反相信号的供电线。

如以上所述，根据本公开，偏压调整电路和预驱动器电路两者都是需要的，且其能够减少输出波形的波形失真。

附图说明

图1是其示出了总体驱动器放大器电路的配置的例子的电路图；

图2是图1中所示的总体驱动器放大器电路中的输入和输出电压的波形图；

图3是图示根据本公开的第一实施例的通信系统的基本配置的方框图；

图4是图示根据本公开的第二实施例的发送装置中的驱动器放大器电路的配置的电路图；

图5是图示根据本公开的第三实施例的发送装置中的驱动器放大器电路的配置的电路图；

图6是图示根据本公开的第四实施例的发送装置中的驱动器放大器电路的配置的电路图；以及

图7A和7B分别是当电容器未连接到输出节点时的图和当电容器连接到输出节点时的图。

具体实施方式

将参考附图详细描述本公开的实施例。

注意，将以以下顺序来进行描述。

1.第一实施例(通信系统)；

2.第二实施例(驱动器放大器电路的第一配置)；

3.第三实施例(驱动器放大器电路的第二配置)；以及

4.第四实施例(驱动器放大器电路的第三配置)。

1.第一实施例

图3是图示根据本公开的第一实施例的通信系统的基本配置的方框图。

通信系统100由发送装置200、记录装置300和传输线400构成。

发送装置200具有将N位并行数据转换为1位串行数据的功能。

发送装置200包括驱动器放大器电路210。在该情况下，驱动器放大器电路210向传输线400发送具有靠近地电位的低幅度(例如，300mV(0.3V)或400mV(0.4V))的串行数据。

接收装置300接收从所述发送装置200向其发送的串行数据。

以此方式，从发送装置200的驱动器放大器电路210发送的串行数据SDT通过传输线400发送到接收侧。

应该注意，在本公开的以下第二到第四实施例中将描述构成通信系统100中的发送装置200的驱动器放大器电路210的细节。

2.第二实施例

图4是图示根据本公开的第二实施例的发送装置中的驱动器放大器电路的配置的电路图。

图4中所示的驱动器放大器电路210包括第一开关晶体管M11和第二开关晶体管M12。在该情况下，第一和第二开关晶体管M11和M12的每个由第一传导类型(在第二实施例中的p型)的场效应晶体管(FET)，即p沟道FET构成。

驱动器放大器电路210包括第三开关晶体管M13和第四开关晶体管M14。在该情况下，第三和第四开关晶体管M13和M14的每个由第二传导类型(在第二实施例中的n型)的FET，即n沟道FET构成。

驱动器放大器电路210包括向其栅极电极的每个供应控制电压Vcnt的第一电流源晶体管M15和第二电流源晶体管M16。在该情况下，第一和第二电流源晶体管M15和M16的每个由p型(第一传导类型)的FET，即p沟道FET构成。

驱动器放大器电路210包括每个由p沟道FET构成的第五开关晶体管M17和第六开关晶体管M18。

驱动器放大器电路210包括第一电阻器元件R11、第二电阻器元件R12、第三电阻器元件R13、第四电阻器元件R14、第五电阻器元件R15和第六电阻器元件R16。

另外，驱动器放大器210包括第一输出节点ND11、第二输出节点ND12、反相器INV11和NV12、输入端TIN11和TINB11以及输出端TOUT11和TOUTB11。

注意，在第二实施例中，第一电源电位对应于电源电位VDD，且电源电位VDD被设置为2V或更少，例如1.8V。

另外，作为参考电位的第二电源电位对应于地电位GND。

第一开关晶体管M11的源极端连接到电源电位VDD，且其漏极端通过第一电阻器元件R11连接到所述第一输出节点ND11。也就是说，第一开关晶体管M11的漏极端连接到第一电阻器元件R11的一端，且第一电阻器元件R11的另一端连接到第一输出节点ND11。

第二开关晶体管M12的源极端连接到电源电位VDD，且其漏极端通过第二电阻器元件R12连接到第二输出节点ND12。也就是说，第二开关晶体管M12的漏极端连接到第二电阻器元件R12的一端，且第二电阻器元件R12的另一端连接到第二输出节点ND12。

第三开关晶体管M13的源极端连接到地电位GND，且其漏极端通过第三电阻器元件R13连接到第一输出节点ND11。也就是说，第三开关晶体管M13的漏极端连接到第三电阻器元件R13的一端，且第三电阻器元件R13的另一端连接到第一输出节点ND11。

第四开关晶体管M14的源极端连接到地电位GND，且其漏极端通过第四电阻器元件R14连接到第二输出节点ND12。也就是说，第四开关晶体管M14的漏极端连接到第四电阻器元件R14的一端，且第四电阻器元件R14的另一端连接到第二输出节点ND12。

第五开关晶体管M17的源极端连接到电源电位VDD，且其漏极端连接到第一电流源晶体管M15的源极端。

第六开关晶体管M18的源极端连接到电源电位VDD，且其漏极端连接到第二电流源晶体管M16的源极端。

第一电流源晶体管M15的漏极端通过第五电阻器元件R15连接到第一输出节点ND11。也就是说，第一电流源晶体管M15的漏极端连接到第五电阻器元件R15的一端，且第五电阻器元件R15的另一端连接到第一输出节点ND11。

第二电流源晶体管M16的漏极端通过第六电阻器元件R16连接到第二输出节点ND12。也就是说，第二电流源晶体管M16的漏极端连接到第六电阻器元件R16的一端，且第六电阻器元件R16的另一端连接到第二节点ND12。

第一输出节点ND11连接到电压OUT的输出端TOUT11，且第二输出节点ND12连接到电压OUTB的输出端TOUTB11。

将输入信号IN11供应到输入端TIN11。

输入端TIN11连接到反相器INV11的输入端。

反相器INV11的输出端连接到第一开关晶体管M11、第三开关晶体管M13和第五开关晶体管M17的栅极端的每个。

将输出信号IN11的反相信号INB11供应到输入端TINB11。

输入端TINB11连接到反相器INV12的输入端。

反相器INV12的输出端连接到第二开关晶体管M12、第四开关晶体管M14和第六开关晶体管M18的栅极端的每个。

将信号IN11设置为第一电平，在该第一电平处，使得p型(第一传导类型)的晶体管(即p沟道晶体管)处于非导通状态，且使得n型(第二传导类型)的晶体管(即n沟道晶体管)处于导通状态，并且将信号IN11设置为第二电平，在该第二电平处，使得p型(第一传导类型)的晶体管(即p沟道晶体管)处于导通状态，且使得n型(第二传导类型)的晶体管(即n沟道晶体管)处于非导通状态。

在第二实施例中，信号IN11的第一电平是电源电压电平，且第二电平是地电位电平。

当将信号IN11设置为第一电平时，将来自反相器INV11的输出电压(栅极电压)PD11设置为第二电平。此时，当将反相信号INB11设置为第二电平时，将来自反相器INV12的输出电压(栅极电压)PDB11设置为第一电平。

在该情况下，第一开关晶体管M11、第五开关晶体管M17和第四开关晶体管M14的每个变为导通状态(ON状态)。

另一方面，第二开关晶体管M12、第六开关晶体管M18和第三开关晶体管M13的每个变为非导通状态(OFF状态)。

当将信号IN11设置为第二电平时，将来自反相器INV11的输出电压(栅极电压)PD11设置为第一电平。此时，当将反相信号INB11设置为第一电平时，将来自反相器INV11的输出电压(栅极电压)PDB11设置为第二电平。

在该情况下，第一开关晶体管M11、第五开关晶体管M17和第四开关晶体管M14的每个变为非导通状态(OFF状态)。

另一方面，第二开关晶体管M12、第六开关晶体管M18和第三开关晶体管M13的每个变为导通状态(ON状态)。

在第二实施例中，为了根据分别驱动开关晶体管M11到M14的哪个来均一化栅极电压的目的，第一和第二开关晶体管M11和M12以及第三和第四开关晶体管M13和M14分别放置在电源侧和GND侧上。

另外，在第二实施例中，为了稳定第一到第四开关晶体管M11到M14的驱动幅度的目的，第一和第三电阻器元件R11和R13分别连接在第一和第三开关晶体管M11和M13的漏极端和输出节点ND11之间。而且，第二和第四电阻器元件R12和R14分别连接在第二和第四开关晶体管M12和M14的漏极端和输出节点ND12之间。

也就是说，将从第一电流源晶体管M15生成的电流通过第五电阻器元件R15供应到第一输出节点ND11。

第一电阻器元件R11和第三电阻器元件R13分别连接在第一输出节点ND11和第一开关晶体管M11的漏极端之间，且在第一输出节点ND11和第三开关晶体管M13的漏极端之间。

第一电阻器元件R11和第三电阻器元件R13稳定第一开关晶体管M11和第三开关晶体管M13的驱动幅度。

类似地，第二电阻器元件R12和第四电阻器元件R14分别连接在第二输出节点ND12和第二开关晶体管M12的漏极端之间以及第二输出节点ND12和第四晶体管M14的漏极端之间。

第二电阻器元件R12和第四电阻器元件R14稳定第二开关晶体管M12和第四开关晶体管M14的驱动幅度。

在驱动器放大器电路210中，在反相器INV1中以其电平来反相供应到输入端TIN11的信号，并且将得到的反相信号作为栅极电压信号PD11供应到第一、第三和第五开关晶体管M11、M13和M17的栅极端的每个。

在反相器INV12中以其电平来反相供应到输入端TINB11的信号INB11，并将得到的反相信号作为栅极电压信号PDB11供应到第二、第四和第六开关晶体管M12、M14和M18的栅极端的每个。

因此，第一到第四开关晶体管M11到M14导通或截止，且从第一和第二电流源晶体管M15和M16生成的电流被近似均等地分类。因此，具有期望幅度的信号OUT11和OUTB11分别通过输出端TOUT11和TOUTB11输出。

输出信号电压OUT11和OUTB11不取决于晶体管的ON电阻来确定，但取决于第一到第四电阻器元件R11、R12、R13和R14和分别连接到输出端TOUT11和TOUTB11的输出终端电阻器确定。

要注意，此时，第五和第六开关晶体管M17和M18也被导通或截止。如下描述提供第五和第六开关晶体管M17和M18的原因。

通常通过第一和第二电流源晶体管M15和M16来调整电流，而第一到第四开关晶体管M11到M14重复被导通或截止。

例如，由于这个原因，当在第二和第三开关晶体管M12和M13被保持在ON状态下、且第一和第四开关晶体管M11和M14被保持在OFF状态下的情况下，第一电流源晶体管M15的源极端直接连接到电源时，形成以下泄漏路径。

也就是说，与不应该实质导通的、从第二开关晶体管M12延长到第二电阻器元件R12的路径平行地存在泄漏路径。因此，变得非常难以调整输出电压。

为了解决该情况，添加第五和第六开关晶体管M17和M18，其结合分别与第一和第二电流源晶体管M15和M16的电源侧并行地连接的第一和第二开关晶体管M11和M12而操作，由此中断泄漏路径。

如目前描述的，根据第二实施例，为了根据分别驱动第一到第四开关晶体管M11到M14的哪个来均一化栅极电压的目的，第一和第二开关晶体管M11和M12以及第三和第四开关晶体管M13和M14分别放置在电源VDD侧和GND侧上。

另外，在第二实施例中，为了稳定第一到第四开关晶体管M11到M14的驱动幅度的目的，第一和第三电阻器元件R11和R13分别连接在第一和第三开关晶体管M11和M13的漏极端和输出节点ND11之间。而且，第二和第四电阻器元件R12和R14分别连接在第二和第四开关晶体管M12和M14的漏极端和输出节点ND12之间。

在图1所示的驱动器放大器电路1中，实际上，取决于作为电流源的输出电流或晶体管的ON电阻来确定驱动器输出电压OUT和OUTB。由于这个原因，需要提供用于电流源晶体管M5和M6的偏压调整电路、和用于根据分别驱动开关晶体管M1和M3与开关晶体管M2和M4的哪个来调整栅极电压PD和PDB的预驱动器电路。

另一方面，在根据第二实施例的驱动器放大器电路210中，由电源电压/GND以全摆动(full-swing)方式来驱动第一和第四开关晶体管M11和M14的栅极电压。

而且，输出电压OUT11和OUTB11不取决于晶体管的ON电阻来确定，但取决于第一到第四电阻器元件R11、R12、R13和R14以及分别连接到输出端TOUT11和TOUTB11的输出终端电阻器确定。

因此，可以省略对图1所示的驱动器放大器电路1来说必要的偏压调整电路和预驱动器电路两者。

另外，在第二实施例中，以全摆动方式来驱动在电源/GND侧上放置的第一到第四晶体管M11到M14。因此，对于输出电压，电阻值漂移的影响具有变得大于晶体管的阈值漂移的影响的趋势。

但是，当存在对晶体管特性的依赖时，该调整变得复杂，因为需要考虑分别在电源侧和GND侧上放置的不同种类的晶体管(诸如PMOS和NMOS)的特性漂移。

另一方面，在根据本公开的第二实施例的驱动器放大器电路210的情况下，可以容易地进行调整，因为当使用具有相同物理性的电阻器时，仅需要考虑电阻器的特性漂移。

另外，根据本公开的第二实施例，在例如2V或更小的低电源电压下，可以通过简单的配置来实现驱动器放大器电路，同时抑制波形失真。

3.第三实施例

图5是图示根据本公开的第三实施例的发送装置中的驱动器放大器电路的配置的电路图。

第三实施例的驱动器放大器电路210A与第二实施例的驱动器放大器电路210的不同之处在于，添加了维持共模电压的反馈电路。

除了构成图4所示的配置的组成元件以外，驱动器放大器电路210A还包括运算放大器OP11以及串联连接在第一输出节点ND11和第二输出节点ND12之间的第七电阻器元件R17和第八电阻器元件R18。

运算放大器OP11的正相输入端(+)连接到偏压电源Vbias，其反相输入端(-)连接到电阻器元件R17和电阻器元件R18之间的节点，且其输出端连接到第一和第二电流源晶体管M15和M16的栅极端的每个。

在驱动器放大器电路210A中，根据跨越第一输出节点ND11和第二输出节点ND12发展的中间电压和先前设置的偏压Vbias，生成供应到第一和第二电流源晶体管M15和M16的栅极端的每个的控制电压。

如先前所述的，通常通过第一和第二电流源晶体管M15和M16来调整电流，而第一到第四开关晶体管M11到M14重复被导通或截止。

例如，由于这个原因，当在第二和第三开关晶体管M12和M13被保持在ON状态下、且第一和第四开关晶体管M11和M14被保持在OFF状态下的情况下，第一电流源晶体管M15的源极端直接连接到电源时，形成以下泄漏路径。

也就是说，与不应该实质导通的、从第二开关晶体管M12延长到第二电阻器元件R12的路径平行地存在泄漏路径。因此，变为非常难以调整输出电压。

为了解决该情况，添加第五和第六开关晶体管M17和M18，其结合分别与第一和第二电流源晶体管M15和M16的电源侧并行地连接的第一和第二开关晶体管M11和M12而操作，由此中断泄漏路径。

而且，输出电压OUT11和OUTB11可以取决于第一到第四电阻器元件R11、R12、R13和R14和分别连接到输出端TOUT11和TOUTB11的输出终端电阻器确定，且可以维持共模电压。

在第三实施例中，其他配置与第二实施例中的相同，且可以获得与第二实施例中的那些相同的效果。

4.第四实施例

图6是图示根据本公开的第四实施例的发送装置中的驱动器放大器电路的配置的电路图。

第四实施例的驱动器放大器电路210B与第三实施例的驱动器放大器电路210A的不同之处在于，在第一和第二输出节点ND11和ND12与地电位GND之间添加电容器。

具体地，第一电容器C11连接在第一输出节点ND11和地电位GND之间。而且，第二电容器C12连接在第二输出节点ND12和地电位GND之间。

图7A和7B分别是当电容器未连接到输出节点时的图和当电容器连接到输出节点时的图。

7A是示出当电容器未分别连接到输出节点时的波形图案的波形，且图7B是示出当电容器分别连接到输出节点时的波形图案的波形。

在图6中所示的驱动器放大器210B中，添加第一电容器C11和第二电容器C12。因此，提供电容器C11和C12和电阻器使得可以减小由在切换阶段中的波形上升-下降中的均匀性导致的波形失真。

在第四实施例中，其他配置与第三实施例中的相同，且可以获得与第二和第三实施例中的那些相同的效果。

注意，虽然单个输出差分电压电平的驱动器放大器电路已经被给出为实施例，但是还可以实现多个输出差分电压电平。

在该情况下，关于分别在图4、5和6中所示的驱动器放大器电路210、210A和210B，相同的电路在输出电压OUT和OUTB共同的情况下彼此并行地连接。在该情况下，调整对应于在驱动器放大器电路210、210A和210B的每个中的电阻器R11、R12、R13和R14的电阻值，由此使得能够容易地实现多个差分电压电平的驱动器放大器电路。

本公开包含涉及在2010年9月6日在日本专利局提交的日本优先权专利申请JP 2010-198761中公开的主题，其全部内容被引用附于此。

本领域技术人员应该理解，可以取决于设计需求或其他因素，进行各种修改、组合、子组合和变更，只要它们处于所附权利要求或其等同物的范围内。

Claims (6)

1.一种驱动器放大器电路，包括：

第一传导类型的第一电流源晶体管，和第一传导类型的第二电流源晶体管，控制电压被分别供应到所述第一电流源晶体管和所述第二电流源晶体管的栅极；

第一传导类型的第一开关晶体管和第一传导类型的第二开关晶体管；

第二传导类型的第三开关晶体管和第二传导类型的第四开关晶体管；

第一、第二、第三和第四电阻器元件；以及

第一输出节点和第二输出节点，其中

在所述第一开关晶体管中，其源极被连接到第一电源电位，且其漏极通过所述第一电阻器元件被连接到所述第一输出节点，

在所述第二开关晶体管中，其源极被连接到第一电源电位，且其漏极通过所述第二电阻器元件被连接到所述第二输出节点，

在所述第三开关晶体管中，其源极被连接到第二电源电位，且其漏极通过所述第三电阻器元件被连接到所述第一输出节点，

在所述第四开关晶体管中，其源极被连接到第二电源电位，且其漏极通过所述第四电阻器元件被连接到所述第二输出节点，

在所述第一电流源晶体管中，其源极被连接到第一电源电位，且其漏极被连接到所述第一输出节点，

在所述第二电流源晶体管中，其源极被连接到第一电源电位，且其漏极被连接到所述第二输出节点，

所述第一和第三开关晶体管的栅极的每个被连接到输入信号的供应线，所述输入信号被设置为使得第一传导类型的所述第一电流源晶体管、第一开关晶体管和第二开关晶体管处于非导通状态、且使得第二传导类型的所述第二电流源晶体管、第三开关晶体管和第四开关晶体管处于导通状态的第一电平，且所述输入信号被设置为使得第一传导类型的所述第一电流源晶体管、第一开关晶体管和第二开关晶体管处于导通状态、且使得第二传导类型的所述第二电流源晶体管、第三开关晶体管和第四开关晶体管处于非导通状态的第二电平，以及

所述第二和第四开关晶体管的所述栅极的每个被连接到输入信号的反相信号的供应线。

2.根据权利要求1的驱动器放大器电路，还包括：

第一传导类型的第五开关晶体管，具有在第一电源电位和所述第一电流源晶体管的所述源极之间连接到第一电源电位的源极、连接到所述第一电流源晶体管的所述源极的漏极、和连接到输入信号的所述供应线的栅极；以及

第一传导类型的第六开关晶体管，具有在第一电源电位和所述第二电流源晶体管的所述源极之间连接到第一电源电位的源极、连接到所述第二电流源晶体管的所述源极的漏极、和连接到反相信号的所述供应线的栅极。

3.根据权利要求1的驱动器放大器电路，还包括：

共模反馈电路，根据在所述第一输出节点和所述第二输出节点之间的中间电压、和先前设置的偏压，来生成被供应到所述第一和第二电流源晶体管的所述栅极的每个的控制电压。

4.根据权利要求1的驱动器放大器电路，其中，第五电阻器元件被连接在所述第一电流源晶体管的所述漏极和所述第一输出节点之间；以及

第六电阻器元件被连接在所述第二电流源晶体管的所述漏极和所述第二输出节点之间。

5.根据权利要求4的驱动器放大器电路，还包括：

在所述第一输出节点和第二电源电位之间连接的第一电容器；以及

在所述第二输出节点和第二电源电位之间连接的第二电容器。

6.一种通信系统，包括：

发送装置，包括向线路发送具有低幅度的数据的驱动器放大器电路；以及

接收装置，接收从所述发送装置向其发送的数据，其中

所述发送装置的所述驱动器放大器电路包括

第一传导类型的第一电流源晶体管，和第一传导类型的第二电流源晶体管，控制电压被分别供应到所述第一电流源晶体管和所述第二电流源晶体管的栅极，

第一传导类型的第一开关晶体管和第一传导类型的第二开关晶体管，

第二传导类型的第三开关晶体管和第二传导类型的第四开关晶体管，

第一、第二、第三和第四电阻器元件，以及

第一输出节点和第二输出节点，

在所述第一开关晶体管中，其源极被连接到第一电源电位，且其漏极通过所述第一电阻器元件被连接到所述第一输出节点，

在所述第二开关晶体管中，其源极被连接到第一电源电位，且其漏极通过所述第二电阻器元件被连接到所述第二输出节点，

在所述第三开关晶体管中，其源极被连接到第二电源电位，且其漏极通过所述第三电阻器元件被连接到所述第一输出节点，

在所述第四开关晶体管中，其源极被连接到第二电源电位，且其漏极通过所述第四电阻器元件被连接到所述第二输出节点，

在所述第一电流源晶体管中，其源极被连接到第一电源电位，且其漏极被连接到所述第一输出节点，

在所述第二电流源晶体管中，其源极被连接到第一电源电位，且其漏极被连接到所述第二输出节点，

所述第一和第三开关晶体管的栅极的每个被连接到输入信号的供应线，所述输入信号被设置为使得第一传导类型的所述第一电流源晶体管、第一开关晶体管和第二开关晶体管处于非导通状态、且使得第二传导类型的所述第二电流源晶体管、第三开关晶体管和第四开关晶体管处于导通状态的第一电平，且所述输入信号被设置为使得第一传导类型的所述第一电流源晶体管、第一开关晶体管和第二开关晶体管处于导通状态、且使得第二传导类型的所述第二电流源晶体管、第三开关晶体管和第四开关晶体管处于非导通状态的第二电平，

所述第二和第四开关晶体管的所述栅极的每个被连接到输入信号的反相信号的供应线。

Images