[go: up one dir, main page]

CN102386273A - 集成薄膜光电元件及其制造方法 - Google Patents

集成薄膜光电元件及其制造方法 Download PDF

Info

Publication number
CN102386273A
CN102386273A CN201110243852XA CN201110243852A CN102386273A CN 102386273 A CN102386273 A CN 102386273A CN 201110243852X A CN201110243852X A CN 201110243852XA CN 201110243852 A CN201110243852 A CN 201110243852A CN 102386273 A CN102386273 A CN 102386273A
Authority
CN
China
Prior art keywords
semiconductor
layer
substrate
semiconductor substance
substance layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201110243852XA
Other languages
English (en)
Inventor
林宏树
全振完
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Korea Advanced Institute of Science and Technology KAIST
KISCO Co
Original Assignee
Korea Advanced Institute of Science and Technology KAIST
KISCO Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Korea Advanced Institute of Science and Technology KAIST, KISCO Co filed Critical Korea Advanced Institute of Science and Technology KAIST
Publication of CN102386273A publication Critical patent/CN102386273A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/131—Recrystallisation; Crystallization of amorphous or microcrystalline semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/16—Photovoltaic cells having only PN heterojunction potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F19/00—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules
    • H10F19/30—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules comprising thin-film photovoltaic cells
    • H10F19/31—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules comprising thin-film photovoltaic cells having multiple laterally adjacent thin-film photovoltaic cells deposited on the same substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F19/00—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules
    • H10F19/30—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules comprising thin-film photovoltaic cells
    • H10F19/31—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules comprising thin-film photovoltaic cells having multiple laterally adjacent thin-film photovoltaic cells deposited on the same substrate
    • H10F19/35—Structures for the connecting of adjacent photovoltaic cells, e.g. interconnections or insulating spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F19/00—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules
    • H10F19/30—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules comprising thin-film photovoltaic cells
    • H10F19/31—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules comprising thin-film photovoltaic cells having multiple laterally adjacent thin-film photovoltaic cells deposited on the same substrate
    • H10F19/37—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules comprising thin-film photovoltaic cells having multiple laterally adjacent thin-film photovoltaic cells deposited on the same substrate comprising means for obtaining partial light transmission through the integrated devices, or the assemblies of multiple devices, e.g. partially transparent thin-film photovoltaic modules for windows
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

本发明中提供一种集成薄膜光电元件及其制造方法，该集成薄膜光电元件包括：基板，形成有多个槽；第一半导体物质层，从所述各个槽内部的一基线在所述各个槽的一侧面和与所述一侧面连接的所述基板的突出面区域上形成；第二半导体物质层，从所述各个槽内部的所述第一半导体物质层上的一基线于所述各个槽的另一侧面和与所述另一侧面连接的所述基板的突出面区域上形成，且在所述各个槽内部中与所述第一半导体物质层部分重叠。

Description

集成薄膜光电元件及其制造方法
技术领域
本发明涉及集成薄膜光电元件及其制造方法。
背景技术
光电元件是将太阳能直接转换成电能的装置，根据所使用的材料大体分为硅类、化合物类、有机物类。
根据半导体的相，硅类光电元件细分为单晶硅(single crystalline silicon；c-Si)光电元件、多晶硅(polycrystalline silicon；poly-Si)光电元件、非晶硅(amorphous silicon；a-Si:H)光电元件。
另外，根据半导体的厚度，光电元件分为块(bulk)型光电元件和薄膜(thin film)型光电元件，薄膜型光电元件包括厚度为数十μm～数μm以下的光电转换物质层。在硅类光电元件中，单晶硅和多晶硅光电元件属于块型，非晶硅光电元件属于薄膜型。
另一方面，化合物类光电元件分为III-V族的砷化镓(GaAs，GalliumArsenide)和磷化铟(InP，Indium Phosphide)等块型光电元件和II-VI族的碲化镉(CdTe，Cadmium Telluride)以及I-III-VI族的铜铟硒(CuInSe2，CIS；CopperIndium Diselenide)等薄膜型光电元件，有机物类光电元件大体上分为有机分子型和有机无机复合型光电元件。除此之外，还有染料敏化型光电元件，这些都属于薄膜型。
上述的各种光电元件中，作为地面上的电力装置，广泛地应用能量转换效率高、制造费用相对低廉的块型硅光电元件。但是，最近因随着块型硅光电元件的需求骤增引起的原料不足现象，价格处于上升趋势。
因此，迫切需要能够容易且批量生产价格低廉的高能量转换效率的光电元件的集成薄膜光电元件的制造方法。尤其是，块型硅太阳能电池制造费用中基板所占的比重很大，因此积极进行关于基板薄膜化的研究。另一方面，最近积极进行关于干脆不使用硅基板本身、而在如玻璃或不锈钢等价格低廉的基板上形成多晶硅或单晶硅薄膜以制造出高效率的集成多晶硅或晶硅薄膜光电元件的研究。另外，块型III-V族光电元件的情况下，也在积极研究关于在价格低廉的基板上形成高效率的光电元件的研究。并且，CIGS集成薄膜光电元件的情况下，使用聚合物或不锈钢、钼等柔性基板制造光电元件，以努力降低价格。并且，为了应用广泛，还迫切需要柔性而且透射型集成薄膜光电元件的制造方法。透射型集成薄膜光电元件的情况下，要求与光入射一侧相反的一侧、即光电元件背面的色相多样。另外，为了满足广泛的应用，需要在有限面积的基板上能够输出任意电压的集成或透射型集成薄膜光电元件。
发明内容
本发明的目的在于提供一种价格低廉且能够容易制造的集成薄膜光电元件及其制造方法。
本发明的目的在于提供一种减少单元电池的无效区域，能够提高能量转换效率的集成薄膜光电元件及其制造方法。
本发明的目的在于提供一种无需激光划线工序或等离子体蚀刻工序的集成薄膜光电元件及其制造方法。
本发明的目的在于提供一种无需激光划线工序或等离子体蚀刻工序的柔性集成薄膜光电元件及其制造方法。
本发明的目的在于提供一种无需激光划线工序或等离子体蚀刻工序的柔性透射型集成薄膜光电元件及其制造方法。
本发明的目的在于提供一种具有任意背面色相的透射型集成薄膜光电元件及其制造方法。
本发明的目的在于提供一种在有限面积的基板上具有任意输出电压的集成或透射型集成薄膜光电元件及其制造方法。
本发明要解决的技术课题不局限于上述的技术课题，本技术领域的技术人员根据下面记载的内容很容易而且清楚地理解其它技术课题。
本发明的集成薄膜光电元件的制造方法包括以下步骤：基板上形成多个槽的步骤；从所述各个槽内部的一基线到所述各个槽的一侧面和与所述一侧面连接的所述基板的突出面区域上形成第一半导体物质层的步骤；从所述各个槽内部的所述第一半导体物质层上的一基线到所述各个槽的另一侧面和与所述另一侧面连接的所述基板(a resultant substrate)的突出面区域上形成第二半导体物质层，在所述各个槽内部按照所述第一半导体物质层和所述第二半导体物质层的一部分重叠的方式形成所述第二半导体物质层的步骤。
本发明的集成薄膜光电元件包括：基板，形成有多个槽；第一半导体物质层，形成在从所述各个槽内部的第一基线到所述各个槽的一侧面和与所述一侧面连接的所述基板的突出面区域上；第二半导体物质层，形成在从所述各个槽内部的所述第一半导体物质层上的第二基线到所述各个槽的另一侧面和与所述另一侧面连接的所述基板的突出面区域上，且在所述各个槽内部中与第一半导体物质层部分重叠。
本发明提供一种价格低廉且能够容易制造的集成薄膜光电元件及其制造方法。
本发明提供一种减少单元电池的无效区域，能够提高能量转换效率的集成薄膜光电元件及其制造方法。
本发明提供一种无需激光划线工序或等离子体蚀刻工序的集成薄膜光电元件及其制造方法。
本发明提供一种无需激光划线工序或等离子体蚀刻工序的柔性集成薄膜光电元件及其制造方法。
本发明提供一种无需激光划线工序或等离子体蚀刻工序的柔性透射型集成薄膜光电元件及其制造方法。
本发明提供一种具有任意的背面色相的透射型集成薄膜光电元件及其制造方法。
本发明提供一种在有限面积的基板上具有任意输出电压的集成或透射型集成薄膜光电元件及其制造方法。
附图说明
图1表示根据本发明实施例的集成薄膜光电元件的制造方法；
图2a～图2g表示根据本发明第一实施例的集成薄膜光电元件的制造方法；
图3a～图3f表示根据本发明第二实施例的集成薄膜光电元件的制造方法；
图4a～图4g表示根据本发明第三实施例的集成薄膜光电元件的制造方法。
附图标号说明
100、200：基板
101、201、203、205：槽
202、204：孔
110、210：第一外因性多结晶半导体物质层
120a、220a：第一中间纯多结晶半导体层
120b、220b：第二中间纯多结晶半导体层
130、230：第二外因性多结晶半导体物质层
140、240：辅助电极层
具体实施方式
下面结合图详细说明根据本发明实施例的集成薄膜光电元件及其制造方法。
图1表示根据本发明实施例的集成薄膜光电元件的制造方法。
准备形成有槽的基板(S110)。从所述各个槽内部的一基线到所述各个槽的一侧面和与所述一侧面连接的所述基板的突出面区域上形成第一半导体物质层(S120)。所述第一半导体物质可以为添加杂质的第一外因性(extrinsic)半导体物质。
从所述各个槽内部的所述第一半导体物质层上的一基线到所述各个槽的另一侧面和与所述另一侧面连接的所述基板的突出面区域上形成第二半导体物质层，在所述各个槽内部按照所述第一半导体物质层和所述第二半导体物质层的一部分重叠的方式形成所述第二半导体物质层(S130)。所述第二半导体物质可以为添加杂质的第二外因性半导体物质。
通常，掺杂(doping)杂质的外因性半导体物质的阻抗相比没有添加杂质的纯(intrinsic)半导体物质的阻抗小。另外，如果大幅增加掺杂量以增加活性，则阻抗会充分地变小，因此能够执行电极的作用。
接着，结合图详细说明半导体物质为硅时的本发明的实施例。但是，在除了硅以外的半导体物质的情况下，后述的实施例同样适用。
(第一实施例)
图2a～图2g表示根据本发明第一实施例的集成薄膜光电元件的制造方法。
如图2a所示，准备形成有槽101的基板100。基板100最好使用光透射率优秀的透明绝缘性材质或不透明绝缘性材质或透明导电性材质或不透明导电性材质。例如，使用透明绝缘性材质时，基板100可以是如钠钙玻璃或强化玻璃等玻璃基板、透明塑料基板或纳米复合材料(nano composite)基板之一。纳米复合材料是纳米晶粒按照弥散相的方式弥散在弥散介质(matrix，连续相)中的材料。弥散介质可以是有机溶剂、塑料、金属或陶瓷，纳米晶粒可以是塑料、金属或陶瓷。弥散介质为有机溶剂时，通过热处理有机溶剂消失，只留下纳米晶粒。另外，使用不透明绝缘性材质时，基板100可以是陶瓷、不透明塑料或不透明纳米复合材料基板之一。而且，使用透明导电性材质时，基板100可以是透明导电性聚合物。使用不透明导电性材质时，基板100可以是不锈钢、铝、铜、钨、钼、镍、铬基板之一。基板100为透明或不透明导电性材质时，基板100整个表面上涂覆绝缘膜。为了制造透射型集成薄膜光电元件，在基板上开穿通孔时，要在包括穿通孔壁面的全部表面上涂覆绝缘膜。此种情况下，在透射型集成薄膜光电元件的背面上用喷雾(spray)、印刷(printing)、喷漆(painting)等方法涂覆所需的颜色。
在基板制造过程中，使用将透明导电性物质或不透明导电性物质或玻璃或塑料或纳米复合材料或陶瓷等溶解后的物质，在基板变得坚硬之前用挤压法(press)或压花法(embossing)可以形成条纹(stripe)形状的槽101。不仅如此，对由所述物质构成的基板，使用热压法或热压花法可以形成槽101。
基板100可以包括涂覆在透明绝缘性物质或不透明绝缘性物质或透明导电性物质或不透明导电性物质上的陶瓷或塑料或纳米复合材料薄膜，此时，使用热压法或热压花法，在陶瓷或塑料或纳米复合材料薄膜上可以形成槽。并且，在透明绝缘性物质或不透明绝缘性物质或透明导电性物质或不透明导电性物质上涂覆陶瓷或塑料或纳米复合材料薄膜的过程中，使用挤压法或压花法，在陶瓷或塑料或纳米复合材料薄膜上可以形成槽。此时，塑料或纳米复合材料可以包括热固化性材质或紫外线(UV)固化性材质。由于在玻璃上被涂覆的塑料或纳米复合材料薄膜上形成槽，因此相比于直接在玻璃上形成槽更容易形成槽。
不仅通过挤压法、压花法、热压法或热压花法形成槽101，还可以通过如湿式蚀刻法、干式蚀刻法、研磨法或切割法等机械加工方法或者如激光划线法等光学加工方法中的一种方法形成槽101。
前面所述的基板的材质和槽的形成方法同样适用于后述的实施例。
如图2b所示，在槽101底面的一部分、一侧面和与邻接的槽101之间区域上形成第一外因性硅物质层110。第一纯硅物质在第一杂质氛围气中或者与第一杂质一起从一侧对于基板100形成θ1角度倾斜地排出OD1或者第一外因性半导体物质从一侧对于基板100形成θ1角度倾斜地排出OD1。而且，第一外因性半导体物质在基板100上沉积过程或沉积之后，通过固相结晶(SPC，SolidPhase Crystalization)或金属诱导结晶(MIC，Metal Induced Crystalization)、焦耳诱导结晶(JIC，Joule Induced Crystalization)、电子束(dlectron beam)、离子束(ion cluster beam；ICB)、激光束(laser beam)、快速热退火(rapid thermalannealing；RTA)等方法结晶。由此，在基板100上形成第一外因性多晶硅层110。此时，根据基板温度或生长条件可能在基板100上第一外因性单晶硅层110外延生长(epitaxial growth)。下面包括外延生长的单晶硅称之为多晶硅。因此，在基板100上形成的槽101底面的一部分和槽101的另一侧面上不会沉积第一外因性硅。
为了形成第一外因性硅层110，可以使用具有直进性的沉积方法，还可以使用将硅物质作为源(source)或目标(target)使用的电子束、热沉积、喷雾或者溅射等具有直进性的沉积方法，但是并不局限于此。上述的沉积方法同样适用于之后形成的第一中间纯硅层、第二中间纯硅层和第二外因性硅层，也同样适用于以后的实施例。
第一外因性硅层110掺杂第一杂质而具有第一极性。例如，第一杂质为III族元素时，第一外因性硅层110是p型多晶硅层，第一杂质为V族元素时，第一外因性硅层110是n型多晶硅层。
第一外因性多晶硅层110形成之后，可以形成基于热处理的缺陷退火(defect annealing)和氢钝化(passivation)。
如图2c所示，第一中间纯硅物质从一侧或一侧对面对于硅板形成θ2角度倾斜地排出OD2，以在第一外因性多晶硅层110上沉积过程或沉积之后被结晶。由此在第一外因性多晶硅层110上形成第一中间纯多晶硅层120a。此时，第一中间纯多晶硅层120a通过纯硅物质形成，此时第一外因性多晶硅层110的杂质能够向第一中间纯多晶硅120a扩散。
因此，第一中间纯多晶硅层120a的第一杂质浓度小于第一外因性多晶硅层110的第一杂质浓度。第一杂质为III族元素时，第一外因性多晶硅层110是p+型多晶硅层，第一中间纯多晶硅层120a可以包括p型多晶硅层。另外，第一杂质为V族元素时，第一外因性多晶硅层110是n+型多晶硅层，第一中间纯多晶硅层120a可以包括n型多晶硅层。
如图2d所示，从第一中间纯硅物质排出一侧的对面，第二中间纯硅物质对于基板形成θ3角度倾斜地排出OD3，以在第一中间纯多晶硅层120a上沉积过程中或沉积之后被结晶。由此，在第一中间纯多晶硅层120a上形成第二中间纯多晶硅层120b。此时，第二中间纯多晶硅层120b通过纯硅物质形成，关于第二中间纯多晶硅层120b以后详细说明。
如图2e所示，第二纯硅物质在第二杂质氛围气中或与第二杂质一起从一侧的对面对于基板100形成θ4角度倾斜地排出OD4，或者第二外因性硅物质从一侧的对面对于基板100形成θ4角度倾斜地排出，以在第二中间多晶硅层120b上沉积过程中或沉积之后被结晶。由此在第二中间纯多晶硅层120b上形成第二外因性多晶硅层130。此时，各个槽101之间区域中，通过光产生电动势的一个区域，即单元电池1(unit cell 1：UC1)的第2外因性多晶硅层130和通过光产生电动势的邻接的另一个区域，即位于置在单元电池2(unit cell 2：UC2)上的第一外因性多晶硅层110在槽101内连接。因此，邻接的单元电池(unit cell：UC)相互串联。此时，通过光产生电动势的区域是各个单元电池UC1、UC2的区域。
通常，外因性多晶硅电阻抗比纯多晶硅小，因此在本发明的第一实施例中第一外因性多晶硅层110和第二外因性多晶硅层130起到电极的作用。因此，由于在槽内部101邻接区域的第一外因性多晶硅层110和第二外因性多晶硅层130连接，因此邻接的单元电池UC1、UC2相互串联。根据需要，可以将透明导电膜(TCO)、金属薄膜、金属网格或透明导电膜/金属网格插入到第一外因性多晶硅层110下部和/或第二外因性多晶硅层130上部。
第一杂质为III族元素时第二杂质为V族元素，第一杂质为V族元素时第二杂质为III元素。因此，由于第二外因性多晶硅层130的第二杂质能够扩散到第二中间多晶硅层120b，因此第二杂质为V族元素时第二外因性多晶硅物质层130为n+型多晶硅层，第二中间多晶硅层120b可以包括n型多晶硅层。另外，第二杂质为III族元素时第二外因性多晶硅层130为p+型多晶硅层，第二中间多晶硅层120b可以包括p型多晶硅层。因此，第二中间多晶硅层120b的第二杂质浓度小于第二外因性多晶硅物质层130的第二杂质浓度。
在本发明的第一实施例中说明了第一和第二中间纯多晶硅层120a、120b的形成过程，但是如图2g所示，没有形成第一和第二中间纯多晶硅层120a、120b的情况下第一外因性多晶硅层110和第二外因性多晶硅层130可以接触。即，第一外因性多晶硅层110和第二外因性多晶硅层130即使在同一个单元电池中接触，也可以形成pn接合。
此时，第一纯硅在第一杂质氛围气中或与第一杂质一起从一侧对于基板100倾斜地排出或者第一外因性硅物质从一侧对于基板100倾斜地排出，以在基板100上沉积过程中或沉积之后被结晶。因此，在基板100上形成第一外因性多晶硅层110。然后，第二纯硅物质在第二杂质氛围气中或与第二杂质一起从一侧对面对于基板100倾斜地排出或者第二外因性硅物质从所述对面对于基板100倾斜地排出，以在第一外因性多晶硅层110上沉积过程中或沉积之后被结晶。因此，在第一外因性多晶硅层110上形成第二外因性多晶硅层130。
后述的第二实施例和第三实施例中，也在没有形成第一和第二中间多晶硅层220a、220b、320a、320b的情况下，第一外因性多晶硅层210、310和第二外因性多晶硅层230、330可以接触。
第一中间纯多晶硅层120a位于第一外因性多晶硅层110和第二外因性多晶硅层130之间时，第一中间纯多晶硅层120a防止第一外因性多晶硅层130的末端和第二外因性多晶硅层110接触而发生短路。另外，第一中间纯多晶硅层120a防止在结晶化过程中第一外因性硅和第二外因性硅可能混合，有助于形成耗尽层。第二中间纯多晶硅层120b防止第二外因性多晶硅层130的末端和第一外因性多晶硅层110接触而发生短路。另外，第二中间纯多晶硅层120b在结晶化过程中防止第一外因性硅和第二外因性硅可能混合，有助于形成耗尽层。
第一和第二中间纯硅分别结晶成为第一和第二中间纯多晶硅层120a、120b、第二外因性硅结晶成为第二外因性多晶硅层130的方法，前面通过第一外因性多晶硅层110做了说明，因此省略。
另外，在第一实施例中，虽然依次形成第一外因性多晶硅层110、第一和第二中间纯多晶硅层120a、120b和第二外因性多晶硅层130，但是也可以第一外因性硅、第一和第二中间纯硅和第二外因性硅形成之后同时被结晶，以同时形成第一外因性多晶硅层110、第一和第二中间纯多晶硅层120a、120b和第二外因性多晶硅层130。
另外，缺陷退火和氢钝化工序同样可以在分别形成第一外因性多晶硅层110、第一和第二中间纯多晶硅层120a、120b和第二外因性多晶硅层130时完成，也可以在第一外因性多晶硅层110、第一和第二中间纯多晶硅层120a、120b和第二外因性多晶硅层130形成之后同时完成。这样的特征不仅适用于第一实施例，还可以适用于下面说明的第二和第三实施例。
如上所述，第一和第二外因性多晶硅层110、130和第一和第二中间纯多晶硅层120a、120b都可以通过倾斜沉积来形成。即，根据本发明实施例的集成薄膜光电元件没有划线工序或其它的蚀刻工序的情况下单元电池UC1、UC2之间能够串联。另外，通过倾斜沉积形成单元电池UC1、UC2，因此第一和第二外因性多晶硅层110、130和第一和第二中间纯多晶硅层120a、120b自排序，因此不需要其它掩模工序。
由于如上所述地无掩模工序、划线工序或蚀刻工序，通过倾斜沉积工序能够形成单元电池而且单元电池之间串联，因此能够容易制造价格低廉的集成薄膜光电元件。
另外，数μm～数十μm狭窄的一个槽101内相互邻接的单元电池UC1、UC2之间能够串联，因此减少无法将光能转换成电能的无效区域(non effectivearea；NEA)，提高集成薄膜光电元件的能量转换效率。并且，第一外因性多晶硅层110和第二外因性多晶硅层130起到电极的作用，因此不用形成其它的电极层，因此制造工序简单而且降低制造费用。
另外，如图2f所示，在第二外因性多晶硅层130的一部分区域上形成电阻抗比第二外因性多晶硅层130小的辅助电极层140。第二外因性多晶硅层130的电阻抗可以相对大于金属电极的电阻抗。因此，单元电池UC1、UC2各自的宽度越大第二外因性多晶硅层130的宽度也越大，第二外因性多晶硅层130的电阻抗越增加。如果第二外因性多晶硅层130的电阻抗增加，则光电元件的光电转换效率下降。在此，单元电池UC1、UC2区域是通过光产生电动势的一个独立的区域。
尤其是，光电元件的基板100面积是特定的，因此为了提高效率要降低在基板100整个面积中不产生电能的无效区域所占的比重，增加产生电流的有效区域的所占比重。为了增加基板100整个面积中有效区域所占的比重，应该增加单元电池UC1、UC2区域的宽度。
如果形成电阻抗小于第二外因性多晶硅层130的辅助电极层140，则可以抵消由第二外因性多晶硅层130的电阻抗引起的光电元件的效率下降。不仅如此，不降低单元电池效率的情况下可以增加单元电池UC1、UC2区域的宽度，因此能够增加随着集成光电元件，即模块的有效区域的增加导致的模块的输出。
如上所述，与有效区域的增加无关地可以保证光电元件的效率，因此容易变换基板100上形成的单元电池UC1、UC2的数量。例如，基板100宽度为80cm，考虑到第二外因性多晶硅层130的电阻抗，单元电池UC1、UC2，...的宽度最大设定为2mm时，在基板100上最少能形成400个单元电池UC1、UC2。而且，400个单元电池UC1、UC2相互串联。另外，一个单元电池UC1、UC2...产生的电压为0.6V时，在宽度为80cm的基板100上形成的集成光电元件最少能提供240V电压。
辅助电极层140按照与第二外因性多晶硅层130接触的方式形成时，与单元电池UC1、UC2区域的宽度无关地可以保证光电元件的效率，因此可以容易变换基板100上能够形成的单元电池的数量。即，辅助电极层140可以使光电元件的电压供应变得灵活。
上面所述的辅助电极层140的功能不仅适用于第一实施例，也同样适用于后述的实施例。
在本发明的第一实施例中，辅助电极层140可以包括铝、铜、金、银、铅、钨、镍或铬中的至少一个。另外，辅助电极层140可以通过利用金属掩模(metalmask)的热沉积法或喷墨法(ink jet)、喷雾法(jet spray)、丝网印刷法(screenprinting)、纳米压印法(nano imprint)或冲压法(stamping)中的一种方法形成。
另外，为了使单元电池在槽内部电串联，第一和第二外因性半导体物质各自的杂质浓度必须很高。此时，在槽内部重叠的第一和第二外因性半导体物质的pn接合通过隧道效应(tunnel effect)产生电流。但是，即使第一和第二外因性半导体物质的杂质浓度不是很高，也可以使第一外因性半导体物质和第二外因性半导体物质顶部上形成的辅助电极层在槽内部重叠，或者使第二外因性半导体物质和第一外因性半导体物质底部形成的辅助电极层在槽内部重叠，或者使第一外因性半导体物质底部和第二外因性半导体物质顶部上形成的辅助电极层在槽内部重叠的方式使电流通过电阻抗小的辅助电极层，以此能够串联。
上面所述的辅助电极层140的材质和形成方法不仅适用于第一实施例，也同样适用于后述的实施例。
(第二实施例)
图3a～图3f表示根据本发明实施例的透射型(see-through type)集成薄膜光电元件的制造方法。
如图3a所示，准备形成有槽201、203、205和孔(hole)202、204的基板200。
孔202、204位于邻接的槽201、203、205之间。在槽201、203、205中邻接的单元电池之间形成串联，孔202、204是为了光的透射。槽201、203、205和孔202、204可以通过相同的方法形成，槽201、203、205和孔202、204的形成方法在第一实施例中已做了说明因此省略。此时，槽201、203、205和孔202、204可以同时形成。
孔202、204的深度d1对宽度w1或直径w1之比可以大于槽201、203、205的深度d2对宽度w2之比。例如，如图3a所示，可以形成为孔202、204的宽度w1小于槽201、203、205的宽度，深度相同。或者，可以形成为未图示的孔202、204的深度d1比槽201、203、205的深度深，宽度w1相同。或者，虽然未图示，但孔202、204可以穿通基板200。
如此形成的理由是为了不仅第一外因性硅形成过程，还有在之后的工序中形成的第一中间纯硅、第二中间纯硅和第二外因性硅倾斜沉积过程中，孔202、204的底面上不沉积第一外因性硅、第一中间纯硅、第二中间纯硅和第二外因性硅。
由此，光透射孔202、204，形成透射型集成薄膜光电元件。如此的孔202、204形状可以是圆形、多角形或椭圆形，可以在单元电池UC区域上均匀或不均匀地分布。但是，各个单元电池区域上形成的孔的截面积总和最好是相同。
另一方面，如图3a所示，第一纯硅物质在第一杂质氛围气中或与第一杂质一起从一侧对于基板形成θ1角度倾斜地排出OD1或第一外因性硅物质从一侧对于基板形成θ1角度倾斜地排出OD1，以在沉积过程中或沉积之后被结晶，由此第一外因性多晶硅层210在槽201、203、205底面的一部分和一侧面、孔202、204的一侧面和邻接的槽201、203、205之间的区域上形成。
关于第一杂质和第一外因性多晶硅层230在第一实施例中已做了说明，因此省略。
如图3b所示，第一中间纯硅从一侧或一侧的对面对于基板形成θ2角度倾斜地排出OD2，以在第一外因性多晶硅层210上沉积过程中或沉积之后被结晶。由此，第一中间纯多晶硅层220a在第一外因性多晶硅层210上形成。关于第一中间纯多晶硅层220在第一实施例中做了说明，因此省略。
如图3c所示，第二中间纯硅从第一中间纯硅排出一侧的对面对于基板形成θ3角度倾斜地排出OD3，以在第一中间纯多晶硅层220a上沉积过程中或沉积之后被结晶。由此，第二中间纯多晶硅层220b在第一中间纯多晶硅层220a上形成。关于第二中间纯多晶硅层220b在第一实施例中做了说明，因此省略。
如图3d所示，第二纯硅在第二杂质氛围气中或与第二杂质一起从一侧的对面对于基板200形成θ4角度倾斜地排出OD3或第二外因性硅物质从一侧的对面对于基板200形成θ4角度倾斜地排出OD3，以在第二中间纯多晶硅层220b上沉积过程中或沉积之后被结晶。由此，第二外因性多晶硅层230在第二中间纯多晶硅层220b上形成。关于第二外因性多晶硅层230在第一实施例中已做了说明，因此省略。由此，邻接的单元电池UC1、UC2能够串联。
如图3e所示，在第二外因性多晶硅层230的一部分区域上形成电阻抗小于第二外因性多晶硅层230的辅助电极层240。关于辅助电极240前面做了说明，因此省略。
另一方面，如图3f所示，也可以未形成第一和第二中间纯多晶硅层220a、220b的情况下第一外因性多晶硅物质层210和第二外因性多晶硅层230接触。此时，第一纯硅在第一杂质氛围气中或与第一杂质一起从一侧对于基板200倾斜地排出或第一外因性硅物质从一侧对于基板200倾斜地排出，以在基板200上沉积过程中或沉积之后被结晶。由此，在基板200上形成第一外因性多晶硅层210。然后，第二纯硅在第二杂质氛围气中或与第二杂质一起从一侧的对面对于基板200倾斜地排出或第二外因性硅物质从所述对面对于基板200倾斜地排出，以在第一外因性多晶硅层210上沉积过程中或沉积之后被结晶。由此，在第一外因性多晶硅层210上形成第二外因性多晶硅层230。
(第三实施例)
图4a～图4e表示根据本发明第三实施例的集成薄膜光电元件的制造方法。
如图4a所示，准备按照以固定间隔隔开而且两个侧面以相同方向倾斜α角度的方式形成槽301的基板300。
如图4b所示，第一纯硅在第一杂质氛围气中或与第一杂质一起对于基板形成垂直的方向排出或第一外因性硅物质对于基板形成垂直的方向排出，以第一外因性硅在槽301底面的一部分和一侧面且在邻接的槽301之间的区域上沉积过程中或沉积之后被结晶。由此，形成第一外因性多晶硅层310。第三实施例中由于槽301倾斜，因此可以在无倾斜沉积工序或掩模工序的情况下形成第一外因性多晶硅层310。关于第一外因性多晶硅层310的形成方法在第一实施例中做了说明，因此省略。
如图4c所示，第一中间纯硅从一侧或一侧的对面对于基板形成θ2角度倾斜地排出OD2，以在第一外因性多晶硅层310上沉积过程中或沉积之后被结晶。由此，在第一外因性多晶硅层310上形成第一中间纯多晶硅320a。关于第一中间多结晶半导体层320a在第一实施例中做了说明，因此省略。
如图4d所示，第二中间纯硅从第一中间纯硅排出一侧的对面对于基板形成θ3角度倾斜地排出OD3，以在第一中间多晶硅层320a上沉积过程中或沉积之后被结晶。由此，在第一中间纯多晶硅320a上形成第二中间纯多晶硅层320b。关于第二中间纯过程320b在第一实施例中做了说明，因此省略。
如图4e所示，第二纯硅在第二杂质氛围气中或与第二杂质一起从一侧的对面对于基板形成θ4角度倾斜地排出OD4或第二外因性半导体物质从对面对于基板形成θ4角度倾斜地排出OD4，以在第二中间纯多晶硅层320b上沉积过程中或沉积之后被结晶。由此，在第二中间纯多晶硅层320b上形成第二外因性多晶硅层330。关于第二外因性多晶硅层330b在第一实施例中做了说明，因此省略。由此邻接的电池UC1、UC2相互串联。
如图4f所示，第二外因性多晶硅层330的一部分区域上形成电阻抗小于第二外因性多晶硅层330的辅助电极层340。关于辅助电极340前面做了说明，因此省略。
另一方面，如图4g所示，也可以没有形成第一和第二中间纯多晶硅层320a、320b的情况下第一外因性多晶硅层210和第二外因性多晶硅层230接触。此时，第一纯硅在第一杂质氛围气中或与第一杂质一起或第一外因性硅物质在基板300上沉积过程中或沉积之后被结晶。由此，在基板300上形成第一外因性多晶硅层310。如前面所述，在第三实施例中由于槽301倾斜，因此不进行倾斜沉积。之后，第二纯硅在第二杂质氛围气中或与第二杂质一起或第二外因性硅物质对于基板300倾斜地排出，以在第一外因性多晶硅层310上沉积过程中或沉积之后被结晶。由此，在第一外因性多晶硅层310上形成第二外因性多晶硅层330。
本发明中的第一至第三实施例的硅可以代替为太阳光入射时生成载流子(carriers)的任意物质。例如，半导体物质至少可以是硅类、化合物类、有机物类和干式染料敏化类的物质中的至少一种。因此，本发明适用于多种物质的薄膜太阳能电池。
另一方面，多重接合电池的情况下，为了提高薄膜太阳能电池的能量转换效率，在构成多重接合电池的每一个电池边界可以形成中间层。此时，中间层由绝缘性物质或导电性物质构成，可以使用透明物质。例如，中间层可以包括氮化硅、硅氧化物、碳化硅或氧化金属物质中的至少一种。另外，中间层可以包括属于金属氧化物类的氧化锌(Zinc Oxide；ZnO)、氧化锡(Tin Oxide；SnO2)或氧化铟锡(Indium Tin Oxide；ITO)中的至少一种。
以上结合图说明里本发明的实施例，本技术领域的技术人员可以理解为不变更本发明的技术思想或必要技术特征的情况下可以用其他实施方式实施。因此，可理解为以上所述的实施例，在所有方面都只是例示而已，并不局限于此。

Claims (18)

1.一种集成薄膜光电元件的制造方法，包括以下步骤：
在基板上形成多个槽的步骤；
从各个槽内部的一基线到所述各个槽的一侧面和与所述一侧面连接的所述基板的突出面区域上形成第一半导体物质层的步骤；
从所述各个槽内部的所述第一半导体物质层上的一基线到所述各个槽的另一侧面和与所述另一侧面连接的所述基板的突出面区域上形成第二半导体物质层，在所述各个槽内部按照所述第一半导体物质层和所述第二半导体物质层的一部分重叠的方式形成所述第二半导体物质层的步骤。
2.根据权利要求1所述的集成薄膜光电元件的制造方法，其特征在于：还包括在所述基板上形成所述第一半导体物质层的步骤和所述第二半导体物质层的步骤之间形成第一中间纯半导体层和第二中间纯半导体层的步骤。
3.根据权利要求1或2所述的集成薄膜光电元件的制造方法，其特征在于：还包括在所述槽之间的所述基板的突出面区域上形成光透射的孔的步骤。
4.根据权利要求2所述的集成薄膜光电元件的制造方法，其特征在于：
形成第一半导体物质层的步骤包括在第一杂质氛围气中的第一纯半导体物质、第一杂质和第一纯半导体物质或第一半导体物质从一侧倾斜地排出以在所述基板上沉积的步骤；
形成所述第一中间纯半导体层的步骤包括第一中间纯半导体物质从所述一侧或所述一侧的对面倾斜地排出以在所述基板上沉积的步骤；
形成所述第二中间纯半导体层的步骤包括第二中间纯半导体物质从所述第一中间纯半导体物质排出一侧的对面倾斜地排出以在所述基板上沉积的步骤；
形成所述第二半导体物质层的步骤包括在第二杂质氛围气中的第二纯半导体物质、第二杂质和第二纯半导体物质或第二半导体物质从所述第一半导体物质排出一侧的对面倾斜地排出以在所述基板上沉积的步骤。
5.根据权利要求4所述的集成薄膜光电元件的制造方法，其特征在于：所述第一半导体物质、所述第一中间纯半导体物质、所述第二中间纯半导体物质和所述第二半导体物质在所述各个沉积步骤中或所述一个以上的沉积步骤中或所述各个沉积步骤之后或所述一个以上的沉积步骤之后被结晶。
6.根据权利要求1～5任一项所述的集成薄膜光电元件的制造方法，其特征在于：所述基板为导电性材质时，还包括在所述基板的一部分表面或整个表面上涂覆绝缘膜的步骤。
7.根据权利要求1～6任一项所述的集成薄膜光电元件的制造方法，其特征在于：在所述第一半导体物质层的底部和所述第二半导体物质层的顶部中至少其中之一形成电阻抗小于所述第一或第二半导体物质层的辅助电极层。
8.根据权利要求4所述的集成薄膜光电元件的制造方法，其特征在于：沉积所述第一半导体物质、所述第一中间纯半导体物质、所述第二中间纯半导体物质和所述第二半导体物质的各个步骤是通过具有直进性的电子束沉积法、热沉积法、喷雾沉积法或溅射沉积法中的至少一种方法进行。
9.一种集成薄膜光电元件，包括：
基板，形成有多个槽；
第一半导体物质层，形成在从所述各个槽内部的第一基线到所述各个槽的一侧面和与所述一侧面连接的所述基板的突出面区域上；
第二半导体物质层，形成在从所述各个槽内部的所述第一半导体物质层上的第二基线到所述各个槽的另一侧面和与所述另一侧面连接的所述基板的突出面区域上，且在所述各个槽内部与所述第一半导体物质层部分重叠。
10.根据权利要求9所述的集成薄膜光电元件，其特征在于：还包括第一中间纯半导体层和第二中间纯半导体层，在所述基板的突出面区域中位于所述第一半导体物质层和所述第二半导体物质层之间，在所述槽内部中，至少在所述第一基线和所述第二基线之间的部分区域，按照使所述第一半导体物质层和所述第二半导体物质层重叠的方式形成。
11.根据权利要求10所述的集成薄膜光电元件，其特征在于：所述第一半导体物质层、所述第二半导体物质层、所述第一中间纯半导体层和所述第二中间纯半导体层中至少一个被结晶。
12.根据权利要求9～11任一项所述的集成薄膜光电元件，其特征在于：所述多个槽之间的所述基板的突出面区域上位有光透射的孔。
13.根据权利要求12所述的集成薄膜光电元件，其特征在于：所述孔穿通所述基板。
14.根据权利要求12所述的集成薄膜光电元件，其特征在于：相对于所述孔的宽度或直径的深度之比大于相对于所述槽的宽度的深度之比。
15.根据权利要求9～14任一项所述的集成薄膜光电元件，其特征在于：所述第一半导体物质层包括第一杂质，所述第二半导体物质层包括所述第一杂质和其它第二杂质，所述第一半导体物质层和所述第二半导体物质层形成pn接合。
16.根据权利要求9～15任一项所述的集成薄膜光电元件，其特征在于：在所述第一半导体物质层的底部和所述第二半导体物质层的顶部中的至少一个中位有电阻抗小于所述第一或第二半导体物质的辅助电极层。
17.根据权利要求9～15任一项所述的集成薄膜光电元件，其特征在于：所述第一半导体物质层的底部和所述第二半导体物质层的顶部上分别位有电阻抗小于所述第一或第二半导体物质的第一辅助电极层和第二辅助电极层，且在所述第一辅助电极层和所述第二辅助电极层中至少一个为透明导电膜。
18.根据权利要求17所述的集成薄膜光电元件，其特征在于：所述第一半导体物质层和所述第二半导体物质层顶部上形成的所述第二辅助电极层在槽内重叠，或者所述第二半导体物质层和所述第一半导体物质层底部上形成的所述第一辅助电极层在槽内重叠，或者所述第一辅助电极层和所述第二辅助电极层在槽内重叠。
CN201110243852XA 2010-08-26 2011-08-24 集成薄膜光电元件及其制造方法 Pending CN102386273A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100083178A KR101060239B1 (ko) 2010-08-26 2010-08-26 집적형 박막 광기전력 소자 및 그의 제조 방법
KR10-2010-0083178 2010-08-26

Publications (1)

Publication Number Publication Date
CN102386273A true CN102386273A (zh) 2012-03-21

Family

ID=44719305

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110243852XA Pending CN102386273A (zh) 2010-08-26 2011-08-24 集成薄膜光电元件及其制造方法

Country Status (5)

Country Link
US (1) US20120048342A1 (zh)
EP (1) EP2423980A2 (zh)
JP (1) JP5396444B2 (zh)
KR (1) KR101060239B1 (zh)
CN (1) CN102386273A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103066159A (zh) * 2013-01-11 2013-04-24 中国科学院苏州纳米技术与纳米仿生研究所 一种基于热光伏电池的单片连接组件的制备方法
CN109417103A (zh) * 2016-05-20 2019-03-01 法国电力公司 薄膜光伏器件及相关制造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
PL2724380T3 (pl) 2011-06-23 2017-03-31 Big Solar Limited Sposób wykonywania struktury obejmujący etapy powlekania i odpowiednie urządzenie
JP5864360B2 (ja) * 2011-06-30 2016-02-17 東京エレクトロン株式会社 シリコン膜の形成方法およびその形成装置
KR101356034B1 (ko) * 2011-12-21 2014-01-29 한국과학기술원 유기 태양전지 모듈 제조방법 및 이에 의해 제조된 유기 태양전지 모듈
AT512678B1 (de) * 2012-03-30 2019-01-15 Oesterreichisches Forschungs Und Pruefzentrum Arsenal Ges M B H Photovoltaik Fenster- und/oder Fassadenelement
AT512677B1 (de) * 2012-03-30 2013-12-15 Oesterreichisches Forschungs Und Pruefzentrum Arsenal Ges M B H Herstellungsverfahren strukturierter Dünnschicht Photovoltaik
US9246039B2 (en) 2012-10-12 2016-01-26 International Business Machines Corporation Solar cell with reduced absorber thickness and reduced back surface recombination
GB201301683D0 (en) 2013-01-30 2013-03-13 Big Solar Ltd Method of creating non-conductive delineations with a selective coating technology on a structured surface
KR20150078549A (ko) 2013-12-31 2015-07-08 한국과학기술원 집적형 박막 태양전지의 제조 장치
CN106024969A (zh) * 2015-11-27 2016-10-12 上海空间电源研究所 柔性衬底硅基薄膜太阳能电池周边激光绝缘制备方法
GB2549134B (en) 2016-04-07 2020-02-12 Power Roll Ltd Asymmetric groove
GB2549133B (en) 2016-04-07 2020-02-19 Power Roll Ltd Gap between semiconductors
GB2549132A (en) 2016-04-07 2017-10-11 Big Solar Ltd Aperture in a semiconductor
GB201617276D0 (en) 2016-10-11 2016-11-23 Big Solar Limited Energy storage
KR102253547B1 (ko) * 2018-11-29 2021-05-18 울산과학기술원 무색 투명 반도체 기판 및 이의 제조방법
KR102509612B1 (ko) * 2021-02-25 2023-03-14 울산과학기술원 양면 투광성 향상을 위한 투명 반도체 기판 및 그 제조방법
US20240402006A1 (en) * 2023-06-02 2024-12-05 International Business Machines Corporation Flexible ultraviolet sensor

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1230033A (zh) * 1998-03-25 1999-09-29 阿苏拉布股份有限公司 光电池的批量制造方法
JP2005085501A (ja) * 2003-09-04 2005-03-31 Toyota Industries Corp Ｅｌ装置及びその製造方法
CN1983568A (zh) * 2005-12-14 2007-06-20 韩国科学技术院 集成薄膜太阳能电池及其制造方法
US20080178925A1 (en) * 2006-12-29 2008-07-31 Industrial Technology Research Institute Thin film solar cell module of see-through type and method for fabricating the same
US20090255585A1 (en) * 2008-04-11 2009-10-15 Thin Film Devices, Inc. Flexible photovoltaic device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4239554A (en) * 1978-07-17 1980-12-16 Shunpei Yamazaki Semiconductor photoelectric conversion device
US4570173A (en) * 1981-05-26 1986-02-11 General Electric Company High-aspect-ratio hollow diffused regions in a semiconductor body
JPS6135573A (ja) * 1984-07-27 1986-02-20 Matsushita Electric Ind Co Ltd 光起電力素子の製造法
US5053083A (en) * 1989-05-08 1991-10-01 The Board Of Trustees Of The Leland Stanford Junior University Bilevel contact solar cells
US7732243B2 (en) * 1995-05-15 2010-06-08 Daniel Luch Substrate structures for integrated series connected photovoltaic arrays and process of manufacture of such arrays
JP3436858B2 (ja) * 1997-02-27 2003-08-18 シャープ株式会社 薄膜太陽電池の製造方法
JP3752691B2 (ja) * 2003-09-11 2006-03-08 ソニー株式会社 反射型液晶表示素子およびその製造方法、ならびに液晶表示装置
US7838868B2 (en) * 2005-01-20 2010-11-23 Nanosolar, Inc. Optoelectronic architecture having compound conducting substrate
WO2006107154A1 (en) * 2005-03-16 2006-10-12 Korea Advanced Institute Of Science And Technology Integrated thin-film solar cells and method of manufacturing thereof and processing method of transparent electrode for integrated thin-film solar cells and structure thereof, and transparent substrate having processed transparent electrode
KR100725110B1 (ko) * 2005-12-14 2007-06-04 한국과학기술원 투과형 집적형 박막 태양전지 및 그 제조 방법.
EP2186140A2 (en) * 2007-08-30 2010-05-19 OC Oerlikon Balzers AG A thin-film solar cell system and method and apparatus for manufacturing a thin-film solar cell
US20110174373A1 (en) * 2009-01-29 2011-07-21 Kyocera Corporation Photoelectric Conversion Cell and Photoelectric Conversion Module
KR101028971B1 (ko) * 2009-05-26 2011-04-19 한국과학기술원 집적형 박막 태양전지 및 그의 제조 방법
KR101112487B1 (ko) * 2009-08-06 2012-03-09 한국과학기술원 광기전력 장치 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1230033A (zh) * 1998-03-25 1999-09-29 阿苏拉布股份有限公司 光电池的批量制造方法
JP2005085501A (ja) * 2003-09-04 2005-03-31 Toyota Industries Corp Ｅｌ装置及びその製造方法
CN1983568A (zh) * 2005-12-14 2007-06-20 韩国科学技术院 集成薄膜太阳能电池及其制造方法
US20080178925A1 (en) * 2006-12-29 2008-07-31 Industrial Technology Research Institute Thin film solar cell module of see-through type and method for fabricating the same
US20090255585A1 (en) * 2008-04-11 2009-10-15 Thin Film Devices, Inc. Flexible photovoltaic device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103066159A (zh) * 2013-01-11 2013-04-24 中国科学院苏州纳米技术与纳米仿生研究所 一种基于热光伏电池的单片连接组件的制备方法
CN109417103A (zh) * 2016-05-20 2019-03-01 法国电力公司 薄膜光伏器件及相关制造方法

Also Published As

Publication number Publication date
EP2423980A2 (en) 2012-02-29
KR101060239B1 (ko) 2011-08-29
JP5396444B2 (ja) 2014-01-22
JP2012049542A (ja) 2012-03-08
US20120048342A1 (en) 2012-03-01

Similar Documents

Publication Publication Date Title
CN102386273A (zh) 集成薄膜光电元件及其制造方法
KR101028971B1 (ko) 집적형 박막 태양전지 및 그의 제조 방법
CN100533750C (zh) 薄膜太阳能电池模块及其制造方法
US20090242018A1 (en) Thin-film solar cell and fabrication method thereof
AU2023233148B2 (en) Solar cell and production method thereof, photovoltaic module
JP2010219527A (ja) バックコンタクト単一ヘテロ接合型太陽電池の製造方法及びバックコンタクト単一ヘテロ接合型太陽電池
EP4629787A1 (en) Solar cell
EP2485272A2 (en) Solar power generation apparatus and manufacturing method thereof
KR20140049065A (ko) 직렬 연결형 박막 태양광 모듈 및 박막 태양 전지의 직렬 연결 방법
US20120264253A1 (en) Method of fabricating solar cell
US20080241356A1 (en) Photovoltaic devices manufactured using crystalline silicon thin films on glass
US20130152999A1 (en) Photovoltaic component for use under concentrated solar flux
KR20110100725A (ko) 태양전지 및 그 제조방법
CN101803042A (zh) 太阳能电池及其制造方法
KR101059067B1 (ko) 태양전지 모듈
KR101428146B1 (ko) 태양전지 모듈 및 이의 제조방법
KR20110130191A (ko) 태양전지 및 그 제조방법
KR20110079107A (ko) 박막 태양전지 기판용 글라스 및 그를 포함하는 박막 태양전지의 제조방법
KR101863068B1 (ko) 태양전지 및 그 제조방법
KR20110043147A (ko) 이종 접합 태양전지 및 그 제조방법
KR20110028101A (ko) 박막태양전지 기판용 글라스 및 그를 포함하는 박막태양전지
CN101499438B (zh) 透光型薄膜太阳能电池模块及其制造方法
KR20150118605A (ko) 태양 전지 및 이의 제조방법
KR101643231B1 (ko) 태양전지 및 그 제조방법
KR20120062432A (ko) 태양전지 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120321