[go: up one dir, main page]

CN102386071A - 电子器件、电子器件的制造方法以及溅射靶 - Google Patents

电子器件、电子器件的制造方法以及溅射靶 Download PDF

Info

Publication number
CN102386071A
CN102386071A CN2011102539179A CN201110253917A CN102386071A CN 102386071 A CN102386071 A CN 102386071A CN 2011102539179 A CN2011102539179 A CN 2011102539179A CN 201110253917 A CN201110253917 A CN 201110253917A CN 102386071 A CN102386071 A CN 102386071A
Authority
CN
China
Prior art keywords
oxide film
oxide
metal element
electronic device
semiconductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011102539179A
Other languages
English (en)
Other versions
CN102386071B (zh
Inventor
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN102386071A publication Critical patent/CN102386071A/zh
Application granted granted Critical
Publication of CN102386071B publication Critical patent/CN102386071B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H10D30/6756—Amorphous oxide semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/402—Amorphous materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H10P14/22—
    • H10P14/3426—
    • H10P14/3434—
    • H10P14/44—
    • H10P14/6329—
    • H10P50/242—
    • H10W20/095—

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

使用其中通过诸如DC溅射法或脉冲DC溅射法之类的具有高批量生产率、可应用于大面积衬底的溅射法将诸如锌之类的材料添加到氧化镓的靶来进行膜形成，该材料在400℃到700℃加热时比镓更容易汽化。该膜在400℃到700℃加热，由此所添加的材料在膜的表面附近析出。膜的另一部分具有降低浓度的添加材料和足够高的绝缘性质；因此，它可用于半导体器件的栅极绝缘层等。

Description

电子器件、电子器件的制造方法以及溅射靶
技术领域
本发明涉及包括氧化膜的电子器件，电子器件的制造方法以及用于制造氧化膜的溅射靶。 
注意，本说明书中的电子器件是指利用电性质的任何器件，并且可通过利用半导体特性起作用的半导体器件被包括在电子器件的范畴中。另外，甚至当器件不利用半导体特性时利用电性质(例如，电容器、线圈、或各种电子管)的器件被包括在电子器件的范畴中。因此，光电器件、半导体电路和电子电器都被包括在电子器件中。 
背景技术
氧化物包括具有各种性质的氧化物，诸如导电氧化物、半导电氧化物和绝缘氧化物，并且根据它们的性质用于各种应用。例如，氧化硅是典型的绝缘氧化物，并且出于尤其是集成电路中的元件隔离、线圈之间的绝缘等目的被广泛地使用。另外，氧化钽、钛酸钡等通过利用绝缘性质和高介电常数来用作电容电介质。 
作为导电氧化物，可给出氧化铟(或者向其添加锡等的氧化铟)。氧化铟用作用于利用可见光的适当导电性和高透明性质的透明导电膜的材料。此外，钇钡铜氧化物、铋铅锶铜氧化物等已知为在高于或等于氮的沸点的温度下具有超导体性质的材料。 
一些氧化物具有半导体特性。这些具有半导体特性的氧化物(半导电氧化物)的示例是氧化钨、氧化锡和基于铟-镓-锌的氧化物(In-Ga-Zn-based oxide)，并且其中这种半导电氧化物用于沟道形成区的薄膜晶体管是已知的(参见专利文献1和2)。此外，具体而言，还已研究了基于In-Ga-Zn的氧化物的性质(非专利文献1)。 
[参考文献] 
[专利文献] 
[专利文献1]日本公开专利申请No.2007-123861 
[专利文献2]日本公开专利申请No.2007-96055 
[非专利文献] 
[非专利文献1]Toshio Kamiya、Kenji Nomura和Hideo Hosono，“非晶氧化物TFT的高迁移率和低工作电压的起源：电子结构、电子传输、缺陷和掺杂(Origins of High Mobility and Low Operation Voltage of Amorphous Oxide TFTs：Electronic Structure，Electron Transport，Defects and Doping)”，显示技术期刊(Journal of Display Technology)，卷5，第七期，2009年，第273-288页。 
发明内容
在这种厚度小于或等于1μm的氧化物的薄膜被堆叠在另一种材料的膜上的情况下，一般采用溅射法。因为靶具有足够的电导率，所以导电氧化膜可按照以下方法形成而没有任何问题：AC溅射法(其中使用频率低于1kHz、通常低于或等于100Hz的交流电的溅射法，并且AC溅射法被称为循环式溅射法)，DC溅射法(使用直流电的溅射法，并且DC溅射法包括其中以脉冲方式施加电压的脉冲DC溅射法)，以及微波等离子体溅射法(使用频率高于或等于100MHz的微波的溅射法)和RF溅射法(使用频率高于或等于1kHz并低于100MHz的微波的溅射法)。 
具体而言，考虑到批量生产率，DC溅射法或AC溅射法比微波等离子体溅射法或RF溅射法更为优选。这是因为通过这些方法，可均匀地生成大面积等离子体，从而可处理大面积衬底并且可增加批量生产率。具体而言，诸如显示器件之类的需要大面积的电子器件通过DC溅射法或AC溅射法制造，这些方法是优选的且实用的。 
然而，当氧化物的电导率降低时，变得难以采用DC溅射法或AC溅射法。这是因为当靶的电导率不足够高时，在这些方法中不能生成稳定的等离子体。 
存在一些改进靶的电导率的方法。第一方法是其中增加氧化物的缺氧并且增加氧化物中的载流子浓度、以使电导率增加的方法。例如，该方法对铟氧化物等是有效的。然而，难以将缺氧引入氧化镓中；因此，该方法不是有效的。 
第二方法是其中将氢气混合到氧气中并且增加氧化物中的载流子浓度、以使电导率增加的方法。然而，在该方法中氢被带入要形成的膜中。含氢的半导电氧化物具有不稳定的电特性，并且具体而言，可靠性变成了制造诸如晶体管之类的半导体器件中的大问题。 
鉴于上述情形已作出本发明。本发明的目的在于，获得量产的具有足够高的绝缘性质的氧化膜。另一个目的在于，提供新颖的电子器件(特别是，半导体器件)。又一个目的在于，提供新颖的电子器件的制造方法(特别是，半导体器件的制造方法)。 
本说明书中所公开的本发明的一个实施例是一种电子器件的制造方法，包括以下步骤：通过溅射法使用靶来形成氧化膜，该靶包含包括至少第一金属元素和第二金属元素的氧化物；对氧化膜进行热处理；以及蚀刻氧化膜的表面以获得绝缘氧化膜。绝缘氧化膜中的第一金属元素的浓度低于或等于靶中的第一金属元素的浓度的50％。 
本说明书中所公开的本发明的另一个实施例是一种电子器件的制造方法，包括以下步骤：通过溅射法使用靶来形成氧化膜，该靶包含包括至少第一金属元素和第二金属元素的氧化物；对氧化膜进行热处理；以及蚀刻氧化膜的表面以获得绝缘氧化膜。靶的电导率高于绝缘氧化膜的电导率。 
本说明书中所公开的本发明的另一个实施例是一种电子器件的制造方法，包括以下步骤：通过溅射法使用靶来形成氧化膜，该靶包含包括至少第一金属元素和第二金属元素的氧化物；以及对氧化膜进行热处理并且降低氧化物中第一金属元素的浓度以获得绝缘氧化膜。 
在以上制造方法中的任一种方法中，可设置与绝缘氧化膜接触的半导电氧化膜。 
本说明书中所公开的本发明的另一个实施例是一种电子器件的制造方法，包括以下步骤：通过溅射法使用靶来形成氧化膜，该靶包含包括至少第一金属元素和第二金属元素的氧化物；对氧化膜进行热处理以形成其中第一金属元素的浓度高的区域；以及形成与氧化膜接触的半导电氧化膜。第二金属元素与包含在半导电氧化膜中的金属元素的比率大于或等于0.2。 
本说明书中所公开的本发明的一个实施例是一种溅射靶，该溅射靶包括包含至少第一金属元素和第二金属元素的导电氧化物并且用于其中通过溅射法来进行膜形成的器件中。第二金属元素的氧化物本身是绝缘氧化物。 
在任一种制造方法中，溅射法可以是DC溅射法(包括脉冲DC溅射法)或AC溅射法。 
本说明书中所公开的本发明的一个实施例是一种电子器件，该电子器件包括衬底上的氧化膜和在氧化膜上设置并与其接触的半导电氧化膜。氧化膜包括 至少第一金属元素和第二金属元素。在氧化膜中，与面向衬底的部分相比，与半导电氧化膜接触的部分具有更高浓度的第一金属元素。另一方面，在氧化膜中，与面向衬底的部分相比，与半导电氧化膜接触的部分具有更低浓度的第二金属元素。 
在上文中，第一金属元素可以是锌。第二金属元素可以是镓。此外，在上文中，半导电氧化膜可具有非晶状态。半导电氧化膜可具有晶体。半导电氧化膜可具有单晶状态。晶体在表面上可以垂直于衬底c轴对准。 
在上文中，热处理在高于或等于200℃、优选高于或等于400℃且低于700℃的温度下进行。热处理的气氛优选为包含氧气或氮气的气氛。此外，压力优选高于或等于10Pa且低于或等于1个标准气压。 
例如，当氧化镓用于电子器件时，由于如上所述的缺氧或氢的引入，电导率不会增加，或者氧化镓是不合需要的材料。然而，因为氧化镓的介电常数高(约10)，所以假设用作MISFET(具有金属绝缘层半导体结构的场效应晶体管)电容电介质或栅极绝缘层。此外，在与半导电氧化物的界面处不生成陷阱能级；因此，假定氧化镓用作设置成与该半导体层接触的绝缘膜(包括栅极绝缘层)。具体而言，与基于In-Ga-Zn的氧化物的界面是优选的。 
然而，由以上所述的低电导率引起的极低批量生产率是一个障碍。氧化锌具有高电导率，并且例如，其中将铝添加到氧化锌的衬底已知为AZO。从非专利文献1的图12(a-IGZO的霍尔迁移率和载流子密度)的描述中可发现，在其中氧化锌和氧化镓以50∶50的比率彼此混合的物质中，在非晶状态中获得5×10-3Ω-1cm-1的电导率。另一方面，其中氧化锌和氧化镓以25∶75的比率彼此混合的物质具有足够高的绝缘性质。 
发明人发现，当对该含锌的氧化镓膜进行热处理时，锌在膜的表面上析出。即，通过热处理使均匀分布在膜中的锌在表面上析出，并且另一部分具有足够低浓度的锌和足够高的绝缘性质。 
例如，在衬底上形成含锌的氧化镓膜，并且通过热处理使面向衬底的部分或者除表面附近之外的适当部分中的锌的浓度降到锌的初始浓度(即，靶中锌的浓度)的50％或更低，以使这个部分可具有如上所述的足够高的绝缘性质并且含锌的氧化镓膜可用作绝缘膜。 
这种现象是因为在以上热处理条件下锌或氧化锌的蒸气压力高于镓或氧化镓的蒸气压力而引起。因此，这种现象不只在使用镓和锌时会引起。如果即 使当除镓和锌之外的两种或多种元素组合时也满足这种条件，则可能引起这种现象。例如，可使用包括镓、铝和锌的氧化物，而不是包括镓和锌的氧化物。 
此外，当测量氧化膜中锌的浓度时，表面附近的浓度极高，并且除表面附近之外在朝表面的方向上趋于增加。另一方面，镓的浓度在朝表面的方向上趋于降低。这种现象也是因为锌或氧化锌的蒸气压力高于镓或氧化镓的蒸气压力而引起的。 
由于表面附近高浓度的锌，绝缘性质退化；因此，具有足够高的绝缘性质的膜可通过去除该部分来获得。通过这种处理，最后获得的氧化膜的电导率可低于靶的电导率。 
当形成与氧化膜接触的半导电氧化膜时，在表面附近具有高浓度锌的部分可保留。 
还发现，热处理的温度越高、压力越低，并且热处理时间越长、锌越容易从氧化膜中汽化，并且氧化膜中锌的浓度降低。当通过这种热处理使得氧化膜中镓的浓度(即Ga/(Ga+Zn))增加到大于或等于0.7、优选大于或等于0.8时，可获得足够高的绝缘氧化物并且用于各个电子器件。 
按照常规，不曾存在采用溅射法的技术思想，该溅射法使用在制造绝缘氧化膜时其电导率通过添加不同金属元素作为靶来增加的氧化物。这是因为没有用于去除所添加的金属元素的实用方法。以上方法在这个方面是创新的。 
通过以上实施例，可解决那些问题中的至少一个问题。例如，具有高绝缘性质的氧化膜可通过DC溅射法或AC溅射法来获得。 
附图说明
图1A到1F是示出实施例1的制造工艺的截面图。 
图2A到2F是示出实施例2的制造工艺的截面图。 
图3A到3F是示出实施例3的制造工艺的截面图。 
图4A到4F是示出实施例4的制造工艺的截面图。 
图5A和5B是实施例5和6的截面图。 
图6A到6E是示出实施例7的制造工艺的截面图。 
图7A到7E是示出实施例8的制造工艺的截面图。 
图8A到8C是示出半导体器件的一实施例的示图。 
具体实施方式
在下文中，将参考附图详细描述本发明的各个实施例。然而，本发明不限于以下描述，而且本领域技术人员容易理解，此处公开的模式和细节可以各种方式修改，而不背离本发明的范围和精神。因此，本发明不应被解释为限于实施例的描述。 
以下实施例中的任一实施例中所公开的结构、条件等可适当地与在其他实施例中所公开的结构、条件等组合。注意，在以下描述的结构中，在不同附图中，相同附图标记指示相同部分或具有类似功能的部分，并且在一些情况下不再重复其详细描述。 
注意，在以下实施例中，主要给出其中本发明的技术思想应用于包括晶体管的显示器件的示例，可容易地理解，本发明的技术思想不限于应用于显示器件。此外，实施例中所使用的诸如“栅极”、“源极”和“漏极”之类的术语用于简单的描述，并且不限于对这些术语的含义的解释。 
例如，通常表达为“被设置成跨过设置在半导体区上的绝缘膜上的半导体区的导电区和与其合并的区域”在本说明书中被简称为“栅电极”。此外，在本说明书中不具体地区分源极和漏极，并且当一个被称为源极时，另一个被称为漏极。 
另外，应当注意，诸如本说明书中所使用的导电氧化物、半导电氧化物和绝缘氧化物之类的术语没有绝对的含义。即使当氧化物具有相同的组分和相同的性质时，名称也可根据在一些情况下的用途改变。例如，当氧化物用于DC溅射的靶时，它被称为导电氧化物。当氧化物用于晶体管的半导体层时，在一些情况下，它被称为半导电氧化物。 
本说明书中的氧化物是包含在物质(包括组合物)中的氮、氧、氟、硫、硒、氯、溴、碲和碘的百分比(摩尔比)高于或等于总数的25％并且氧与以上元素的百分比(摩尔比)高于或等于70％的氧化物。 
本说明书中的金属元素是指除稀有气体元素、氢、硼、碳、氮、16族元素(例如，氧)、17族元素(例如，氟)、硅、磷、锗、砷和锑之外的所有元素。 
此外，在本说明书中，“一种金属元素是主要金属元素”指示在物质中的多种金属元素之中、金属元素的组分大于或等于金属元素的50％的情况。另外，“n种金属元素M1、M2、..、和Mn是主要金属元素″指示金属元素M1、M2、..、和Mn的组分之和高于或等于金属元素的{(1-2-n)×100}[％]的情况。 
注意，不是本说明书中所指示的膜主要成分的元素的浓度通过二次离子质谱法来确定，除非另外指明。一般而言，在单层或多层膜的深度方向上的元素的浓度通过二次离子质谱法来测量时，尤其是在少量元素的情况下，元素的浓度在衬底和膜之间或者在膜之间的界面处趋于异乎寻常地高；然而，这个部分的浓度不是准确的值并且测量变化大。 
防止具有低可靠性的界面附近的浓度被采用并且具有稳定浓度的部分的浓度被用作膜的准确浓度的指标是合乎需要的；因此，作为由二次离子质谱法确定的浓度，在本说明书中使用通过分析物体所获得的最小值。 
(实施例1) 
在本实施例中，将描述其中使用上述技术思想来形成具有晶体管的显示器件的示例。图1A到1F是示出本实施例的显示器件的制造工艺的截面图。本实施例中所描述的晶体管是其栅电极位于衬底侧的底栅晶体管以及其源电极和漏电极与半导体层的上表面接触的上接触晶体管，并且半导电氧化物用作半导体。 
以下将描述制造工艺的概要。如图1A所示，在具有绝缘表面的衬底101上形成栅电极102，氧化硅、氧氮化硅等的第一栅极绝缘层103和氧化膜104。第一栅极绝缘层103并非是必需设置的。另外，在本实施例中氧化膜104是镓和锌的氧化物，并且镓的比率即Ga/(Ga+Zn)可以是0.2到0.6、优选0.3到0.5。 
对可用作衬底101的衬底没有具体限制；然而，衬底需要具有绝缘表面。例如，可使用由钡硼硅酸盐玻璃、铝硼硅酸盐玻璃等制成的玻璃衬底；然而，本发明的一个实施例并不限于此。可使用诸如石英或兰宝石之类的绝缘体、或者具有足够高的绝缘性质的半导体。此外，可在诸如硅、锗、或砷化镓之类的其绝缘性质不高的半导体的表面上、在其电导率通过掺杂来增加的半导体的表面上、或在铜、铝等表面上形成绝缘膜。 
在晶体管的不利杂质被包括在衬底中的情况下，优选在表面上设置具有阻断杂质(例如，氮化铝、氧化铝、或氮化硅)的功能的绝缘材料膜。注意，在本实施例中，第一栅极绝缘层103可具有类似功能。 
栅电极102可在使用诸如钼、钛、铬、钽、钨、铝、或铜之类的金属材料或包括这些材料中的任一材料作为主要金属元素的合金材料的单层或叠层中形成。因为所获得的晶体管的阈值等因用于栅电极102的材料的功函而改变， 所以有必要根据所需阈值来选择材料。 
有必要根据氧化膜104的组分和厚度来确定第一栅极绝缘层103的厚度。稍后将作出其描述。第一栅极绝缘层103可通过已知的溅射法、已知的CVD法等来形成。 
氧化膜104通过DC溅射法或AC溅射法来形成。作为DC溅射法，可使用其中以脉冲方式施加电压的脉冲DC溅射法以防止异常电弧放电。AC溅射法不需要防止异常电弧放电；因此，通过AC溅射法的等离子体生成周期的比例是脉冲DC溅射法的两倍或更大，并且批量生产率高。 
要使用的靶可以是氧化物，其中调节镓与锌的比率以使氧化膜104采用上述值。注意，在溅射中，靶的组分与取决于沉积表面的气氛和温度所获得的膜的组分不同；例如，甚至在使用导电靶时，所获得膜的锌浓度降低，以使所获得的膜具有绝缘性质或在一些情况下具有半导电性。 
在本实施例中，使用锌和镓的氧化物；在高于或等于200℃温度下锌或氧化锌的蒸气压力高于镓或氧化镓的蒸气压力。因此，当衬底101在高于或等于200℃的温度下加热时，氧化膜104的锌的浓度低于靶的锌的浓度。因此，考虑到该事实，有必要将靶的锌的浓度设为更高的浓度。一般而言，当锌的浓度增加时，改进氧化物的电导率；因此，优选使用DC溅射法。 
溅射用的靶可用以下这种方式获得：在将氧化镓的粉末和氧化锌的粉末混合并预先烘焙之后，进行模制；随后，进行烘焙。另选地，优选将其晶粒尺寸小于或等于100nm的氧化镓的粉末和其晶粒尺寸小于或等于100nm的氧化锌的粉末充分地混合并模制。 
氧化膜104期望通过其中氢气、水等不容易进入氧化膜104中的方法形成。膜形成中的气氛可以是稀有气体(通常是氩气)气氛、氧气气氛、稀有气体和氧气等的混合气氛。此外，该气氛期望是使用高纯度气体的气氛，从该高纯度气体中充分地去除诸如氢气、水、羟基和氢化物之类的杂质，因为可防止氢气、水、羟基、氢化物等进入氧化膜104中。 
当膜形成中的衬底温度被设为高于或等于100℃且低于或等于600℃、优选高于或等于200℃并低于或等于400℃时，可防止杂质的进入。另外，诸如低温泵、离子泵、或者设置有冷阱的钛升华泵或涡轮分子泵之类的气体截留式真空泵可用作排气单元。 
在用上述排气单元排气的沉积腔中，去除氢分子、包含诸如水(H2O)之 类的氢原子的化合物(优选地，还有包含碳原子的化合物)等。因此，可降低在沉积腔中形成的氧化膜104中的杂质浓度。 
接着，在适当的气氛下，例如，在气压是10Pa到1个标准气压并且气氛是氧气气氛、氮气气氛以及氧气和氮气的混合气氛中的任一气氛的条件下，设置具有这些的衬底101在400℃到700℃加热10分钟到24小时。随后，如图1B所示，改变氧化膜104的质量，并且在氧化膜104的表面附近形成具有高浓度锌的半导电氧化层104a，而另一部分变成具有低浓度锌的绝缘氧化层104b。 
注意，如上所述，锌的浓度不断地改变，半导电氧化层104a和绝缘氧化层104b之间的边界不清楚。另外，随着加热周期越长、加热温度越高并且加热时的压力越低，锌容易汽化并且半导电氧化层104a趋于变薄。 
如图1C所示，去除所获得的半导电氧化层104a。可进行干法蚀刻或湿法蚀刻以去除半导电氧化层104a。此时，不仅可蚀刻半导电氧化层104a，而且可蚀刻绝缘氧化层104b的接近半导电氧化层104a的部分。例如，接近半导电氧化层104a的被视为绝缘氧化层104b的部分可被蚀刻绝缘氧化层104b厚度的10％到50％。 
替代通过蚀刻来去除半导电氧化层104a，半导电氧化层104a可通过继续热处理和汽化半导电氧化层104a来去除。 
以此方式，绝缘氧化层104b出现，并且绝缘氧化层104b的表面上的镓的比率即Ga/(Ga+Zn)可大于或等于0.7、优选大于或等于0.8。在绝缘氧化层104b中，接近表面的部分具有最低值的镓并且该比率朝衬底方向增加。 
绝缘氧化层104b中锌的浓度优选为靶中锌的浓度的50％或更低。毋庸赘言，绝缘氧化层104b的电阻率高于靶的电阻率。 
注意，在该热处理中，诸如锂、钠、或钾之类的碱金属也在半导电氧化层104a的表面附近析出或者汽化；因此，充分地降低绝缘氧化层104b的浓度。这些碱金属是晶体管的不利元素；由此，优选尽可能少的这些碱金属被包含在用于形成晶体管的材料中。因为与锌相比这些碱金属容易汽化；因此，在去除这些碱金属中热处理步骤是有利的。 
例如，绝缘氧化层104b中钠的浓度可低于或等于5×1016cm-3、优选低于或等于1×1016cm-3、更优选低于或等于1×1015cm-3。类似地，绝缘氧化层104b中锂的浓度可低于或等于5×1015cm-3、优选低于或等于1×1015cm-3， 并且绝缘氧化层104b中钾的浓度可低于或等于5×1015cm-3、优选低于或等于1×1015cm-3。 
以此方式所获得的绝缘氧化层104b用作晶体管的栅极绝缘层。换言之，晶体管的栅极绝缘层的厚度是第一栅极绝缘层103的厚度和绝缘氧化层104b的厚度之和。因此，第一栅极绝缘层103的厚度需要考虑绝缘氧化层104b来确定。 
绝缘氧化层104b的厚度不仅取决于氧化膜104的厚度，而且取决于包含在氧化膜104中的锌的比率。一般而言，随着锌的比率越高，绝缘氧化层104b变得越薄。因此，第一栅极绝缘层103的厚度需要根据氧化膜104的组分和厚度来确定，如上所述。 
例如，在晶体管用于通用液晶显示器件或通用电致发光显示器件的情况下，栅极绝缘层的厚度是50nm到1μm。例如，在氧化膜104的厚度是200nm并且氧化膜104中镓的比率(即Ga/(Ga+Zn))是0.5的情况下，所获得的绝缘氧化层104b的厚度是100nm到150nm。注意，因为镓是主要金属元素，所以绝缘氧化层104b的介电常数约为氧化硅的介电常数的2.5倍高。 
在使用氧化硅来形成第一栅极绝缘层103并且总栅极绝缘层(第一栅极绝缘层103和绝缘氧化层104b)的氧化硅等效厚度为200nm的情况下，第一栅极绝缘层103的厚度可以是140nm到160nm。 
注意，栅极绝缘层的最佳厚度由施加于栅电极等的电压来适当地设置。一般而言，在所施加电压低的情况下，栅极绝缘层被设为薄，而在所施加电压高的情况下，栅极绝缘层被设为厚。 
在该实施例中，其中镓是主要金属元素的绝缘氧化层104b由化学式GaxZn1-xOy(注意，X≥0.7)表示；然而，优选氧超过化学计量比以满足x/2+1＜y＜x/2+1.5。为了实现这个目的，在暴露绝缘氧化层104b的表面之后，如图1C所示，热处理可在氧气气氛下进行或者可进行向氧等离子体的暴露。 
注意，杂质元素例如诸如钇之类的3族元素、诸如铪之类的4族元素、或诸如铝之类的13族元素被包含在氧化膜104中，后来获得的绝缘氧化层104b的能隙可增大，并且绝缘性质可增强。不包含以上杂质中的任一杂质的氧化镓的能隙是4.9eV；然而，当氧化镓包含约例如大于0原子％并小于或等于20原子％的以上杂质中的任一杂质时，能隙可增大到约6eV。 
之后，形成半导电氧化膜105，如图1D所示。半导电氧化膜105优选包 含至少铟(In)或锌(Zn)。具体而言，优选包含In和Zn。作为用于减少包括半导电氧化物的晶体管的电特性的变化的稳定剂，优选另外包含镓(Ga)。优选包含锡(Sn)作为稳定剂。优选包含铪(Hf)作为稳定剂。优选包含铝(Al)作为稳定剂。 
作为另一种稳定剂，可包含一种或多种镧系元素，诸如，镧(La)、铈(Ce)、镨(Pr)、钕(Nd)、钐(Sm)、铕(Eu)、钆(Gd)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)、铥(Tm)、镱(Yb)、或镥(Lu)。 
作为半导电氧化物(例如，氧化铟、氧化锡、氧化锌)，可使用有两种成分的金属氧化物(诸如，基于In-Zn的氧化物、基于Sn-Zn的氧化物、基于Al-Zn的氧化物、基于Zn-Mg的氧化物、基于Sn-Mg的氧化物、基于In-Mg的氧化物、或基于In-Ga的氧化物)，有三种成分的金属氧化物(诸如，基于In-Ga-Zn的氧化物、基于In-Al-Zn的氧化物、基于In-Sn-Zn的氧化物、基于Sn-Ga-Zn的氧化物、基于Al-Ga-Zn的氧化物、基于Sn-Al-Zn的氧化物、基于In-Hf-Zn的氧化物、基于In-La-Zn的氧化物、基于In-Ce-Zn的氧化物、基于In-Pr-Zn的氧化物、基于In-Nd-Zn的氧化物、基于In-Sm-Zn的氧化物、基于In-Eu-Zn的氧化物、基于In-Gd-Zn的氧化物、基于In-Tb-Zn的氧化物、基于In-Dy-Zn的氧化物、基于In-Ho-Zn的氧化物、基于In-Er-Zn的氧化物、基于In-Tm-Zn的氧化物、基于In-Yb-Zn的氧化物、或基于In-Lu-Zn的氧化物)，或有四种成分的金属氧化物(诸如，基于In-Sn-Ga-Zn的氧化物、基于In-Hf-Ga-Zn的氧化物、基于In-Al-Ga-Zn的氧化物、基于In-Sn-Al-Zn的氧化物、基于In-Sn-Hf-Zn的氧化物、或基于In-Hf-Al-Zn的氧化物)。 
此处注意，例如，基于In-Ga-Zn的氧化物意味着包含In、Ga和Zn作为主要元素的氧化物，并且In∶Ga∶Zn的比率没有限制。此外，基于In-Ga-Zn的氧化物可包含除In、Ga和Zn之外的金属元素。 
另选地，由化学式InMO3(ZnO)m(m＞0)表示的氧化物可用作半导电氧化物。此处，M表示从Zn、Ga、Al、Sn和In中所选择的一种或多种金属元素。例如，M可以是Ga或者是诸如Ga和Al、Ga和Sn、或Ga和In之类的两种金属。 
在基于In-Zn的氧化物被用作半导电氧化物的情况下，要使用的靶具有原子比(摩尔比为In2O3∶ZnO＝25∶1到1∶4)为In∶Zn＝50∶1到1∶2、优选原子比(摩尔比为In2O3∶ZnO＝10∶1到1∶2)为In∶Zn＝1∶1到1∶20、进一步优选原子 比(摩尔比为In2O3∶ZnO＝3∶4到15∶2)为In∶Zn＝1.5∶1到15∶1的组分比。例如，用于形成基于In-Zn的氧化物的靶具有In∶Zn∶O＝1∶1∶X(其中X＞1、优选X＞1.5)的原子比。 
另选地，可使用具有In∶Ga∶Zn＝1∶1∶1(＝1/3∶1/3∶1/3)或In∶Ga∶Zn＝2∶2∶1(＝2/5∶2/5∶1/5)的原子比的基于In-Ga-Zn的氧化物，或者具有接近以上原子比的原子比的氧化物。另选地，可使用具有In∶Sn∶Zn＝1∶1∶1(＝1/3∶1/3∶1/3)、In∶Sn∶Zn＝2∶1∶3(＝1/3∶1/6∶1/2)、或In∶Sn∶Zn＝2∶1∶5(＝1/4∶1/8∶5/8)的原子比的基于In-Sn-Zn的氧化物，或者具有接近以上原子比的原子比的氧化物。 
然而，组分不限于以上描述的那些组分，并且具有适当组分的材料可取决于必需的半导体特性(迁移率、阈值、变化等)来使用。为了获得必需的半导体特性，优选载流子浓度、杂质浓度、缺陷密度、金属元素与氧的原子比、原子间的距离、密度等被按需设置。 
例如，获得基于In-Sn-Zn的氧化物的高迁移率是相对容易的。然而，迁移率可按照甚至基于In-Ga-Zn的氧化物中的成批缺陷密度的降低来增加。 
注意例如，表达式“包括原子比为In∶Ga∶Zn＝a∶b∶c(a+b+c＝1)的In、Ga和Zn的氧化物的组分在包括原子比为In∶Ga∶Zn＝A∶B∶C(A+B+C＝1)的In、Ga和Zn的氧化物的组分的邻域内”意味着a，b和c满足以下关系：(a-A)2+(b-B)2+(c-C)2≤r2，并且r可以是例如0.05。相同的表达式可应用于其他氧化物。 
半导电氧化物可以是单晶体或非单晶体。在后者情况下，半导电氧化物可以是非晶体或多晶体。此外，半导电氧化物可具有包括具有结晶度的部分的非晶结构或非非晶结构。 
在本实施例中，基于In-Ga-Zn的氧化物被用作半导电氧化物。换言之，通过溅射法使用基于In-Ga-Zn的氧化物作为靶来形成半导电氧化膜。氧化物靶的填充率高于或等于90％且低于或等于100％、优选高于或等于95％且低于或等于99.9％。使用具有高填充率的氧化物靶，要获得的半导电氧化膜可具有高密度。 
靶的组分比可以是例如In∶Ga∶Zn＝1∶1∶1[摩尔比]。注意，没有必要将靶的材料和组分比限于上文。例如，另选地，可使用具有以下组分比的氧化物靶：In∶Ga∶Zn＝1∶1∶0.5[摩尔比]、In∶Ga∶Zn＝2∶1∶3[摩尔比]和In∶Ga∶Zn＝3∶1∶2[摩尔比]。 
如稍后所述，关于所获半导电氧化膜的组分，优选金属成分中镓的比率(摩尔比)大于或等于0.2。例如，在In∶Ga∶Zn＝1∶1∶1的情况下，镓的比率是0.33，而在In∶Ga∶Zn＝1∶1∶0.5的情况下，镓的比率是0.4。 
半导电氧化膜105期望通过氢气、水等不容易进入半导电氧化膜105的方法形成。膜形成中的气氛可以是稀有气体(通常是氩气)气氛、氧气气氛、稀有气体和氧气的混合气氛等。高纯度气体的气氛是优选的，从该高纯度气体中去除诸如氢气、水、羟基、或氢化物之类的杂质，以防止氢气、水、羟基、氢化物等进入氧化膜105中。 
半导电氧化膜105的厚度期望大于或等于3nm且小于或等于30nm。这是因为当半导电氧化膜的厚度太大时(例如，当厚度大于或等于50nm时)，晶体管可常通。 
当膜形成中的衬底温度被设为高于或等于100℃且低于或等于600℃、优选高于或等于200℃且低于或等于400℃时，还可防止杂质的进入。另外，诸如低温泵、离子泵、或者设置有冷阱的钛升华泵或涡轮分子泵之类的气体截留真空泵可用作排气单元。 
在用上述排气单元排气的沉积腔中，去除氢分子、包含诸如水(H2O)之类的氢原子的化合物和包含碳原子的化合物。因此，可降低在沉积腔中形成的半导电氧化膜105中的杂质浓度。 
诸如锂、钠、或钾之类的碱金属、或者碱土金属是在半导电氧化层用作晶体管的情况下的不利元素；因此，优选尽可能少的碱金属或碱土金属被包含在用于形成晶体管的材料中。 
关于碱金属，具体而言，在与半导电氧化物接触的绝缘氧化物中将钠分散成钠离子。另选地，钠切断了金属元素和氧之间的键合(bond)，或者进入半导电氧化物中的键合。结果，晶体管特性恶化(例如，晶体管变成常通(阈值电压移到负侧)或者迁移率降低)。另外，这还导致特性的变化。 
这个问题在半导电氧化物中的氢的浓度极低的情况下尤为明显。因此，强烈地要求碱金属的浓度在半导电氧化物中氢的浓度低于或等于5×1019cm-3，尤其是低于或等于5×1018cm-3的情况下极低。 
例如，半导电氧化膜105中钠的浓度可低于或等于5×1016cm-3、优选低于或等于1×1016cm-3、更优选低于或等于1×1015cm-3。类似地，半导电氧化膜105中铝的浓度可低于或等于5×1015cm-3、优选低于或等于1×1015cm-3， 并且半导电氧化膜105中钾的浓度可低于或等于5×1015cm-3、优选低于或等于1×1015cm-3。 
随后，如图1E所示，蚀刻半导电氧化膜105和绝缘氧化层104b，由此获得具有所需形状(例如，岛状)的半导电氧化膜105a。在蚀刻中，可使用干法蚀刻方法或湿法蚀刻方法。注意，随着此处的蚀刻，第一栅极绝缘层103可用作蚀刻终止层(stopper)。 
稍后，对半导电氧化膜105a进行热处理(第一热处理)。半导电氧化膜105a中过量的氧(包括水和羟基)可通过第一热处理来去除；可改进半导电氧化膜105a的结构；并且可降低能隙中的缺陷能级。第一热处理的温度高于或等于250℃且低于或等于650℃。 
此外，第一栅极绝缘层103和绝缘氧化层104b中过量的氧(包括水和羟基)也可通过第一热处理来去除。 
第一热处理因为其去除氢气、水等的效果可被称为脱水处理、脱氢处理、或类似处理。第一热处理不仅可在如上所述形成半导电氧化膜105a之后实现，而且还可在形成半导电氧化膜105之后的任何时刻实现。另外，类似的脱水处理或脱氢处理可进行多次，而不是一次。 
第一热处理可用以下这种方式进行：例如，将物体引入其中电阻加热元件等在氮气气氛下使用或加热的电炉中。在第一热处理期间，半导电氧化膜105a不暴露给空气以防止水和氢气的进入。 
热处理装置不限于电炉并且可以是用于通过热辐射或热传导从诸如经加热的气体之类的介质对物体加热的装置。例如，可使用诸如气体快速热退火(GRTA)装置或灯光快速热退火(LRTA)之类的快速热退火(RTA)装置。 
LRTA装置是用于通过从诸如卤素灯、卤化金属灯、氙弧灯、碳弧灯、高压钠灯、或高压汞灯之类的灯发射的光(电磁波)的辐射对物体加热的装置。GRTA装置是用于使用高温气体来进行热处理的装置。作为气体，可使用通过热处理不与物体反应的惰性气体(诸如，氮气或诸如氩气之类的稀有气体)。 
例如，作为第一热处理，GRTA工艺可进行如下。将物体放入经加热的惰性气体气氛中，加热几分钟，并从惰性气体气氛中取出。GRTA工艺实现短时间的高温热处理。此外，甚至在温度超过物体的温度上限时也可采用GRTA工艺。注意，在该工艺期间，惰性气体可被切换成包括氧气的气体。这是因为由缺氧引起的能隙中的缺陷能级可通过在包括氧气的气氛中进行第一热处理来 降低。 
注意，作为惰性气体气氛，优选使用包含氮气或稀有气体(例如，氦气、氖气、或氩气)作为其主要成分并且不包含水、氢气等的气氛。例如，被引入热处理装置的氮气或诸如氦气、氖气、或氩气之类的稀有气体的纯度大于或等于6N(99.9999％)、优选大于或等于7N(99.99999％)(即，杂质的浓度低于或等于1ppm、优选低于或等于0.1ppm)。 
在任何情况下，当通过第一热处理来降低包含在半导电氧化膜105a中的杂质以形成无杂质半导体或基本无杂质半导体时，可实现具有极好特性的晶体管。 
此外，通过包括第一热处理的热处理，半导电氧化膜105a可具有各种状态。即，在特定条件下，半导电氧化膜105a具有非晶状态。在另一种条件下，半导电氧化膜105a具有晶体以非晶状态部分地漂浮的状态。在又一条件下，半导电氧化膜105a具有单晶状态或其中晶体有序地对准并可视为单晶状态的状态。 
在半导电氧化膜105a中存在晶体的情况下，半导电氧化膜105a优选具有c轴(在半导电氧化物的晶体结构中存在c轴的情况下)优先与衬底对准的状态(c轴对准状态)。半导电氧化膜105a的状态取决于热处理条件或半导电氧化膜105a的组分。 
随后，沉积具有n型导电性的半导电氧化膜和金属导电膜等。为了形成这些膜，可使用溅射法。对于n型半导电氧化膜，可使用氧化铟、氧化铟锡、氧化锌、锌铝氧化物等。注意，设置了n型半导电氧化膜以减小半导电氧化膜105a的源电极和漏电极之间的接触电阻；然而，取决于用作源电极和漏电极的金属的类型，n型半导电氧化膜并非是必需设置的。 
作为导电膜，可使用包含从铝、铬、铜、钽、钛、钼、钨等中选择的元素的金属膜，或者包含以上元素中的任一元素作为主要金属成分的金属氮化物膜(例如，氮化钛膜、氮化钼膜、或氮化钨膜)。 
另选地，可在诸如Al膜或Cu膜之类的金属膜之上或/和之下形成诸如钛、钼或钨、或者金属氮化物膜(例如，氮化钛膜、氮化钼膜、或氮化钨膜)之类的高熔点金属膜。 
随后，这些膜被处理成所需形状，并且形成n型半导电氧化膜106a和106b、源电极107a、和漏电极107b。用以上方式，完成晶体管的基本结构。注意，在 蚀刻导电膜时，蚀刻半导电氧化膜105a的一部分，并且在一些情况下在半导电氧化膜105a中形成凹槽部分(凹部)。 
可使用诸如氧气或臭氧之类的氧化气体来进行等离子体处理，并且可去除附着在所暴露的半导电氧化膜105a的表面的所吸收的水。注意，在等离子体处理中，优选气体中氮气的浓度或氩气的浓度低于50％。 
此外，第一绝缘层108通过溅射法、CVD法等形成。在进行等离子体处理的情况下，优选连续地形成第一绝缘层108而无需衬底101在等离子体处理之后被取出到空气气氛，因为在半导电氧化膜105a上不吸收大气成分(尤其是水)。 
通常可使用诸如氧化硅、氧氮化硅、氧化铝、或氧氮化铝之类的无机绝缘体来形成第一绝缘层108。具体而言，优选因为以下要描述的原因而使用氧气，并且优选包含大于或等于化学计量比的氧气。 
在形成第一绝缘层108之后，优选进行第二热处理。第二热处理在高于或等于150℃且低于或等于600℃、优选高于或等于250℃且低于或等于450℃的温度进行。 
第二热处理可在氮气、氧气、超干空气(水分小于或等于20ppm、优选小于或等于1ppm、更优选小于或等于10ppb的空气)、或稀有气体(氩气、氦气等)的气氛中进行。还优选被引入热处理装置的氮气、氧气、或稀有气体的纯度被设为大于或等于6N、优选大于或等于7N(即，杂质浓度低于或等于1ppm、优选低于或等于0.1ppm)。 
在第二热处理中，半导电氧化膜105a和第一绝缘层108在半导电氧化膜105a与第一绝缘层108接触的状态中加热。因此，可从第一绝缘层108供应半导电氧化膜105a中的氧，其可能通过第一热处理减少。因此，可减少半导电氧化膜105a中的电荷俘获中心。 
应用第一热处理和第二热处理，由此可高度净化半导电氧化膜105a以尽可能少地包含除主要成分之外的杂质。高度净化的半导电氧化膜105a包含从供体导出的极少载流子。载流子浓度可低于1×1014/cm3、优选低于1×1012/cm3、更优选低于1×1011/cm3。 
接着，形成具有平坦表面的第二绝缘层109。各种有机材料可用于形成第二绝缘层109。随后，选择性地蚀刻第一绝缘层108和第二绝缘层109，以使形成到达漏电极107b的接触孔。形成穿过该接触孔与漏电极107b接触的显示 电极110(参见图1F)。 
透光材料或反射性材料可用于显示电极110。对于透光材料，可使用其带隙大于或等于3电子伏特的导电氧化物，诸如基于In-Sn的氧化物或基于Zn-Al的氧化物。还可使用具有小于或等于3nm的厚度的金属纳米线或碳膜(石墨烯(graphene)等)。对于反射性材料，可使用利用各种金属材料(铝、银等)中的任何一种来形成的膜。反射性显示电极的表面优选地设置有不规则的不均匀性以显示白色。 
图8A到8C示出了从上方看到的上述制造工艺的状态。沿连接图8A到8C各自的点A和点B的虚线取得的截面对应于图1A到图1F。图8A对应于图1A所示的状态；此处，未示出第一栅极绝缘层103、氧化膜104等。图8B对应于图1E所示的状态。另外，图8C示出图1E所示的步骤和图1F所示的步骤之间的中间步骤状态。换言之，图8C示出了在图1E所示的步骤之后形成n型半导电氧化膜106a和106b、源电极107a和漏电极107b之后紧接的状态。 
还在本实施例中，使用其中镓是主要金属元素的绝缘氧化层104b。当这种材料与具体而言金属元素中镓的比率大于或等于0.2的半导电氧化物接触时，可充分地抑制绝缘氧化层104b和半导电氧化膜之间的界面处的电荷俘获。因此，可提供高度可靠的半导体器件。 
在该实施例中，描述了使用晶体管的显示器件的制造工艺；显然该实施例中所公开的方法不仅可应用于显示器件，而且可应用于另一个实施例的电子器件(例如，集成电路)。 
(实施例2) 
在本实施例中，将描述制造包括晶体管的显示器件的示例，该晶体管具有与实施例1中所描述的晶体管不同的结构。图2A到2F是示出本实施例的显示器件的制造工艺的截面图。本实施例中所描述的晶体管包括作为半导体的半导电氧化物并且是底栅晶体管。另外，该实施例中所描述的晶体管是其源电极和漏电极与半导体层的下表面接触的下接触晶体管。 
以下将描述制造工艺的概要。注意，对于由与实施例1中的附图标记相同的附图标记所指示的结构，实施例1中所描述的材料、装置、条件等可用作该实施例中的材料、装置、条件等，除非另外指明。如图2A所示，在具有绝缘表面的衬底101上形成栅电极102、第一栅极绝缘层103和氧化膜104。 
第一栅极绝缘层103的厚度需要根据氧化膜104的组分和厚度来确定，原 因与实施例1中所描述的相同。第一栅极绝缘层103并非是必需设置的。在本实施例中氧化膜104是镓和锌的氧化物，并且镓的比率即Ga/(Ga+Zn)可以是0.2到0.6、优选0.3到0.5。氧化膜104通过DC溅射法、脉冲DC溅射法、或AC溅射法来形成。 
接着，在适当的气氛下，例如，在气压是10Pa到1个标准气压并且气氛是氧气气氛、氮气气氛以及氧气和氮气的混合气氛中的任一气氛的条件下，设置有这些的衬底101在400℃到700℃的温度下加热10分钟到24小时。随后，如图2B所示，改变氧化膜104的质量，并且在氧化膜104的表面附近形成具有高浓度锌的半导电氧化层104a，而另一部分变成具有低浓度锌的绝缘氧化层104b。注意，半导电氧化层104a和绝缘氧化层104b之间的边界不清楚。 
如图2C所示，去除所获得的半导电氧化层104a。此时，不仅可蚀刻半导电氧化层104a，而且可蚀刻绝缘氧化层104b的接近半导电氧化层104a的部分。另选地，所获得的半导电氧化层104a可通过继续热处理并汽化半导电氧化层104a来去除。通过以上步骤，绝缘氧化层104b的表面上的镓的比率即Ga/(Ga+Zn)可大于或等于0.7、优选大于或等于0.8。 
此后，沉积诸如金属膜之类的导电膜并且将它处理成具有所需形状，以使形成源电极107a和漏电极107b，如图2D所示。此外，在源电极107a和漏电极107b上形成半导电氧化膜105。 
如图2E所示，蚀刻半导电氧化膜105，由此获得具有所需形状(例如，岛状)的半导电氧化膜105a。在蚀刻中，可使用干法蚀刻方法或湿法蚀刻方法。注意，随着此处的蚀刻，绝缘氧化层104b可用作蚀刻终止层。此后，可进行实施例1中所描述的等离子体处理。另外，可在该步骤之前或之后进行实施例1中所描述的第一热处理。用以上方式，完成晶体管的基本结构。 
此外，形成第一绝缘层108。在形成第一绝缘层108之后，可进行第二热处理。接着，形成具有平坦表面的第二绝缘层109。随后，选择性地蚀刻第一绝缘层108和第二绝缘层109，以使形成到达漏电极107b的接触孔。形成穿过该接触孔与漏电极107b接触的显示电极110(参见图2F)。 
该实施例中所描述的晶体管与实施例1中所描述的晶体管之间的差异只是半导电氧化膜105与源电极和漏电极107a和107b之间的位置关系。因此，从上方看到的晶体管的结构几乎与图8C所示的结构相同。 
在本实施例中，还使用其中镓是主要金属元素的绝缘氧化层104b。当这种 材料与具体而言金属元素中的镓的比率大于或等于0.2的半导电氧化物接触时，可充分地抑制绝缘氧化层104b和半导电氧化膜之间的界面处的电荷俘获。因此，可提供高度可靠的半导体器件。 
在本实施例中，描述了使用晶体管的显示器件的制造工艺；显然本实施例中所公开的方法不仅可应用于显示器件，而且可应用于另一实施例的电子器件(例如，集成电路)。 
(实施例3) 
在本实施例中，将描述制造包括晶体管的显示器件的示例，该晶体管具有与以上实施例中所描述的晶体管不同的结构。图3A到3F是示出本实施例的显示器件的制造工艺的截面图。本实施例中所描述的晶体管包括作为半导体的半导电氧化物并且是在半导体层上形成栅极的顶栅晶体管。另外，本实施例中所描述的晶体管是其源电极和漏电极与半导体层的上表面接触的上接触晶体管。 
以下将描述制造工艺的概要。注意，对于由与实施例1中的附图标记相同的附图标记所指示的结构，实施例1中所描述的材料、装置、条件等可用作该实施例中的材料、装置、条件等，除非另外指明。如图3A所示，在衬底101上形成氧化膜111。注意，因为氧化膜111通过诸如稍后进行的热处理之类的步骤来变成绝缘氧化物，所以衬底101的表面可具有导电性。 
此外，在晶体管的不利杂质被包括在衬底中的情况下，优选具有阻断杂质(例如，氮化铝、氧化铝、或氮化硅)的功能的绝缘材料膜被设置在衬底101和氧化膜111之间。注意，在本实施例中，因为在稍后进行的热处理中氧化膜111变成其中镓是主要金属元素的氧化物，所以它可具有类似的功能。 
在本实施例中氧化膜111是镓和锌的氧化物，并且镓的比率即Ga/(Ga+Zn)可以是0.2到0.6、优选0.3到0.5。氧化膜111通过DC溅射法、脉冲DC溅射法、或AC溅射法来形成。另外，氧化膜111的厚度可大于或等于100nm且小于或等于1000nm。氧化膜111可用与实施例1中的氧化膜104相似的方式形成。 
接着，在适当的气氛下，例如，在气压是10Pa到1个标准气压并且气氛是氧气气氛、氮气气氛以及氧气和氮气的混合气氛中的任一气氛的条件下，衬底101在400℃到700℃的温度下加热10分钟到24小时。随后，如图3B所示，改变氧化膜111的质量，并且在氧化膜111的表面附近形成具有高浓度锌的半导电氧化层111a，而另一部分变成具有低浓度锌的绝缘氧化层114b。注意， 半导电氧化层111a和绝缘氧化层104b之间的边界不清楚。 
如图3C所示，去除所获得的半导电氧化层111a。此时，不仅可蚀刻半导电氧化层111a，而且可蚀刻绝缘氧化层111b的接近半导电氧化层111a的部分。例如，被视为接近半导电氧化层111a的绝缘氧化层111b的部分可被蚀刻绝缘氧化层111b厚度的10％到50％。 
另选地，半导电氧化层111a可通过继续热处理并汽化半导电氧化层111a来去除。通过任何方法，绝缘氧化层111b的表面上镓的比率即Ga/(Ga+Zn)可大于或等于0.7、优选大于或等于0.8。 
在本实施例中，因为绝缘氧化层111b是其中镓是主要金属元素的氧化物，所以绝缘氧化层111b具有阻断氢和碱金属的功能。 
在本实施例中，其中镓是主要金属元素且包含锌的绝缘氧化层111b由化学式GaxZn1-xOy(注意，X≥0.7)表示；然而，优选氧超过化学计量比以满足x/2+1＜y＜x/2+1.5。为了实现这个目的，在暴露绝缘氧化层111b的表面之后，如图3C所示，热处理可在氧气气氛下进行或者可进行向氧等离子体的暴露。 
此后，在绝缘氧化层111b上形成半导电氧化膜105，如图3D所示。对于半导电氧化膜105的形成条件等，可参考实施例1中的形成条件等。 
随后，蚀刻半导电氧化膜105，由此获得具有所需形状(例如，岛状)的半导电氧化膜105a。在蚀刻中，可使用干法蚀刻方法或湿法蚀刻方法。 
注意，随着此处的蚀刻，绝缘氧化层111b可用作蚀刻终止层。此后，可进行实施例1中所描述的等离子体处理。另外，可在该步骤之前或之后进行实施例1中所描述的第一热处理。 
此后，沉积具有n型导电性的半导电氧化膜和诸如金属膜之类的导电膜并且分别处理成具有所需形状，以形成n型半导电氧化膜106a和106以及源电极和漏电极107a和107b(参见图3E)。注意，n型半导电氧化膜106a和106b并非是必需设置的。 
此外，沉积栅极绝缘层112。对于栅极绝缘层112的形成方法，可参考实施例1中的第一栅极绝缘层103的形成方法。栅极绝缘层112的厚度可被设置为要形成的晶体管需要的厚度。 
在栅极绝缘层112上形成栅极绝缘层113。栅极绝缘层113可以是使用诸如钼、钛、铬、钽、钨、铝、或铜之类的金属材料，或包括这些材料中的任一材料作为主要金属元素的合金材料的单层或叠层。因为所获得的晶体管的阈值 等因用于栅电极113的材料的功函而改变，有必要根据所需阈值等来选择材料。用以上方式，完成晶体管的基本结构。 
此外，第一绝缘层108通过溅射法、CVD法等形成。在形成第一绝缘层108之后，可进行第二热处理。接着，形成具有平坦表面的第二绝缘层109。随后，选择性地蚀刻第一绝缘层108和第二绝缘层109，以使形成到达漏电极107b的接触孔。形成穿过该接触孔与漏电极107b接触的显示电极110(参见图3F)。 
本实施例中所描述的晶体管与实施例1中所描述的晶体管之间的差异只是半导电氧化膜105与漏电极113之间的位置关系。然而，图1F中的衬底表面中的栅电极112的位置几乎与图3F中的栅电极113相同。因此，从上方看到的晶体管的结构几乎与图8C所示的结构相同。 
在本实施例中，还使用其中镓是主要金属元素的绝缘氧化层111b。当这种材料与具体而言金属元素中镓的比率大于或等于0.2的半导电氧化物膜接触时，可充分地抑制绝缘氧化层111b和半导电氧化膜之间的界面处的电荷俘获。因此，可提供高度可靠的半导体器件。 
在本实施例中，描述了使用晶体管的显示器件的制造工艺；显然该实施例中所公开的方法不仅可应用于显示器件，而且可应用于另一个实施例的电子器件(例如，集成电路)。 
(实施例4) 
在本实施例中，将描述制造包括像实施例3中所描述的晶体管的顶栅晶体管的显示器件的示例；然而，本实施例中的晶体管是其源电极和漏电极与半导体层的下表面接触的下接触晶体管。图4A到4F是示出本实施例的显示器件的制造工艺的截面图。 
以下将描述制造工艺的概要。注意，对于由与实施例1或3中的附图标记相同的附图标记所指示的结构，实施例1或3中所描述的材料、装置、条件等可用作该实施例中的材料、装置、条件等，除非另外指明。如图4A所示，在衬底101上形成氧化膜111。衬底101的表面可具有与实施例3中一样的电导率。 
在本实施例中氧化膜111是镓和锌的氧化物，并且镓的比率即Ga/(Ga+Zn)可以是0.2到0.6、优选0.3到0.5。氧化膜111通过DC溅射法、脉冲DC溅射法、或AC溅射法来形成。另外，氧化膜111的厚度可大于或等于100nm且小 于或等于1000nm。 
接着，在适当的气氛下，例如，在气压是10Pa到1个标准气压并且气氛是氧气气氛、氮气气氛以及氧气和氮气的混合气氛中的任一气氛的条件下，衬底101在400℃到700℃的温度下加热10分钟到24小时。随后，如图4B所示，改变氧化膜111的质量，并且在氧化膜111的表面附近形成具有高浓度锌的半导电氧化层111a，而另一部分变成具有低浓度锌的绝缘氧化层111b。注意，半导电氧化层111a和绝缘氧化层111b之间的边界不清楚。 
如图4C所示，去除所获得的半导电氧化层111a。此时，不仅可蚀刻半导电氧化层111a，而且可蚀刻绝缘氧化层111b的接近半导电氧化层111a的部分。另选地，半导电氧化层111a可通过继续热处理并汽化半导电氧化层111a来去除。 
以此方式，绝缘氧化层111b的表面上的镓的比率即Ga/(Ga+Zn)可大于或等于0.7、优选大于或等于0.8。此外，之后，热处理可在氧气气氛下进行或者可进行向氧等离子体的暴露。 
此后，沉积具有n型导电性的半导电氧化膜和诸如金属膜之类的导电膜并且分别处理成具有所需形状，以形成n型半导电氧化膜106a和106以及源电极和漏电极107a和107b(参见图4D)。注意，n型半导电氧化膜106a和106b并非是必需设置的。 
随后，如图4E所示，在n型半导电氧化膜106a和106b上形成半导电氧化膜，并且蚀刻源电极和漏电极107a和107b，由此获得具有所需形状(例如，岛状)的半导电氧化膜105a。另外，沉积栅极绝缘层112。 
在栅极绝缘层112上形成栅极绝缘层113。对于用于栅极电极113的材料，可参考实施例3。此外，第一绝缘层108通过溅射法、CVD法等形成。接着，形成具有平坦表面的第二绝缘层109。随后，选择性地蚀刻第一绝缘层108和第二绝缘层109，以形成到达漏电极107b的接触孔。形成穿过该接触孔与漏电极107b接触的显示电极110(参见图4F)。 
在本实施例中，描述了使用晶体管的显示器件的制造工艺；显然本实施例中所公开的方法不仅可应用于显示器件，而且可应用于另一个实施例的电子器件(例如，集成电路)。 
(实施例5) 
在本实施例中，将描述具有晶体管的显示器件的示例，该晶体管与以上实 施例中的任一实施例中所描述的晶体管不同。图5A所示的晶体管是包括在半导体层上面和下面的两个栅电极的双栅晶体管之一。 
晶体管包括，在具有绝缘表面的衬底101上的第一栅电极102、第一栅极绝缘层103、包括镓作为主要金属元素的绝缘氧化层104b、半导电氧化膜105a、n型半导电氧化膜106a和106b、源电极107a、漏电极107b、第二栅极绝缘层112和第二栅电极113。此外，本实施例中所描述的显示器件包括具有平坦表面的绝缘层109、以及通过穿透绝缘层109和第二栅极绝缘层112并且到达漏电极107b的接触孔连接到漏电极107b的显示电极110。 
在以上晶体管中，对于第二栅极绝缘层112和第二栅电极113的材料、制造方法等，参考实施例3或4的栅极绝缘层112和栅电极113的材料、制造方法等。对于其他成分，参考实施例1中所描述的内容。 
当半导电氧化层被用作晶体管中的半导体层时，在一些情况下，取决于半导体器件的制造工艺晶体管的阈值电压有时在正方向或负方向上偏移。因此，像上述的晶体管，优选使用其中第二栅电极113在第二栅极绝缘层112上设置从而可控制阈值电压的双栅晶体管。控制第一栅电极102的电位或第二栅电极113的电位，由此阈值电压可被设至适当的电平。 
此外，第一栅电极102和第二栅电极113可阻断来自外面的光照射；由此，可抑制由对半导电氧化膜105a进行的光照射引起的晶体管的电特性变化。 
在本实施例中，描述了使用晶体管的显示器件的制造工艺；显然本实施例中所公开的方法不仅可应用于显示器件，而且可应用于另一个实施例的电子器件(例如，集成电路)。 
(实施例6) 
在本实施例中，在图5B中示出了具有双栅晶体管的显示器件的示例，该双栅晶体管与实施例5中所描述的双栅晶体管不同。该显示器件包括，在具有绝缘表面的衬底101上的第一栅电极102、第一栅极绝缘层103、包括镓作为主要金属元素的绝缘氧化层104b、源电极107a、漏电极107b、半导电氧化膜105a、第二栅极绝缘层112和第二栅电极113。 
此外，本实施例中所描述的显示器件包括具有平坦表面的绝缘层109、以及通过穿透绝缘层109和第二栅极绝缘层112并且到达漏电极107b的接触孔连接到漏电极107b的显示电极110。 
在以上晶体管中，对于第二栅极绝缘层112和第二栅电极113的材料、制 造方法等，可参考实施例3或4的栅极绝缘层112和栅电极113的材料、制造方法等。对于其他成分，可参考实施例1或2中所描述的内容。图5B所示的显示器件在半导电氧化膜105a与源电极107a和漏电极107b之间的位置关系上与图5A中的显示器件不同。 
(实施例7) 
在实施例1中，去除通过对氧化膜104进行热处理而获得的半导电氧化层104a；然而，在该实施例中，半导电氧化层104a用作半导体而保持。图6A到6F是示出本实施例的显示器件的制造工艺的截面图。本实施例中所描述的晶体管是实施例1中的底栅上接触晶体管。对于本实施例中所使用的成分，可参考实施例1中的成分，除非特别指明。 
以下将描述制造工艺的概要。如图6A所示，在具有绝缘表面的衬底101上形成栅电极102、第一栅极绝缘层103和氧化膜104。第一栅极绝缘层103并非是必需设置的。在本实施例中氧化膜104是镓和锌的氧化物，并且镓的比率即Ga/(Ga+Zn)可以是0.2到0.6、优选0.3到0.5。 
氧化膜104通过DC溅射法、脉冲DC溅射法、或AC溅射法来形成。接着，在适当的气氛下，例如，在气压是10Pa到1个标准气压并且气氛是氧气气氛、氮气气氛以及氧气和氮气的混合气氛中的任一气氛的条件下，设置有这些的衬底101在400℃到700℃的温度下加热10分钟到24小时。随后，如图6B所示，改变氧化膜104的质量，并且在氧化膜104的表面附近形成具有高浓度锌的半导电氧化层104a，而另一部分变成具有低浓度锌的绝缘氧化层104b。 
注意，在该热处理中，诸如锂、钠、或钾之类的碱金属也在半导电氧化层104a的表面附近析出或者汽化；因此，充分地降低绝缘氧化层104b的浓度。这些碱金属是晶体管的不利元素；由此，优选这些碱金属尽可能少地被包含在用于形成晶体管的材料中。 
之后，形成半导电氧化膜。作为用于半导电氧化膜的材料，例如，优选使用基于铟镓的氧化物。即，使用由化学式In1-xGaxOy(0.2≤x≤1)表示的材料。半导电氧化膜的厚度优选是可被视为半导电氧化层104a的部分的厚度的0.5到2倍大。 
通过膜形成中的加热、稍后步骤中的热处理等，半导电氧化层104a与半导电氧化膜混合，以使获得半导电氧化膜105。当满足以上条件时，半导电氧 化膜105由化学式In1-xGaxZnzOy+2z+v(0.2≤x≤1)表示。此处，优选x/(1+z)≥0.2。 
诸如锂、钠、或钾之类的碱金属、或者碱土金属是晶体管的不利元素；因此，优选半导电氧化膜105中其浓度为低。 
例如，半导电氧化膜105中钠的浓度可低于或等于5×1016cm-3、优选低于或等于1×1016cm-3、更优选低于或等于1×1015cm-3。类似地，半导电氧化膜105中铝的浓度可低于或等于5×1015cm-3、优选低于或等于1×1015cm-3，并且半导电氧化膜105中钾的浓度可低于或等于5×1015、优选低于或等于1×1015cm-3。 
注意，因为半导电氧化层104a和绝缘氧化层104b之间的界面最初并不清楚，所以半导电氧化膜105和绝缘氧化层104b之间的界面也不清楚。在通用晶体管中，存在清楚的界面；因此，诸如在界面处所捕获的电荷或在界面处散射之类由界面引起的现象使晶体管的传输性质恶化。其中界面不清楚的上述结构在防止这种恶化方面是有效的。 
此外，沉积n型半导电氧化膜106和导电膜107(参见图6C)。N型半导电氧化膜106并非是必需设置的。注意，在形成栅电极102之后，可连续地进行形成第一栅极绝缘层103的步骤到形成导电膜107的步骤，而无需暴露于空气。考虑由大气成分(特别是水)引起的半导电氧化物的恶化，优选进行这些步骤而无需暴露于空气。 
之后，通过多次蚀刻，导电膜107、n型半导电氧化膜106、半导电氧化膜105和绝缘氧化层104b被处理成具有所需形状，以使形成半导电氧化膜105a、n型半导电氧化膜106a和106b、以及源电极和漏电极107a和107b，如图6D所示。注意，实施例1所描述的第一热处理可在形成半导电氧化膜105之后的任何时刻进行。 
此外，形成第一绝缘层108和具有平坦表面的第二绝缘层109。在形成第一绝缘层108之后，可进行实施例1所描述的第二热处理。随后，选择性地蚀刻第一绝缘层108和第二绝缘层109，以形成到达漏电极107b的接触孔。形成穿过该接触孔与漏电极107b接触的显示电极110(参见图6E)。 
在本实施例中，描述了使用晶体管的显示器件的制造工艺；显然本实施例中所公开的方法不仅可应用于显示器件，而且可应用于另一个实施例的电子器件(例如，集成电路)。 
(实施例8) 
在实施例7中，描述作为示例的包括底栅晶体管的显示器件；然而，在本实施例中，描述包括顶栅晶体管的显示器件。图7A到7F是示出本实施例的显示器件的制造工艺的截面图。本实施例中所描述的晶体管是实施例3中的顶栅上接触晶体管。对于本实施例中所使用的组分，可参考实施例1或3中的成分，除非特别指明。 
以下将描述制造工艺的概要。如图7A所示，在衬底101上形成氧化膜111。在本实施例中氧化膜111是镓和锌的氧化物，并且镓的比率即Ga/(Ga+Zn)可以是0.2到0.6、优选0.3到0.5。 
接着，在适当的气氛下，例如，在气压是10Pa到1个标准气压并且气氛是氧气气氛、氮气气氛以及氧气和氮气的混合气氛中的任一气氛的条件下，衬底101在400℃到700℃的温度下加热10分钟到24小时。随后，如图7B所示，改变氧化膜111的质量，并且在氧化膜111的表面附近形成具有高浓度锌的半导电氧化层111a，而另一部分变成具有低浓度锌的绝缘氧化层111b。 
之后，形成半导电氧化膜。作为用于半导电氧化膜的材料，例如，优选使用基于铟镓的氧化物。即，使用由化学式In1-xGaxOy(0.2≤x≤1)表示的材料。半导电氧化膜的厚度优选是可被视为半导电氧化层111a的部分的厚度的0.5到2倍大。 
通过膜形成中的加热、稍后步骤中的热处理等，半导电氧化层111a与半导电氧化膜混合，以成为半导电氧化膜105(参见图7C)。当满足以上条件时，半导电氧化膜105由化学式In1-xGaxZnzOy+2z+v(0.2≤x≤1)表示。此处，优选x/(1+z)≥0.2。 
注意，因为半导电氧化层111a和绝缘氧化层104b之间的界面最初并不清楚，所以半导电氧化膜105和绝缘氧化层111b之间的界面也不清楚。这在防止由界面引起的晶体管的传输性质恶化方面是有效的。 
此外，沉积n型半导电氧化膜106和导电膜107。N型半导电氧化膜106并非是必需设置的。注意，可连续地进行形成氧化膜111的步骤到形成导电膜107的步骤，而无需暴露于空气。考虑由大气成分(特别是水)引起的半导电氧化物的恶化，优选进行这些步骤而无需暴露于空气。 
之后，通过多次蚀刻，导电膜107、n型半导电氧化膜106、半导电氧化膜105和绝缘氧化层104b各自被处理成具有所需形状，以使形成半导电氧化膜105a、n型半导电氧化膜106a和106b、以及源电极和漏电极107a和107b，如 图7D所示。注意，实施例1所描述的第一热处理可在形成半导电氧化膜105之后的任何时刻进行。 
此外，形成栅极绝缘层112、栅电极113、第一绝缘层108和具有平坦表面的第二绝缘层109。在形成第一绝缘层108之后，可进行实施例1所描述的第二热处理。随后，选择性地蚀刻栅极绝缘层112、第一绝缘层108和第二绝缘层109，以使形成到达漏电极107b的接触孔。形成穿过该接触孔与漏电极107b接触的显示电极110(参见图7E)。 
在本实施例中，描述了使用晶体管的显示器件的制造工艺；显然本实施例中所公开的方法不仅可应用于显示器件，而且可应用于另一个实施例的电子器件(例如，集成电路)。 
(实施例9) 
实施例1到8中的任一实施例中所公开的显示器件可应用于多种电子设备(包括娱乐机)。电子设备的示例是电视机(也称为电视或电视接收机)、计算机等的监视器、诸如数码相机或数字摄像机的摄影机、数码相框、移动电话手机(也称为移动电话或移动电话设备)、便携式游戏机、便携式信息终端、音频再现设备、诸如弹球盘机的大尺寸游戏机等。 
另外，除显示器件之外，具有实施例1到8中的任一实施例中所公开的结构的晶体管可用于，例如，各种集成电路(包括存储器设备)、与集成电路组合的电子设备、与集成电路组合的电器设备等。 
此外，通过对氧化膜104或氧化膜111进行热处理来获得绝缘氧化层104b或绝缘氧化层111b的步骤可用于，例如，制造集成电路的电容器的电介质或电极以及制造显示器件或晶体管。 
本申请基于2010年8月25日向日本专利局提交的日本专利申请S/N.2010-187873，该申请的全部内容通过引用结合于此。 

Claims (34)

1.一种电子器件的制造方法，所述制造方法包括以下步骤：
通过AC溅射法或DC溅射法使用包括至少第一金属元素和第二金属元素的氧化物靶来形成氧化膜；
对所述氧化膜进行热处理；以及
蚀刻所述氧化膜的表面以形成绝缘氧化膜，
其中所述绝缘氧化膜中第一金属元素的浓度低于或等于所述氧化物靶中第一金属元素的浓度的50％。
2.如权利要求1所述的电子器件的制造方法，其特征在于，还包括形成与所述绝缘氧化膜接触的半导电氧化膜。
3.如权利要求2所述的电子器件的制造方法，其特征在于，
所述半导电氧化膜包括铟和锌。
4.如权利要求1所述的电子器件的制造方法，其特征在于，
所述第一金属元素是锌。
5.如权利要求1所述的电子器件的制造方法，其特征在于，
所述第二金属元素是镓。
6.如权利要求1所述的电子器件的制造方法，其特征在于，
所述热处理在高于或等于200℃的温度下进行。
7.一种电子器件的制造方法，所述制造方法包括以下步骤：
通过AC溅射法或DC溅射法使用包括至少第一金属元素和第二金属元素的氧化物靶来形成氧化膜；
对所述氧化膜进行热处理；以及
蚀刻所述氧化膜的表面以形成绝缘氧化膜，
其中所述氧化物靶的电导率高于所述绝缘氧化膜的电导率。
8.如权利要求7所述的电子器件的制造方法，其特征在于，还包括形成与所述绝缘氧化膜接触的半导电氧化膜。
9.如权利要求8所述的电子器件的制造方法，其特征在于，
所述半导电氧化膜包括铟和锌。
10.如权利要求7所述的电子器件的制造方法，其特征在于，
所述第一金属元素是锌。
11.如权利要求7所述的电子器件的制造方法，其特征在于，
所述第二金属元素是镓。
12.如权利要求7所述的电子器件的制造方法，其特征在于，
所述热处理在高于或等于200℃的温度下进行。
13.如权利要求7所述的电子器件的制造方法，其特征在于，所述绝缘氧化膜中第一金属元素的浓度低于所述氧化物靶中第一金属元素的浓度。
14.一种电子器件的制造方法，所述制造方法包括以下步骤：
通过AC溅射法或DC溅射法使用包括至少第一金属元素和第二金属元素的氧化物靶来形成氧化膜；以及
通过对所述氧化膜进行热处理以形成绝缘氧化膜来降低所述氧化膜的第一金属元素的浓度。
15.如权利要求14所述的电子器件的制造方法，其特征在于，还包括形成与所述绝缘氧化膜接触的半导电氧化膜。
16.如权利要求15所述的电子器件的制造方法，其特征在于，
所述半导电氧化膜包括铟和锌。
17.如权利要求14所述的电子器件的制造方法，其特征在于，
所述第一金属元素是锌。
18.如权利要求14所述的电子器件的制造方法，其特征在于，
所述第二金属元素是镓。
19.如权利要求14所述的电子器件的制造方法，其特征在于，
所述热处理在高于或等于200℃的温度下进行。
20.一种电子器件的制造方法，所述制造方法包括以下步骤：
通过AC溅射法或DC溅射法使用包括至少第一金属元素和第二金属元素的氧化物靶来形成氧化膜；
对所述氧化膜进行热处理以形成其中所述第一金属元素的浓度高的区域；以及
形成与所述氧化膜接触的半导电氧化膜，
其中所述半导电氧化膜中第二金属元素的摩尔比大于或等于0.2。
21.如权利要求20所述的电子器件的制造方法，其特征在于，
所述半导电氧化膜包括铟和锌。
22.如权利要求20所述的电子器件的制造方法，其特征在于，
所述第一金属元素是锌。
23.如权利要求20所述的电子器件的制造方法，其特征在于，
所述第二金属元素是镓。
24.如权利要求20所述的电子器件的制造方法，其特征在于，
所述热处理在高于或等于200℃的温度下进行。
25.一种电子器件的制造方法，所述制造方法包括以下步骤：
通过溅射法使用包括至少锌和镓的氧化物靶来形成氧化膜；
对所述氧化膜进行热处理；
蚀刻所述氧化膜的表面以形成绝缘氧化膜，
其中所述绝缘氧化膜中锌的浓度低于或等于所述氧化物靶中锌的浓度的50％。
26.一种电子器件，包括：
衬底；
在所述衬底上的氧化膜；以及
所述氧化膜上与之接触的半导电氧化膜，
其中所述氧化膜包括至少第一金属元素和第二金属元素，
其中在所述氧化膜中，与面向所述衬底的部分相比，与所述半导电氧化膜接触的部分具有更高浓度的第一金属元素，以及
其中在所述氧化膜中，与面向所述衬底的部分相比，与所述半导电氧化膜接触的部分具有更低浓度的第二金属元素。
27.如权利要求26所述的电子器件，其特征在于，所述半导电氧化膜具有非晶状态。
28.如权利要求26所述的电子器件，其特征在于，所述半导电氧化膜处于单晶状态。
29.如权利要求26所述的电子器件，其特征在于，所述半导电氧化膜具有晶体。
30.如权利要求26所述的电子器件，其特征在于，所述半导电氧化膜具有c轴对准的晶体。
31.如权利要求26所述的电子器件，其特征在于，所述氧化膜的所述第一金属元素具有一浓度梯度。
32.一种溅射靶，包括：
包括至少第一金属元素和第二金属元素的导电氧化物，
其中所述溅射靶在通过AC溅射法或DC溅射法来进行膜形成的器件中使用，以及
其中所述第二金属元素的氧化物是绝缘氧化物。
33.如权利要求32所述的溅射靶，其特征在于，
所述第一金属元素是锌。
34.如权利要求32所述的溅射靶，其特征在于，
所述第二金属元素是镓。
CN201110253917.9A 2010-08-25 2011-08-24 电子器件、电子器件的制造方法以及溅射靶 Active CN102386071B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010187873 2010-08-25
JP2010-187873 2010-08-25

Publications (2)

Publication Number Publication Date
CN102386071A true CN102386071A (zh) 2012-03-21
CN102386071B CN102386071B (zh) 2016-03-30

Family

ID=45695932

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110253917.9A Active CN102386071B (zh) 2010-08-25 2011-08-24 电子器件、电子器件的制造方法以及溅射靶

Country Status (5)

Country Link
US (2) US8883555B2 (zh)
JP (2) JP5838059B2 (zh)
KR (1) KR20120035848A (zh)
CN (1) CN102386071B (zh)
TW (1) TWI567215B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106910780A (zh) * 2017-05-08 2017-06-30 京东方科技集团股份有限公司 薄膜晶体管及制造方法、阵列基板、显示面板、显示装置
CN108496241A (zh) * 2016-01-25 2018-09-04 株式会社钢臂功科研 布线结构和溅射靶
CN112903800A (zh) * 2021-01-26 2021-06-04 上海华力微电子有限公司 半导体结构分析方法
US12142615B2 (en) 2021-04-23 2024-11-12 E Ink Holdings Inc. Electronic device

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8685787B2 (en) 2010-08-25 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR102124557B1 (ko) 2011-06-08 2020-06-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟, 스퍼터링 타겟의 제조 방법 및 박막의 형성 방법
KR20230004930A (ko) 2012-04-13 2023-01-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9362313B2 (en) 2012-05-09 2016-06-07 Kobe Steel, Ltd. Thin film transistor and display device
US9885108B2 (en) 2012-08-07 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Method for forming sputtering target
KR20140031671A (ko) * 2012-09-05 2014-03-13 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
TWI608616B (zh) 2012-11-15 2017-12-11 半導體能源研究所股份有限公司 半導體裝置
DE112013006219T5 (de) 2012-12-25 2015-09-24 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und deren Herstellungsverfahren
JP6141777B2 (ja) 2013-02-28 2017-06-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102290247B1 (ko) * 2013-03-14 2021-08-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
US9224599B2 (en) 2013-12-31 2015-12-29 Industrial Technology Research Institute P-type metal oxide semiconductor material and method for fabricating the same
TWI560882B (en) * 2014-01-17 2016-12-01 E Ink Holdings Inc Semiconductor structure
CN106104811A (zh) * 2015-01-26 2016-11-09 住友电气工业株式会社 氧化物半导体膜和半导体器件
CN105632896B (zh) * 2016-01-28 2018-06-15 深圳市华星光电技术有限公司 制造薄膜晶体管的方法
CN107146816B (zh) * 2017-04-10 2020-05-15 华南理工大学 一种氧化物半导体薄膜及由其制备的薄膜晶体管
US12520538B2 (en) * 2017-04-10 2026-01-06 South China University Of Technology Rare-earth doped semiconductor material, thin-film transistor, and application
JP6858107B2 (ja) * 2017-09-29 2021-04-14 出光興産株式会社 酸化物焼結体、スパッタリングターゲット、非晶質酸化物半導体薄膜、および薄膜トランジスタ
JP6869157B2 (ja) * 2017-09-29 2021-05-12 出光興産株式会社 酸化物焼結体、スパッタリングターゲット、非晶質酸化物半導体薄膜、および薄膜トランジスタ
TWI708857B (zh) * 2019-07-29 2020-11-01 國立中央大學 離子產生複合靶材以及使用其之雷射驅動離子加速裝置
KR102308784B1 (ko) * 2020-02-28 2021-10-01 한양대학교 산학협력단 텔루륨 산화물 및 이를 채널층으로 구비하는 박막트랜지스터

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101164966A (zh) * 2006-10-06 2008-04-23 住友金属矿山株式会社 氧化物烧结体、其制造方法、透明导电膜、以及采用它所得到的太阳能电池
CN101309863A (zh) * 2005-11-18 2008-11-19 出光兴产株式会社 半导体薄膜及其制造方法以及薄膜晶体管、有源矩阵驱动显示面板
US20080315160A1 (en) * 2005-02-24 2008-12-25 Sekisui Chemicals Co., Ltd. Gallium Containing Zinc Oxide
WO2009075281A1 (ja) * 2007-12-13 2009-06-18 Idemitsu Kosan Co., Ltd. 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法

Family Cites Families (138)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3925107A (en) * 1974-11-11 1975-12-09 Ibm Method of stabilizing mos devices
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
DE3682021D1 (de) * 1985-10-23 1991-11-21 Hitachi Ltd Polysilizium-mos-transistor und verfahren zu seiner herstellung.
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
US5393676A (en) * 1993-09-22 1995-02-28 Advanced Micro Devices, Inc. Method of fabricating semiconductor gate electrode with fluorine migration barrier
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002324924A (ja) * 2001-04-24 2002-11-08 Sony Corp 圧電素子の製造方法
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR20070116889A (ko) 2004-03-12 2007-12-11 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 박막의 기상성막방법
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
KR100939998B1 (ko) 2004-11-10 2010-02-03 캐논 가부시끼가이샤 비정질 산화물 및 전계 효과 트랜지스터
AU2005302964B2 (en) 2004-11-10 2010-11-04 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI481024B (zh) 2005-01-28 2015-04-11 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101397571B1 (ko) 2005-11-15 2014-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제조방법
US7998372B2 (en) 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
JP5177954B2 (ja) 2006-01-30 2013-04-10 キヤノン株式会社 電界効果型トランジスタ
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5127183B2 (ja) 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7511343B2 (en) 2006-10-12 2009-03-31 Xerox Corporation Thin film transistor
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101420992B1 (ko) 2006-12-13 2014-07-17 이데미쓰 고산 가부시키가이샤 스퍼터링 타겟
JP5237558B2 (ja) * 2007-01-05 2013-07-17 出光興産株式会社 スパッタリングターゲット及び酸化物半導体膜
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
WO2008105614A1 (en) * 2007-02-26 2008-09-04 Lg Chem, Ltd. Conductive laminated body and method for preparing the same
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP2009135430A (ja) 2007-10-10 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2009099847A (ja) 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
US8258511B2 (en) 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI606520B (zh) 2008-10-31 2017-11-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TW202025500A (zh) * 2008-11-07 2020-07-01 日商半導體能源研究所股份有限公司 半導體裝置和其製造方法
TWI506795B (zh) 2008-11-28 2015-11-01 半導體能源研究所股份有限公司 半導體裝置和其製造方法
US8441007B2 (en) 2008-12-25 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
WO2011004723A1 (en) 2009-07-10 2011-01-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method the same
KR102153841B1 (ko) 2009-07-31 2020-09-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011043218A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
EP2494601A4 (en) 2009-10-30 2016-09-07 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR
KR20120094013A (ko) 2009-11-13 2012-08-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟 및 그 제조방법, 및 트랜지스터
WO2011065244A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011074409A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101436120B1 (ko) 2009-12-28 2014-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011118741A1 (en) * 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101977152B1 (ko) 2010-04-02 2019-05-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102134294B1 (ko) 2010-04-02 2020-07-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101806271B1 (ko) 2010-05-14 2017-12-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9209314B2 (en) 2010-06-16 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor
WO2011158704A1 (en) 2010-06-18 2011-12-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8685787B2 (en) 2010-08-25 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US9099560B2 (en) * 2012-01-20 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9419146B2 (en) * 2012-01-26 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2014135478A (ja) * 2012-12-03 2014-07-24 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080315160A1 (en) * 2005-02-24 2008-12-25 Sekisui Chemicals Co., Ltd. Gallium Containing Zinc Oxide
CN101309863A (zh) * 2005-11-18 2008-11-19 出光兴产株式会社 半导体薄膜及其制造方法以及薄膜晶体管、有源矩阵驱动显示面板
CN101164966A (zh) * 2006-10-06 2008-04-23 住友金属矿山株式会社 氧化物烧结体、其制造方法、透明导电膜、以及采用它所得到的太阳能电池
WO2009075281A1 (ja) * 2007-12-13 2009-06-18 Idemitsu Kosan Co., Ltd. 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108496241A (zh) * 2016-01-25 2018-09-04 株式会社钢臂功科研 布线结构和溅射靶
CN106910780A (zh) * 2017-05-08 2017-06-30 京东方科技集团股份有限公司 薄膜晶体管及制造方法、阵列基板、显示面板、显示装置
US10811510B2 (en) 2017-05-08 2020-10-20 Boe Technology Group Co., Ltd. Thin film transistor, manufacturing method thereof, array substrate, display panel, and display device
CN106910780B (zh) * 2017-05-08 2020-12-11 京东方科技集团股份有限公司 薄膜晶体管及制造方法、阵列基板、显示面板、显示装置
CN112903800A (zh) * 2021-01-26 2021-06-04 上海华力微电子有限公司 半导体结构分析方法
CN112903800B (zh) * 2021-01-26 2023-06-02 上海华力微电子有限公司 半导体结构分析方法
US12142615B2 (en) 2021-04-23 2024-11-12 E Ink Holdings Inc. Electronic device
TWI878662B (zh) * 2021-04-23 2025-04-01 元太科技工業股份有限公司 電子裝置
US12477825B2 (en) 2021-04-23 2025-11-18 E Ink Holdings Inc. Electronic device and wiring structure thereof

Also Published As

Publication number Publication date
JP6148311B2 (ja) 2017-06-14
US20120049183A1 (en) 2012-03-01
TWI567215B (zh) 2017-01-21
US9640668B2 (en) 2017-05-02
US8883555B2 (en) 2014-11-11
TW201229269A (en) 2012-07-16
KR20120035848A (ko) 2012-04-16
US20150041808A1 (en) 2015-02-12
JP2016058744A (ja) 2016-04-21
JP5838059B2 (ja) 2015-12-24
CN102386071B (zh) 2016-03-30
JP2012067387A (ja) 2012-04-05

Similar Documents

Publication Publication Date Title
CN102386071B (zh) 电子器件、电子器件的制造方法以及溅射靶
KR102146224B1 (ko) 반도체 장치
JP6296463B2 (ja) 薄膜トランジスタおよびその製造方法
JP5839554B2 (ja) 半導体装置
TW201230203A (en) Deposition apparatus, apparatus for successive deposition, and method for manufacturing semiconductor device
JP6252904B2 (ja) 酸化物半導体およびその製法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant