CN102376560A - 半导体器件的制作方法 - Google Patents
半导体器件的制作方法 Download PDFInfo
- Publication number
- CN102376560A CN102376560A CN2010102537855A CN201010253785A CN102376560A CN 102376560 A CN102376560 A CN 102376560A CN 2010102537855 A CN2010102537855 A CN 2010102537855A CN 201010253785 A CN201010253785 A CN 201010253785A CN 102376560 A CN102376560 A CN 102376560A
- Authority
- CN
- China
- Prior art keywords
- sidewall layer
- semiconductor substrate
- silicon dioxide
- gate structure
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 124
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 230
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 114
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 114
- 238000000034 method Methods 0.000 claims abstract description 84
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 72
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 53
- 238000001039 wet etching Methods 0.000 claims abstract description 35
- -1 nitrogen ions Chemical class 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims description 95
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 52
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 52
- 238000005468 ion implantation Methods 0.000 claims description 32
- 238000000151 deposition Methods 0.000 claims description 16
- 238000002513 implantation Methods 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 12
- 238000001312 dry etching Methods 0.000 claims description 11
- 238000010884 ion-beam technique Methods 0.000 claims description 6
- 239000007943 implant Substances 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 139
- 238000010586 diagram Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
- H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种半导体器件的制作方法，采用湿法刻蚀工艺刻蚀未被第二侧壁层覆盖的二氧化硅之前，向未被第二侧壁层覆盖的二氧化硅注入氮离子以提高所注入区域的湿法刻蚀速率。采用本发明所公开的方法能够避免缺口的形成，降低了半导体器件的功耗。
Description
技术领域
本发明涉及半导体技术，特别涉及一种半导体器件的制作方法。
背景技术
半导体器件制作是指在半导体衬底上执行一系列复杂的化学或物理操作，以形成半导体器件的过程。图1～图6为现有技术中半导体器件的制作方法的过程剖面示意图，该方法主要包括：
步骤101，参见图1，提供一半导体衬底1001，在半导体衬底1001表面生长栅氧化层1002，并淀积多晶硅1003，利用光刻、刻蚀和离子注入等工艺形成栅极结构。
本步骤中，首先进行栅氧化层1002的生长；然后，通过化学气相淀积工艺，在晶片表面淀积一层多晶硅1003，厚度约为500～2000埃；之后，通过光刻、刻蚀和离子注入等工艺，制作出栅极结构，本发明所述栅极结构包括由多晶硅1003构成的栅极和位于栅极下方的栅氧化层1002。
步骤102，参见图2，向半导体衬底1001进行轻掺杂漏(LDD)注入，在栅极结构两侧的半导体衬底1001上形成轻掺杂漏极1004和轻掺杂源极1005。
在半导体器件微型化、高密度化、高速化和系统集成化等需求的推动下，栅极结构的宽度不断减小，其下方的沟道长度也不断减小，然而漏端的电压并没有显著减小，这就造成了在漏端的电场的增加，使得附近的电荷具有较大的能量，这些热载流子有可能穿越栅氧化层，引起了漏电流的增加，因此，需要采用一些手段来降低漏电流出现的可能性，如LDD注入。
步骤103，参见图3，在半导体衬底1001表面淀积二氧化硅(SiO2)1006。
在后续步骤中，二氧化硅1006将被刻蚀而形成第一侧壁层。
步骤104，参见图4，在二氧化硅1006表面淀积氮化硅(Si3N4)1007。
在后续步骤中，氮化硅007将被刻蚀而形成第二侧壁层。
步骤105，参见图5，采用干法刻蚀工艺刻蚀晶片表面的氮化硅1007，形成第二侧壁层1008，然后采用湿法刻蚀工艺刻蚀晶片表面的二氧化硅1006，形成第一侧壁层1009。
第一和第二侧壁层可用于防止后续进行源漏注入时过于接近沟道以致发生源漏穿通，即注入的杂质发生扩散从而产生漏电流。
当采用湿法刻蚀工艺刻蚀晶片表面的二氧化硅1006时，期望仅去除第二侧壁层两侧的二氧化硅，保留第二侧壁层下方的二氧化硅。
步骤106，参见图6，向半导体衬底1001进行离子注入，从而形成漏极1010和源极1011。
需要说明的是，由于第一侧壁层1009和第二侧壁层1008可作为栅极结构的保护层，因此注入的离子难以进入栅极，从而仅对栅极两侧的半导体衬底1001实现了注入，并最终形成漏极1010和源极1011。
至此，本流程结束。
然而，在上述步骤105中，当采用湿法刻蚀工艺刻蚀二氧化硅时，由于湿法刻蚀的各向同性(wet isotropic etch property)，当刻蚀第二侧壁层两侧的半导体衬底表面的二氧化硅时，第二侧壁层下方的二氧化硅也会被刻蚀，从而在第二侧壁层下方形成图5和图6虚线圆圈所示的缺口，所示缺口会增加漏极和源极之间的漏电流、源极和栅极之间的漏电流、漏极和栅极之间的漏电流这三种漏电流中任一种漏电流、任两种漏电流或全部三种漏电流，提高了半导体器件的功耗。
发明内容
有鉴于此，本发明提供一种半导体器件的制作方法，能够降低半导体器件的功耗。
为解决上述技术问题，本发明的技术方案是这样实现的：
一种半导体器件的制作方法，该方法包括：
在半导体衬底表面形成栅极结构；
向半导体衬底进行轻掺杂漏LDD注入，在栅极结构两侧的半导体衬底上形成轻掺杂漏极和轻掺杂源极；
依次淀积用于形成第一侧壁层的二氧化硅和用于形成第二侧壁层的氮化硅，且所述用于形成第一侧壁层的二氧化硅和所述用于形成第二侧壁层的氮化硅覆盖在半导体衬底表面、栅极结构上表面和栅极结构两侧面，采用干法刻蚀工艺刻蚀覆盖在栅极结构上表面和半导体衬底表面的氮化硅，覆盖在栅极结构两侧面的氮化硅形成第二侧壁层；
向半导体衬底表面未被第二侧壁层覆盖的二氧化硅以及第二侧壁层注入氮离子；
采用湿法刻蚀工艺刻蚀未被第二侧壁层覆盖的二氧化硅，形成第一侧壁层；
向半导体衬底进行离子注入，在第一侧壁层和第二侧壁层两侧的半导体衬底上形成漏极和源极。
所述氮离子注入的剂量为3×1014个原子/cm2至4×1015个原子/cm2。
所述氮离子注入的能量为2000电子伏特至30000电子伏特。
所述氮离子注入时离子束与垂直方向的夹角为-0.5度至0.5度。
向半导体衬底进行离子注入之前，该方法进一步包括：
淀积用于形成第三侧壁层的二氧化硅，且所述用于形成第三侧壁层的二氧化硅覆盖在半导体衬底表面、栅极结构上表面和栅极结构两侧面的第二侧壁层的表面，采用湿法刻蚀工艺刻蚀覆盖在半导体衬底表面的二氧化硅，覆盖在栅极结构上表面和栅极结构两侧面的第二侧壁层表面的二氧化硅形成第三侧壁层；
所述漏极和源极形成于第一侧壁层、第二侧壁层以及第三侧壁层两侧的半导体衬底上。
一种半导体器件的制作方法，该方法包括：
在半导体衬底表面形成栅极结构；
向半导体衬底进行轻掺杂漏LDD注入，在栅极结构两侧的半导体衬底上形成轻掺杂漏极和轻掺杂源极；
依次淀积用于形成第一侧壁层的二氧化硅和用于形成第二侧壁层的氮化硅，且所述用于形成第一侧壁层的二氧化硅和所述用于形成第二侧壁层的氮化硅覆盖在半导体衬底表面、栅极结构上表面和栅极结构两侧面，向二氧化硅和氮化硅注入氮离子，其中栅极结构两侧面的氮化硅所覆盖的二氧化硅未被注入氮离子；
采用干法刻蚀工艺刻蚀覆盖在栅极结构上表面和半导体衬底表面的氮化硅，覆盖在栅极结构两侧面的氮化硅形成第二侧壁层；
采用湿法刻蚀工艺刻蚀未被第二侧壁层覆盖的二氧化硅，形成第一侧壁层；
向半导体衬底进行离子注入，在第一侧壁层和第二侧壁层两侧的半导体衬底上形成漏极和源极。
所述氮离子注入的剂量为5×1014个原子/cm2至8×1015个原子/cm2。
所述氮离子注入的能量为20000电子伏特至50000电子伏特。
所述氮离子注入时离子束与垂直方向的夹角为-0.5度至0.5度。
向半导体衬底进行离子注入之前，该方法进一步包括：
淀积用于形成第三侧壁层的二氧化硅，且所述用于形成第三侧壁层的二氧化硅覆盖在半导体衬底表面、栅极结构上表面和栅极结构两侧的第二侧壁层的表面，采用湿法刻蚀工艺刻蚀覆盖在半导体衬底表面的二氧化硅，覆盖在栅极结构上表面和栅极结构两侧的第二侧壁层表面的二氧化硅形成第三侧壁层；
所述漏极和源极形成于第一侧壁层、第二侧壁层以及第三侧壁层两侧的半导体衬底上。
可见，在本发明所提供的一种半导体器件的制作方法中，当采用湿法刻 蚀工艺刻蚀未被第二侧壁层覆盖的二氧化硅之前，向未被第二侧壁层覆盖的二氧化硅注入氮离子，而被第二侧壁层覆盖的二氧化硅并未被注入氮离子，这样，没有被第二侧壁层覆盖的二氧化硅与被第二侧壁层覆盖的二氧化硅具有显著的刻蚀速率的差异，当没有被第二侧壁层覆盖的二氧化硅刻蚀完毕后，被第二侧壁层覆盖的二氧化硅也基本没有被刻蚀，避免了缺口的形成，从而降低了半导体器件的功耗。
附图说明
图1～图6为现有技术中半导体器件的制作方法的过程剖面示意图。
图7本发明所提供的一种半导体器件的制作方法的第一实施例的流程图。
图8～图15为本发明所提供的一种半导体器件的制作方法的第一实施例的过程剖面示意图。
图16本发明所提供的一种半导体器件的制作方法的第二实施例的流程图。
图17～图24为本发明所提供的一种半导体器件的制作方法的第二实施例的过程剖面示意图。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例对本发明所述方案作进一步地详细说明。
本发明的核心思想为：当采用湿法刻蚀工艺刻蚀未被第二侧壁层覆盖的二氧化硅之前，向未被第二侧壁层覆盖的二氧化硅注入氮离子以提高所注入区域的湿法刻蚀速率，而被第二侧壁层覆盖的二氧化硅并未被注入氮离子，这样，没有被第二侧壁层覆盖的二氧化硅与被第二侧壁层覆盖的二氧化硅相比具有较快的刻蚀速率，当没有被第二侧壁层覆盖的二氧化硅刻蚀完毕后，被第二侧壁层覆盖的二氧化硅基本没有被刻蚀，避免了缺口的形成，降低了 半导体器件的功耗。
下面通过两个实施例对本发明进行详细介绍。
第一实施例
图7本发明所提供的一种半导体器件的制作方法的第一实施例的流程图，如图7所示，该方法包括：
步骤11，在半导体衬底表面形成栅极结构。
步骤12，向半导体衬底进行轻掺杂漏LDD注入，在栅极结构两侧的半导体衬底上形成轻掺杂漏极和轻掺杂源极。
步骤13，依次淀积用于形成第一侧壁层的二氧化硅和用于形成第二侧壁层的氮化硅，且所述用于形成第一侧壁层的二氧化硅和所述用于形成第二侧壁层的氮化硅覆盖在半导体衬底表面、栅极结构上表面和栅极结构两侧面，采用干法刻蚀工艺刻蚀覆盖在栅极结构上表面和半导体衬底表面的氮化硅，覆盖在栅极结构两侧面的氮化硅形成第二侧壁层。
步骤14，向半导体衬底表面未被第二侧壁层覆盖的二氧化硅以及第二侧壁层注入氮离子。
步骤15，采用湿法刻蚀工艺刻蚀未被第二侧壁层覆盖的二氧化硅，形成第一侧壁层。
步骤16，向半导体衬底进行离子注入，在第一侧壁层和第二侧壁层两侧的半导体衬底上形成漏极和源极。
至此，本流程结束。
图8～图15为本发明所提供的一种半导体器件的制作方法的第一实施例的过程剖面示意图，该方法主要包括：
步骤201，参见图8，提供一半导体衬底1001，在半导体衬底1001表面生长栅氧化层1002和淀积多晶硅1003，并利用光刻、刻蚀和离子注入等工艺形成栅极结构。
步骤202，参见图9，进行LDD注入，在栅极结构两侧的半导体衬底1001上形成轻掺杂漏极1004和轻掺杂源极1005。
步骤203，参见图10，在半导体衬底1001表面淀积二氧化硅1006。
二氧化硅1006覆盖在半导体衬底1001表面、栅极结构上表面和栅极结构两侧面。
步骤204，参见图11，在二氧化硅1006表面淀积氮化硅1007。
氮化硅1007覆盖在半导体衬底1001表面、栅极结构上表面和栅极结构两侧面的二氧化硅1006的表面。
步骤205，参见图12，采用干法刻蚀工艺刻蚀覆盖在栅极结构上表面和半导体衬底1001表面的氮化硅1007，覆盖在栅极结构两侧面的氮化硅1007形成第二侧壁层1008。
上述步骤201至205与现有技术相同，此处不予赘述。
步骤206，参见图13，向半导体衬底1001表面未被第二侧壁层1008覆盖的二氧化硅1006以及第二侧壁层1008注入氮(N)离子。
在本步骤中，向半导体衬底表面注入氮离子，但是由于能量和剂量选择得比较适合，且一部分二氧化硅被第二侧壁层覆盖，实际只有半导体衬底表面未被第二侧壁层覆盖的二氧化硅以及第二侧壁层被掺杂了氮离子，掺杂氮离子后，可提高所注入区域的湿法刻蚀速率，在掺杂过程中，第二侧壁层下方的二氧化硅由于被第二侧壁层覆盖，因此其未被注入氮离子，其相比于所注入区域的二氧化硅具有比较慢的湿法刻蚀速率，这样，当在后续进行湿法刻蚀时，没有被第二侧壁层覆盖的二氧化硅与第二侧壁层下方的二氧化硅具有显著的刻蚀速率的差异，即使存在湿法刻蚀的各向同性的影响，当没有被第二侧壁层覆盖的二氧化硅刻蚀完毕后，第二侧壁层下方的二氧化硅也基本没有被刻蚀，避免了缺口的形成。
为了清楚地表明图13中不同区域具有不同的湿法刻蚀速率，如图13所示，其中实线圆圈所示区域被注入了氮离子，其具有较快的湿法刻蚀速率，而虚线圆圈所示区域没有被注入氮离子，其具有较慢的湿法刻蚀速率。
另外，虽然第二侧壁层也被注入了氮离子，但是不会影响第二侧壁层的性能。
较佳地，氮离子注入的剂量为3×1014个原子/cm2至4×1015个原子/cm2，氮离子注入的能量为2000电子伏特(eV)至30000电子伏特(eV)，离子束与垂直方向的夹角为-0.5度至0.5度。
步骤207，参见图14，采用湿法刻蚀工艺刻蚀晶片表面的未被第二侧壁层覆盖的二氧化硅1006，形成第一侧壁层1009。
湿法刻蚀的方法与现有技术相同。
需要说明的是，即使晶片表面的二氧化硅已经被掺杂氮离子，但是对二氧化硅进行湿法刻蚀的溶液和工艺条件与现有技术相同。
步骤208，参见图15，进行离子注入，从而形成漏极1010和源极1011。
另外，在步骤208之前，还可进一步包括：淀积用于形成第三侧壁层的二氧化硅(图未示出)，且用于形成第三侧壁层的二氧化硅覆盖在半导体衬底1001表面、栅极结构上表面和栅极结构两侧面的第二侧壁层1008的表面，采用湿法刻蚀工艺刻蚀覆盖在半导体衬底1001表面的二氧化硅，覆盖在栅极结构上表面和栅极结构两侧面的第二侧壁层1008表面的二氧化硅形成第三侧壁层。
则步骤208中形成的漏极1010和源极1011位于第一侧壁层1006、第二侧壁层1008以及第三侧壁层两侧的半导体衬底1001上。
至此，本流程结束。
第二实施例
图16本发明所提供的一种半导体器件的制作方法的第二实施例的流程图，如图16所示，该方法包括：
步骤21，在半导体衬底表面形成栅极结构。
步骤22，向半导体衬底进行轻掺杂漏LDD注入，在栅极结构两侧的半导体衬底上形成轻掺杂漏极和轻掺杂源极。
步骤23，依次淀积用于形成第一侧壁层的二氧化硅和用于形成第二侧壁层的氮化硅，且所述用于形成第一侧壁层的二氧化硅和所述用于形成第二侧壁层的氮化硅覆盖在半导体衬底表面、栅极结构上表面和栅极结构两侧面， 向二氧化硅和氮化硅注入氮离子，其中栅极结构两侧面的氮化硅所覆盖的二氧化硅未被注入氮离子。
步骤24，采用干法刻蚀工艺刻蚀覆盖在栅极结构上表面和半导体衬底表面的氮化硅，覆盖在栅极结构两侧面的氮化硅形成第二侧壁层。
步骤25，采用湿法刻蚀工艺刻蚀未被第二侧壁层覆盖的二氧化硅，形成第一侧壁层。
步骤26，向半导体衬底进行离子注入，在第一侧壁层和第二侧壁层两侧的半导体衬底上形成漏极和源极。
至此，本流程结束。
图17～图24为本发明所提供的一种半导体器件的制作方法的第二实施例的过程剖面示意图，该方法主要包括：
步骤301，参见图17，提供一半导体衬底1001，在半导体衬底1001表面生长栅氧化层1002和淀积多晶硅1003，并利用光刻、刻蚀和离子注入等工艺形成栅极结构。
步骤302，参见图18，进行LDD注入，在栅极结构两侧的半导体衬底1001上形成轻掺杂漏极1004和轻掺杂源极1005。
步骤303，参见图19，在半导体衬底1001表面淀积二氧化硅1006。
二氧化硅1006覆盖在半导体衬底1001表面、栅极结构上表面和栅极结构两侧面。
步骤304，参见图20，在二氧化硅1006表面淀积氮化硅1007。
氮化硅1007覆盖在半导体衬底1001表面、栅极结构上表面和栅极结构两侧面的二氧化硅1006的表面。
上述步骤301至304与现有技术相同，此处不予赘述。
步骤305，参见图21，向半导体衬底1001表面的二氧化硅1006以及第氮化硅1007注入氮离子。
在本步骤中，向半导体衬底表面注入氮离子，但是由于能量和剂量选择得比较适合，且靠近栅极结构两侧的预设第二侧壁层具有比较大的厚度，所 以栅极结构两侧面的氮化硅所覆盖的(即预设第二侧壁层下方)的二氧化硅没有被掺杂氮离子。
如图21所示，其中实线圆圈所示区域被注入了氮离子，其具有较快的湿法刻蚀速率，而虚线圆圈所示区域没有被注入氮离子，其具有较慢的湿法刻蚀速率。
本实施例中氮离子的注入能量和剂量略大于步骤206中所涉及的氮离子的注入能量和剂量，这是因为：注入氮离子的目的是加快没有被第二侧壁层覆盖的二氧化硅的刻蚀速率，因此本步骤中所注入的氮离子必须能够穿过氮化硅而进入二氧化硅的内部。
较佳地，氮离子注入的剂量为5×1014个原子/cm2至8×1015个原子/cm2，氮离子注入的能量为20000电子伏特(eV)至50000电子伏特(eV)，离子束与垂直方向的夹角为-0.5度至0.5度。
步骤306，参见图22，采用干法刻蚀工艺刻蚀覆盖在栅极结构上表面和半导体衬底1001表面的的氮化硅1007，覆盖在栅极结构两侧面的氮化硅1007形成第二侧壁层1008。
干法刻蚀的方法与现有技术相同。
需要说明的是，即使晶片表面的氮化硅已经被掺杂氮离子，但是对氮化硅进行干法刻蚀的气体和工艺条件与现有技术相同。
步骤307，参见图23，采用湿法刻蚀工艺刻蚀晶片表面未被第二侧壁层覆盖的二氧化硅1006，形成第一侧壁层1009。
湿法刻蚀的方法与现有技术相同。
需要说明的是，即使晶片表面的二氧化硅已经被掺杂氮离子，但是对二氧化硅进行湿法刻蚀的溶液和工艺条件与现有技术相同。
步骤308，参见图24，进行离子注入，从而形成漏极1010和源极1011。
另外，在步骤208之前，还可进一步包括：淀积用于形成第三侧壁层的二氧化硅(图未示出)，且用于形成第三侧壁层的二氧化硅覆盖在半导体衬底1001表面、栅极结构上表面和栅极结构两侧面的第二侧壁层1008的表面， 采用湿法刻蚀工艺刻蚀覆盖在半导体衬底1001表面的二氧化硅，覆盖在栅极结构上表面和栅极结构两侧面的第二侧壁层1008表面的二氧化硅形成第三侧壁层。
则步骤208中形成的漏极1010和源极1011位于第一侧壁层1006、第二侧壁层1008以及第三侧壁层两侧的半导体衬底1001上。
至此，本流程结束。
在本发明所提供的一种半导体器件的制作方法中，当采用湿法刻蚀工艺刻蚀未被第二侧壁层覆盖的二氧化硅之前，向未被第二侧壁层覆盖的二氧化硅注入氮离子，而被第二侧壁层覆盖的二氧化硅并未被注入氮离子，这样，没有被第二侧壁层覆盖的二氧化硅与被第二侧壁层覆盖的二氧化硅具有显著的刻蚀速率的差异，当没有被第二侧壁层覆盖的二氧化硅刻蚀完毕后，被第二侧壁层覆盖的二氧化硅也基本没有被刻蚀，避免了缺口的形成，降低了半导体器件的功耗。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种半导体器件的制作方法，该方法包括：
在半导体衬底表面形成栅极结构；
向半导体衬底进行轻掺杂漏LDD注入，在栅极结构两侧的半导体衬底上形成轻掺杂漏极和轻掺杂源极；
依次淀积用于形成第一侧壁层的二氧化硅和用于形成第二侧壁层的氮化硅，且所述用于形成第一侧壁层的二氧化硅和所述用于形成第二侧壁层的氮化硅覆盖在半导体衬底表面、栅极结构上表面和栅极结构两侧面，采用干法刻蚀工艺刻蚀覆盖在栅极结构上表面和半导体衬底表面的氮化硅，覆盖在栅极结构两侧面的氮化硅形成第二侧壁层；
向半导体衬底表面未被第二侧壁层覆盖的二氧化硅以及第二侧壁层注入氮离子；
采用湿法刻蚀工艺刻蚀未被第二侧壁层覆盖的二氧化硅，形成第一侧壁层；
向半导体衬底进行离子注入，在第一侧壁层和第二侧壁层两侧的半导体衬底上形成漏极和源极。
2.根据权利要求1所述的方法，其特征在于，所述氮离子注入的剂量为3×1014个原子/cm2至4×1015个原子/cm2。
3.根据权利要求2所述的方法，其特征在于，所述氮离子注入的能量为2000电子伏特至30000电子伏特。
4.根据权利要求3所述的方法，其特征在于，所述氮离子注入时离子束与垂直方向的夹角为-0.5度至0.5度。
5.根据权利要求1所述的方法，其特征在于，向半导体衬底进行离子注入之前，该方法进一步包括：
淀积用于形成第三侧壁层的二氧化硅，且所述用于形成第三侧壁层的二氧化硅覆盖在半导体衬底表面、栅极结构上表面和栅极结构两侧面的第二侧壁层的表面，采用湿法刻蚀工艺刻蚀覆盖在半导体衬底表面的二氧化硅，覆盖在栅极结构上表面和栅极结构两侧面的第二侧壁层表面的二氧化硅形成第三侧壁层；
所述漏极和源极形成于第一侧壁层、第二侧壁层以及第三侧壁层两侧的半导体衬底上。
6.一种半导体器件的制作方法，该方法包括：
在半导体衬底表面形成栅极结构；
向半导体衬底进行轻掺杂漏LDD注入，在栅极结构两侧的半导体衬底上形成轻掺杂漏极和轻掺杂源极；
依次淀积用于形成第一侧壁层的二氧化硅和用于形成第二侧壁层的氮化硅，且所述用于形成第一侧壁层的二氧化硅和所述用于形成第二侧壁层的氮化硅覆盖在半导体衬底表面、栅极结构上表面和栅极结构两侧面，向二氧化硅和氮化硅注入氮离子，其中栅极结构两侧面的氮化硅所覆盖的二氧化硅未被注入氮离子；
采用干法刻蚀工艺刻蚀覆盖在栅极结构上表面和半导体衬底表面的氮化硅，覆盖在栅极结构两侧面的氮化硅形成第二侧壁层；
采用湿法刻蚀工艺刻蚀未被第二侧壁层覆盖的二氧化硅，形成第一侧壁层；
向半导体衬底进行离子注入，在第一侧壁层和第二侧壁层两侧的半导体衬底上形成漏极和源极。
7.根据权利要求6所述的方法，其特征在于，所述氮离子注入的剂量为5×1014个原子/cm2至8×1015个原子/cm2。
8.根据权利要求7所述的方法，其特征在于，所述氮离子注入的能量为20000电子伏特至50000电子伏特。
9.根据权利要求8所述的方法，其特征在于，所述氮离子注入时离子束与垂直方向的夹角为-0.5度至0.5度。
10.根据权利要求6所述的方法，其特征在于，向半导体衬底进行离子注入之前，该方法进一步包括：
淀积用于形成第三侧壁层的二氧化硅，且所述用于形成第三侧壁层的二氧化硅覆盖在半导体衬底表面、栅极结构上表面和栅极结构两侧的第二侧壁层的表面，采用湿法刻蚀工艺刻蚀覆盖在半导体衬底表面的二氧化硅，覆盖在栅极结构上表面和栅极结构两侧的第二侧壁层表面的二氧化硅形成第三侧壁层；
所述漏极和源极形成于第一侧壁层、第二侧壁层以及第三侧壁层两侧的半导体衬底上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010102537855A CN102376560A (zh) | 2010-08-12 | 2010-08-12 | 半导体器件的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010102537855A CN102376560A (zh) | 2010-08-12 | 2010-08-12 | 半导体器件的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102376560A true CN102376560A (zh) | 2012-03-14 |
Family
ID=45794970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010102537855A Pending CN102376560A (zh) | 2010-08-12 | 2010-08-12 | 半导体器件的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102376560A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104617032A (zh) * | 2013-11-05 | 2015-05-13 | 中芯国际集成电路制造(上海)有限公司 | 形成层间互连线结构的方法 |
| CN107591398A (zh) * | 2016-07-06 | 2018-01-16 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN109216192A (zh) * | 2017-07-03 | 2019-01-15 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6451701B1 (en) * | 2001-11-14 | 2002-09-17 | Taiwan Semiconductor Manufacturing Company | Method for making low-resistance silicide contacts between closely spaced electrically conducting lines for field effect transistors |
| US20030211697A1 (en) * | 2002-05-10 | 2003-11-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Multiple etch method for fabricating spacer layers |
| CN1471144A (zh) * | 2002-07-09 | 2004-01-28 | ���ǵ�����ʽ���� | 制造具有双重间隔壁半导体器件的方法 |
| US20070224808A1 (en) * | 2006-03-23 | 2007-09-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Silicided gates for CMOS devices |
| US20090108415A1 (en) * | 2007-10-31 | 2009-04-30 | Markus Lenski | Increasing etch selectivity during the patterning of a contact structure of a semiconductor device |
-
2010
- 2010-08-12 CN CN2010102537855A patent/CN102376560A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6451701B1 (en) * | 2001-11-14 | 2002-09-17 | Taiwan Semiconductor Manufacturing Company | Method for making low-resistance silicide contacts between closely spaced electrically conducting lines for field effect transistors |
| US20030211697A1 (en) * | 2002-05-10 | 2003-11-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Multiple etch method for fabricating spacer layers |
| CN1471144A (zh) * | 2002-07-09 | 2004-01-28 | ���ǵ�����ʽ���� | 制造具有双重间隔壁半导体器件的方法 |
| US20070224808A1 (en) * | 2006-03-23 | 2007-09-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Silicided gates for CMOS devices |
| US20090108415A1 (en) * | 2007-10-31 | 2009-04-30 | Markus Lenski | Increasing etch selectivity during the patterning of a contact structure of a semiconductor device |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104617032A (zh) * | 2013-11-05 | 2015-05-13 | 中芯国际集成电路制造(上海)有限公司 | 形成层间互连线结构的方法 |
| CN107591398A (zh) * | 2016-07-06 | 2018-01-16 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN109216192A (zh) * | 2017-07-03 | 2019-01-15 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN109216192B (zh) * | 2017-07-03 | 2021-10-15 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI255012B (en) | Method of manufacturing a flash memory cell | |
| US9583595B2 (en) | Methods of forming low noise semiconductor devices | |
| CN110034067A (zh) | 半导体器件及其形成方法 | |
| US8124507B2 (en) | Semiconductor device and method for fabricating the same | |
| TW201133641A (en) | Method for forming a thick bottom oxide (TBO) in a trench MOSFET | |
| JP2010056552A (ja) | 半導体素子およびその製造方法 | |
| CN103296068B (zh) | Cmos及其形成方法 | |
| CN102637600B (zh) | Mos器件制备方法 | |
| CN103871887B (zh) | Pmos晶体管、nmos晶体管及其各自的制作方法 | |
| CN102044438B (zh) | Mos晶体管及其制造方法 | |
| CN102376560A (zh) | 半导体器件的制作方法 | |
| CN102543716B (zh) | 金属硅化物阻挡层的形成方法 | |
| TWI245347B (en) | Method of fabricating a semiconductor structure | |
| CN102364663A (zh) | 栅极侧墙刻蚀方法、mos器件制造方法以及mos器件 | |
| CN114256077A (zh) | 低压分离栅沟槽mos器件的制作方法 | |
| CN104183500A (zh) | 在FinFET器件上形成离子注入侧墙保护层的方法 | |
| US10748809B2 (en) | Semiconductor structure including inter-layer dielectric | |
| CN109817524B (zh) | 半导体器件及其形成方法 | |
| CN117613086A (zh) | 一种基于半球型绝缘层改进hci的ldmos及制备方法 | |
| CN107579108B (zh) | 半导体结构的形成方法 | |
| CN103021827A (zh) | 鳍式场效应管、cmos鳍式场效应管的形成方法 | |
| KR100866260B1 (ko) | 비대칭 엘디디 모스펫의 제조방법 | |
| KR20110031575A (ko) | 반도체 소자 및 그 제조 방법 | |
| CN108630543A (zh) | 半导体结构及其形成方法 | |
| CN102364661A (zh) | 栅极侧墙形成方法、mos器件制造方法以及mos器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20121119 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20121119 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation Applicant after: Semiconductor Manufacturing International (Beijing) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20120314 |