[go: up one dir, main page]

CN102339817A - 半导体封装以及使用其的移动设备 - Google Patents

半导体封装以及使用其的移动设备 Download PDF

Info

Publication number
CN102339817A
CN102339817A CN201110199379XA CN201110199379A CN102339817A CN 102339817 A CN102339817 A CN 102339817A CN 201110199379X A CN201110199379X A CN 201110199379XA CN 201110199379 A CN201110199379 A CN 201110199379A CN 102339817 A CN102339817 A CN 102339817A
Authority
CN
China
Prior art keywords
hole
interposer substrate
semiconductor packages
conductive shield
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201110199379XA
Other languages
English (en)
Other versions
CN102339817B (zh
Inventor
山田启寿
山崎尚
福田昌利
小盐康弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japanese Businessman Panjaya Co ltd
Kioxia Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to CN201410472071.1A priority Critical patent/CN104362131B/zh
Publication of CN102339817A publication Critical patent/CN102339817A/zh
Application granted granted Critical
Publication of CN102339817B publication Critical patent/CN102339817B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H10W42/20—
    • H10W42/276—
    • H10W46/00—
    • H10W70/635—
    • H10W70/657—
    • H10W74/117—
    • H10W74/129—
    • H10W90/701—
    • H10W46/401—
    • H10W46/607—
    • H10W72/0198—
    • H10W72/5522—
    • H10W72/884—
    • H10W74/00—
    • H10W90/734—
    • H10W90/754—

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)

Abstract

本发明提供一种半导体封装以及使用其的移动设备。根据一个实施方式，半导体封装具备：搭载于插入式基板上的半导体芯片、封装半导体芯片的封装树脂层和覆盖封装树脂层以及插入式基板的侧面的至少一部分的导电性屏蔽层。插入式基板具有贯通绝缘基材的多个通孔。多个通孔的一部分具有在插入式基板的侧面露出且在插入式基板的厚度方向被切断的切断面。通孔的切断面与导电性屏蔽层电连接。

Description

半导体封装以及使用其的移动设备
本申请以2010年7月15日提交的日本专利申请2010-160980为基础，要求该申请的优先权，本申请通过参照该日本专利申请而包含其全部内容。
技术领域
在此描述的实施方式总体涉及半导体封装以及使用其的移动设备。
背景技术
对于以便携电话机为代表的便携通信设备中使用的半导体装置，为了防止对通信特性的不良影响，要求抑制向外部泄漏无用电磁波。因此，应用具有屏蔽功能的半导体封装。作为具有屏蔽功能的半导体封装，已知具有沿着封装半导体芯片的封装树脂层的外面设置有屏蔽层的结构，所述半导体芯片搭载于插入式基板上。
已知一种半导体封装，其为了抑制无用电磁波从插入式基板的侧面泄漏，使用了在外周侧配置有连接于接地布线的通孔的插入式基板。在这样的半导体封装中，要求提高屏蔽层与插入式基板的接地布线的电以及机械的连接可靠性。进而，要求不使半导体封装大型化地抑制无用电磁波从插入式基板的侧面泄漏。
发明内容
根据一个实施方式，提供一种半导体封装，其具有：插入式基板；设置于插入式基板的第一面的外部连接端子；搭载于插入式基板的第二面上的半导体芯片；以封装半导体芯片的方式形成于插入式基板的第二面上的封装树脂层；以及以覆盖封装树脂层以及插入式基板的侧面的至少一部分的方式设置的导电性屏蔽层。插入式基板具备：形成于绝缘基材的第一面的第一布线层；形成于绝缘基材的第二面的第二布线层；和贯通绝缘基材的多个通孔。多个通孔的一部分，具有在插入式基板的侧面露出并在插入式基板的厚度方向被切断的切断面。通孔的切断面与导电性屏蔽层电连接。
根据本实施例，通过屏蔽效果能够有效地抑制电磁波从插入式基板泄漏。
此外，通过将本实施例的半导体封装应用于例如便携电话机，能够抑制通信时的噪音。
附图说明
图1是表示实施方式的半导体封装的结构的侧视图。
图2是图1所示的半导体封装的剖视图。
图3是表示图1所示的半导体封装的导电性屏蔽层形成前的状态的侧视图。
图4是表示图1所示的半导体封装所使用的插入式基板的一例的俯视图。
图5是图4所示的插入式基板的剖视图。
图6是表示图1所示的半导体封装所使用的插入式基板的其他例的俯视图。
图7是表示实施方式的半导体封装的其他结构的侧视图。
图8是图7所示的半导体封装的剖视图。
图9是表示通孔的切断面的最大间隔与半导体封装的磁场屏蔽效果的关系的图。
图10是表示导电性屏蔽层与通孔的切断面的接触电阻和半导体封装的磁场屏蔽效果的关系的图。
图11A～图11C是表示图7所示的半导体封装的制造工序的图。
图12A～图12E是表示图1所示的半导体封装的制造工序的图。
图13是图1所示的半导体封装的从上面所见的图。
图14是放大地表示图13所示的半导体封装的封装树脂层以及导电性屏蔽层的一部分的剖视图。
图15是表示导电性屏蔽层的标识标记的形成部分的薄层电阻率与半导体封装的磁场屏蔽效果的关系的图。
图16是表示实施方式的便携电话机的结构的立体图。
具体实施方式
参照附图对第一实施方式的半导体封装进行说明。图1是表示第一实施方式的半导体封装的侧视图，图2是图1所示的半导体封装的剖视图，图3是表示图1所示的半导体封装的导电性屏蔽层形成前的状态的侧视图，图4是表示图1所示的半导体封装所使用的插入式基板的一例的俯视图，图5是图4所示的插入式基板的剖视图。
这些图中所示的半导体封装1是在FBGA(Fine pitch Ball Grid Array，微间距球栅阵列)6上形成有导电性屏蔽层7的带屏蔽功能的半导体封装，该FBGA6具备插入式基板2、在插入式基板2的第一面作为外部连接端子而设置的焊球3、搭载于插入式基板2的第二面上的半导体芯片4以及封装半导体芯片4的封装树脂层5。
插入式基板2具有绝缘基板21作为绝缘基材。在绝缘基板21的第一面(下面)设置有第一布线层22，在第二面(上面)设置有第二布线层23。布线层22、23不限于单层结构的导体层，也可以分别包括2层以上的导体层。插入式基板2具有以将第一布线层22与第二布线层23电连接的方式贯通绝缘基板21而形成的通孔24。布线层22、23和/或通孔24，包含铜箔和/或含有银或铜的导电性膏，根据需要对表面实施镀镍和/或镀金。
插入式基板2的通孔24，如图5所示，具有：形成于贯通绝缘基板21的贯通孔的内面的导体层25；填充于导体层25的内侧的中空部的孔填埋材料26；和将导体层25与布线层22、23电连接的连接盘(land)27、27。孔填埋材料26包括例如绝缘性树脂和/或导电性树脂。孔填埋材料26优选，由与导电性屏蔽层7的紧密附着性优异的材料形成。在孔填埋材料26由导电材料形成的情况下，由于与导电性屏蔽层7的接触面积增大，所以可预见通孔24与导电性屏蔽层7的接触电阻值的降低。通孔24也可以通过镀覆等在贯通孔内填充有金属材料(铜等)。
在插入式基板2的第一面(设置有第一布线层22的面)设置有焊球3。焊球3与第一布线层22电连接。插入式基板2的第二面(设置有第二布线层23的面)具有芯片搭载区域X。在图4中省略了图示，但在芯片搭载区域X除了芯片搭载部以外，还设置有第二布线层23的信号布线和/或接地布线等。插入式基板2具有形成于第一以及第二面的抗焊层28、29。
在插入式基板2的第二面上搭载有半导体芯片4。设置于半导体芯片4的上面的电极焊盘(未图示)，经由金(Au)线等接合线8与插入式基板2的第二布线层23电连接。进而，在插入式基板2的第二面形成有将半导体芯片4与接合线8等一同封装的封装树脂层5。封装树脂层5与插入式基板2的侧面的至少一部分由导电性屏蔽层7覆盖。
导电性屏蔽层7，为了防止从封装树脂层5内的半导体芯片4和/或插入式基板2的布线层22、23放射的无用电磁波的泄漏，优选由电阻率低的金属层形成，例如应用包含铜、银、镍等的金属层。导电性屏蔽层7的厚度，优选基于其电阻率来设定。例如，优选以使得导电性屏蔽层7的电阻率除以厚度所得的薄层电阻值小于等于0.5Ω的方式，来设定导电性屏蔽层7的厚度。通过使导电性屏蔽层7的薄层电阻值小于等于0.5Ω，能够再现性良好地抑制无用电磁波从封装树脂层5的泄漏。
从半导体芯片4等放射的无用电磁波，由于通过覆盖封装树脂层5的导电性屏蔽层7遮断，所以被防止向外部泄漏。无用电磁波有可能也从插入式基板2的侧面泄漏。因此，在该实施方式的半导体封装1中，如图2～图5所示，在插入式基板2的外周部配置有一部分通孔24、即与接地布线22A、23A连接的通孔24A。通孔24A配置为，具有在插入式基板2的厚度方式切断的切断面C，该切断面C在插入式基板2的侧面露出。
第一以及第二布线层22、23具有接地布线22A、23A。接地布线22A、23A以在插入式基板2的侧面露出的方式配置于外周部。进而，在插入式基板2的外周部，配置有与接地布线22A、23A连接的通孔24A。通孔24A配置为，具有在插入式基板2的厚度方式切断的切断面C，且使切断面C在插入式基板2的侧面露出。由于导电性屏蔽层7形成为覆盖插入式基板2的侧面的一部分，所以导电性屏蔽层7与接地布线23A电连接，进而与通孔24A的切断面C电连接。
由于导电性屏蔽层7与通孔24A经由通孔24A的切断面C电连接，所以能够提高导电性屏蔽层7与通孔24A的连接状态。具体而言，能够使导电性屏蔽层7与通孔24A的接触电阻降低。导电性屏蔽层7与通孔24A的切断面C的连接状态不限于直接连接的状态(直流连接)，也可以经由薄的绝缘体高频电连接。
通孔24的切断面C优选包含导体层25的切断面和孔填埋材料26的切断面。图4以及图5表示以通过通孔24A的中心的方式进行了切断的状态。由此，由于导电性屏蔽层7与通孔24A的切断面C的接触面积增大，所以能够使导电性屏蔽层7与通孔24A的连接状态更进一步提高。但是，通孔24A的切断面C也可以不一定通过通孔24A的中心，而只要切断面C包含通孔24A的一部分即可。
在切断通孔24A时，优选连接盘27的形状如图4所示为矩形。切断后的通孔24A的连接盘27的形状，可以考虑图4所示的长方形和图6所示的半圆形。图4所示的长方形的连接盘27是切断例如正方形的连接盘而成的部分。图6所示的半圆形的连接盘271是切断例如圆形的连接盘而成的部分。在如图6所示切断圆形的连接盘的情况下，由于切割线(dicingline)的位置的偏差的影响，连接盘271的剖面露出面积容易偏差。相对于此，图4所示的长方形的连接盘27，即使在切割线的位置偏差了的情况下也能够使剖面露出面积一定。
进而，在切断通孔24A时，优选在插入式基板2的四角不配置通孔24A。配置于四角的通孔24A，由于在切割工序中要被切断2次，所以容易产生铜箔从插入式基板2的分离等。因此，优选在插入式基板2的四角不配置通孔24A。但是，当在切割工序中不可能产生因铜箔的分离等所导致的通孔24A的损伤和/或破坏的情况下，也可以在插入式基板2的四角也配置要被切割的通孔24A。
图2～图5所示的通孔24A具有将其厚度方向(通孔24的贯通方向)的一部分在插入式基板2的厚度方向切断而成的切断面C。通孔24A的切断面C具有从插入式基板2的第二面侧切断通孔24A的厚度方向的一部分而成的形状。通孔24A的插入式基板2的第一面侧的端部及其附近部分由绝缘基板21覆盖。导电性屏蔽层7形成为，覆盖切断通孔24A的厚度方向的一部分而成的切断面C和通过切断通孔24A的一部分而产生的台阶面。由此，能够提高由导电性屏蔽层7形成的对FBGA6的被覆性和/或导电性屏蔽层7与通孔24A的切断面C的连接性。
如图7以及图8所示，通孔24A也可以具有将其整个厚度方向(通孔24的贯通方向)在插入式基板2的厚度方向切断而成的切断面C。图7以及图8所示的通孔24A的切断面C具有切断通孔24A的整个厚度方向而成的形状。导电性屏蔽层7形成为，从插入式基板2的第二面侧覆盖通孔24A的切断面C的厚度方向的一部分。切断面C的未由导电性屏蔽层7所覆盖的部分在插入式基板2的侧面露出。导电性屏蔽层7也可以形成为覆盖整个切断面C。在该情况下，导电性屏蔽层7可以与第一布线层22的接地布线22A电连接。
图7以及图8所示的半导体封装1，由于切断了整个通孔24A，所以能够抑制半导体封装1的面积的增大。例如在使用在外周部配置有未被切断的通孔的插入式基板的情况下，与未在外周部配置通孔的插入式基板相比，半导体封装的一边的长度增加通孔的连接盘的宽度的2倍以上。相对于此，在使用在外周部配置有在中心切断了的通孔24A的插入式基板2的情况下，半导体封装1的一边的长度的增加量被抑制为通孔24的连接盘的宽度程度。在通孔24A的连接盘的宽度为0.2mm的情况下，如果配置未切断的通孔，则封装的一边的长度增加0.4mm以上，相对于此，如果配置切断了的通孔则能够将封装的一边的长度的增加量抑制为0.2mm左右。
具有与导电性屏蔽层7电连接的切断面C的通孔24A，具有抑制电磁波从插入式基板2的侧面泄漏的效果。由于通孔24A贯通插入式基板2，并且在切断面C与导电性屏蔽层7电连接，所以能够有效地抑制电磁波从插入式基板2的整个侧面泄漏。例如，即使在插入式基板2的外周部配置有连接于接地布线的通孔，在该通孔仅设置于插入式基板2的厚度方向的一部分的情况下，电磁波也从在厚度方向不存在通孔的部分泄漏。相对于此，通过配置贯通插入式基板2的通孔24A，由于通孔24A对于插入式基板2的整个侧面发挥屏蔽效果，所以能够有效地抑制电磁波从插入式基板2的侧面泄漏。
为了抑制电磁波从插入式基板2的侧面泄漏，优选使多个通孔24A的切断面C在插入式基板2的每一边的侧面露出。进而，在插入式基板2的侧面露出的通孔24A的切断面C的间隔越窄，电磁波的泄漏抑制效果(磁场屏蔽效果)就变得越高。优选，将通孔24A的切断面C的最大间隔设定为小于等于4mm。通孔24A的配置间隔并不限定于等间隔。通孔24A的配置间隔也可以不固定。即使在那样的情况下，也优选以使得切断面C的最大间隔小于等于4mm的方式配置通孔24A。
图9中示出插入式基板2的侧面的通孔24A的切断面C的最大间隔与磁场屏蔽效果的关系。图9是测定900MHz、2500MHz各个频率下的磁场屏蔽效果的结果。测定样本设定为一边的长度为8.15mm、高度(包括焊球)为1.06mm的半导体封装。噪音从外部供给于焊球，并从焊球起在插入式基板的信号布线和通孔中传播而传播到基板并终止于基板。使导电性屏蔽层、露出的通孔、接地布线以及焊球的接地引脚电连接。
磁场强度在距封装中央部正上方的封装树脂层1mm的距离(基准面)的位置进行扫描而测定。磁场屏蔽效果根据有屏蔽层时和无屏蔽层时基准面处的磁场强度之差而求得。导电性屏蔽层的厚度，在封装上面设定为50μm、在侧面设定为70μm。导电性屏蔽层的电阻率为30μΩcm左右。在图9中示出这样测定到的磁场屏蔽效果。图9示出了使通孔24A的切断面C的最大间隔变化了的情况下的磁场屏蔽效果。
如图9所示，通孔24A的切断面C的最大间隔的对数与磁场屏蔽效果具有线性的关系。可知，在通孔24A的切断面C的最大间隔大的情况下，磁场屏蔽效果降低。为了提高磁场屏蔽效果，优选使通孔24A的切断面C的最大间隔变窄。在便携设备所使用的半导体封装1中，要求使900MHz下的磁场屏蔽效果大于等于34dB。因此，优选将切断面C的最大间隔设定为小于等于4mm。使通孔24A的切断面C的间隔变窄的方式效果高，但是由于通孔24A的间隔受到结构上的限制，所以使其间隔大于等于0.2mm。
进而，为了提高由导电性屏蔽层7实现的磁场屏蔽效果，优选使导电性屏蔽层7与插入式基板2的接地布线以低电阻接触。具体而言，优选使导电性屏蔽层7与接地布线23A和/或通孔24A的切断面C的接触电阻降低。图10中示出通过电磁场模拟求出导电性屏蔽层7和通孔24A的切断面C的接触电阻与由导电性屏蔽层7实现的磁场屏蔽效果的关系的结果。
对于一边的长度为8.1mm、高度(包括焊球)为1.06mm的半导体封装进行了基于电磁场模拟的分析。半导体封装的具体的形状设定为，插入式基板2的高度为0.1mm、通孔24A的直径为0.08mm、通孔24A的连接盘27的宽度为0.2mm、第一以及第二布线层22、23的厚度为18μm。设定通孔24A在贯通孔内填充有铜。如果导电性屏蔽层7与通孔24A的切断面C的上半部分接触，则通孔24A的每一个的接触面积为0.0076mm2。通孔24A以1mm间距等间隔配置，也配置于插入式基板2的四角。通孔24A的个数为33个。
噪音从外部供给于焊球，并从焊球起在插入式基板的信号布线和通孔中传播而传播到基板并终止于基板。使导电性屏蔽层、露出的通孔、接地布线以及焊球的接地引脚电连接。磁场强度在距封装中央部正上方的封装树脂层1mm的位置(基准面)计算出。磁场屏蔽效果根据有屏蔽层时和无屏蔽层时基准面处的磁场强度的最大值之差而求得。导电性屏蔽层的厚度，在封装上面和侧面都设定为50μm。导电性屏蔽层的电阻率为30μΩcm左右。在图10中示出这样实施的电磁场模拟的结果。
如图10所示，导电性屏蔽层7与通孔24A的切断面C的接触电阻越低，磁场屏蔽效果就变得越高。在便携设备所使用的半导体封装1中，要求使900MHz下的磁场屏蔽效果大于等于34dB。因此，优选将导电性屏蔽层7与通孔24A的切断面C的接触面积电阻率设定为小于等于300mΩ/mm2。由于每一个通孔24A的接触面积为0.0076mm2，所以优选将一个通孔24A的切断面C与导电性屏蔽层7的接触界面的电阻值设定为小于等于39Ω。即，导电性屏蔽层7，优选用与通孔24A的切断面C的接触电阻小于等于300mΩ/mm2的导电材料、或者与一个通孔24A的切断面C的接触界面的电阻值小于等于39Ω的导电材料来形成。
该实施方式的半导体封装1，例如如下述这样制作。首先，如图11A所示，应用现有的制作工序制作FBGA 6。通过切割将FBGA 6单片化。在将FBGA 6单片化时，以使得通孔24A的切断面C在插入式基板2的侧面露出的方式进行切割。接着，在使封装树脂层5固化(cure)之后，如图11B所示形成导电性屏蔽层7。图11A以及图11B示出图7以及图8所示的半导体封装1的制造工序。
导电性屏蔽层7，通过用例如转印法、丝网印刷法、喷射涂敷法、喷射分配(jet dispense)法、喷墨法、喷雾法等涂敷导电性膏来形成。导电性膏包含例如银和/或铜和树脂作为主成分，优选电阻率低。此外，也可以应用通过化学镀法和/或电镀法进行铜和/或镍的成膜的方法、通过溅射法进行铜等的成膜的方法来形成导电性屏蔽层7。导电性屏蔽层7形成为，覆盖封装树脂层5以及插入式基板2的侧面的至少一部分。
如图11C所示，也可以根据需要用耐蚀性和/或耐迁移性优异的保护层9覆盖导电性屏蔽层7。作为保护层9，使用聚酰亚胺树脂等。之后，通过对导电性屏蔽层7和/或保护层9进行烧成以使其固化，从而制作半导体封装1。半导体封装1根据需要被进行印字。印字，通过基于激光进行的印字和/或转印法等来实施。
该实施方式的半导体封装1，也能够如图12A～图12E所示，在单片化之前进行半切割(half dicing)，接着在形成了导电性屏蔽层7之后，进行用于单片化的切割而制作。图12A～图12E示出了图1～图3所示的半导体封装1的制造工序。
首先，如图12A所示，应用现有的制作工序制作将多个FBGA6用封装树脂层5一并封装而成的封装。接着，如图12B所示，以将封装树脂层5和插入式基板2的一部分切断的方式进行半切割。半切割以将配置于插入式基板2的外周部的通孔24A的厚度方向的一部分切断的方式实施。通孔24A的切断面C通过半切割而形成。
在实施半切割时，若在插入式基板2的四角配置通孔24A，则有时通孔24A会从插入式基板2分离。为了避免这样的情况，优选在插入式基板2的四角不配置通孔24A。当在插入式基板2的四角配置通孔24A且在半切割中通孔24A从插入式基板2分离了的情况下，通过再次使切割刀片通过与进行了半切割的部分相同的位置，能够除去分离了的通孔24A。由此，能够抑制因通孔24A的分离导致的不良的发生。
接着，如图12C所示，以覆盖多个FBGA 6的方式形成导电性屏蔽层7。导电性屏蔽层7以填充于通过半切割而形成的切割槽内的方式形成。如图12D所示，在一并搭载了焊球3之后，如图12E所示，进行用于单片化的切割而制作半导体封装1。用于单片化的切割，以将填充于切割槽内的导电性屏蔽层7和插入式基板2的剩余部分切断的方式实施。如图11C所示，在应用保护层9的情况下，在用于单片化的切割工序之前或者工序之后在导电性屏蔽层7上形成保护层9。半导体封装1根据需要被进行印字。
如图13所示，当在半导体封装1的导电性屏蔽层7的表面形成文字10A、符号10B、图形等标识标记10的情况下，如果在厚度方向全部削去导电性屏蔽层7、使封装树脂层5露出，则电磁噪音可能会从标识标记10的形成部分泄漏。因此，标识标记10，优选通过仅在厚度方向的一部分削去导电性屏蔽层7来形成。标识标记10，也可以通过不削去导电性屏蔽层7的转印墨的方法来形成。
作为标识标记10的形成方法，可举出以不怎么削去导电性屏蔽层7的方式调节激光输出的激光打标法。在对导电性屏蔽层7进行激光标记的情况下，如图14所示，优选调节激光的输出以使标识标记10的形成部分的表面粗糙度变得与导电性屏蔽层7的其他部分的表面粗糙度不同。例如，使标识标记10的形成部分的表面粗糙度变得比导电性屏蔽层7的其他部分的表面粗糙度小。由此，不大幅削去导电性屏蔽层7便能够识别性良好地形成标识标记10。
在图15以及表1中示出通过电磁场模拟求出导电性屏蔽层7的标识标记10的形成部分的薄层电阻值与磁场屏蔽效果的关系的结果。对于一边的长度为8.1mm、高度(包括焊球)为1.06mm的半导体封装进行了基于电磁场模拟的分析。半导体封装的具体的形状设定为，插入式基板2的高度为0.1mm、通孔24A的直径为0.08mm、通孔24A的连接盘27的宽度为0.2mm、第一以及第二布线层22、23的厚度为18μm。设定通孔24A在贯通孔内填充有铜。如果导电性屏蔽层7与通孔24A的切断面C的上半部分接触，则通孔24A的每一个的接触面积为0.0076mm2。通孔24A以1mm间距等间隔配置，也配置于插入式基板2的四角。通孔24A的个数为33个。
噪音从外部供给于焊球，并从焊球起在插入式基板的信号布线和通孔中传播而传播到基板并终止于基板。使导电性屏蔽层、露出的通孔、接地布线以及焊球的接地引脚电连接。分析频率设定为900MHz。磁场强度在距封装中央部正上方的封装树脂层1mm的位置(基准面)计算出。磁场屏蔽效果根据有屏蔽层时和无屏蔽层时基准面处的磁场强度的最大值之差而求得。导电性屏蔽层的厚度，在封装上面和侧面都设定为50μm。导电性屏蔽层的电阻率为30μΩcm，导电性屏蔽层的薄层电阻值为0.006Ω。
在导电性屏蔽层7形成有图13所示那样的标识标记10。文字10A的粗细是0.08mm，文字10A的大小设定为纵1mm、横0.7mm。表示封装方向的标记10B设定为直径1mm的圆形。通过切削导电性屏蔽层7而形成了图13所示那样的标识标记10。使标识标记10的形成部分的导电性屏蔽7的厚度从0μm变化至50μm，对与磁场屏蔽效果的关系进行了分析。在导电性屏蔽层7的厚度为0μm时，是标记形成部分的导电性屏蔽层7被完全削去而不存在的状态，该情况下的薄层电阻值为无限大。在导电性屏蔽层7的厚度为50μm时，标记形成部分的导电性屏蔽层7未被切削，该情况下的薄层电阻值为0.006Ω。
表1
如图15以及表1所示，导电性屏蔽层7的标识标记10的形成部分的薄层电阻值低的一方，磁场屏蔽效果变高。在便携设备中所使用的半导体封装1中，要求将900MHz下的磁场屏蔽效果设定为大于等于34dB。因此，优选将导电性屏蔽层7的标识标记10的形成部分的薄层电阻值设定为小于等于0.28Ω。
上述实施方式的半导体封装1，适用于便携电话机和/或便携信息终端等便携通信设备。图16示出了实施方式的便携电话机。图16所示的便携电话机100具有CPU封装101、存储器芯片封装102、音源芯片封装103、电源芯片封装104等。这些IC封装101、102、103、104都为噪音源。通过对这样的IC封装101、102、103、104应用实施方式的半导体封装1，能够抑制便携电话机100通信时的噪音。
虽然说明了几种实施方式，但是这些实施方式仅是作为例子而呈现的，而并不是要限定本发明的范围。事实上，这里描述的新方法也可以以其他各种方式实施，进而，在不脱离本发明的思想的范围，可以对这里描述的方法进行各种省略、置换和变形。所附权利要求及其均等的范围旨在覆盖这样的方式或变形以落入本发明的范围和思想。

Claims (20)

1.一种半导体封装，具备：
插入式基板，其具备具有第一面和第二面的绝缘基材、形成于所述绝缘基材的所述第一面的第一布线层、形成于所述绝缘基材的所述第二面的第二布线层和以贯通所述绝缘基材的方式形成的多个通孔；
外部连接端子，其设置于具有所述第一布线层的所述插入式基板的第一面；
半导体芯片，其搭载于具有所述第二布线层的所述插入式基板的第二面上；
封装树脂层，其以封装所述半导体芯片的方式设置于所述插入式基板的所述第二面上；以及
导电性屏蔽层，其以覆盖所述封装树脂层和所述插入式基板的侧面的至少一部分的方式设置，
其中，所述多个通孔的一部分具有在所述插入式基板的侧面露出并在所述插入式基板的厚度方向被切断的切断面，并且
所述通孔的切断面与所述导电性屏蔽层电连接。
2.根据权利要求1所述的半导体封装，其中，
多个所述通孔的切断面在所述插入式基板的每一边的侧面露出。
3.根据权利要求2所述的半导体封装，其中，
所述多个通孔的切断面的间隔小于等于4mm。
4.根据权利要求1所述的半导体封装，其中，
所述通孔的切断面具有将所述插入式基板的厚度方向的所述通孔的一部分切断而成的形状。
5.根据权利要求1所述的半导体封装，其中，
所述通孔的切断面具有将所述插入式基板的厚度方向的整个所述通孔切断而成的形状。
6.根据权利要求1所述的半导体封装，其中，
所述第一布线层以及所述第二布线层的至少一方具有接地布线，所述切断了的通孔与所述接地布线电连接。
7.根据权利要求1所述的半导体封装，其中，
所述第二布线层具有接地布线，所述接地布线在所述插入式基板的侧面露出，并且与所述导电性屏蔽层电连接。
8.根据权利要求1所述的半导体封装，其中，
所述通孔具有：形成于贯通所述绝缘基材的贯通孔的内面的导体层；以及填充于所述导体层的内侧的中空部的孔填埋材料，
所述通孔的切断面包含所述孔填埋材料的切断面。
9.根据权利要求8所述的半导体封装，其中，
所述孔填埋材料包含导电材料。
10.根据权利要求1所述的半导体封装，其中，
所述导电性屏蔽层包含与构成所述通孔的切断面的导电材料的接触面积电阻率小于等于300mΩ/mm2的导电材料。
11.根据权利要求1所述的半导体封装，其中，
所述导电性屏蔽层包含与一个所述通孔的切断面的接触界面的电阻值小于等于39Ω的导电材料。
12.根据权利要求1所述的半导体封装，其中，
在所述插入式基板的四角未配置所述切断了的通孔。
13.根据权利要求1所述的半导体封装，其中，
所述通孔具有：形成于贯通所述绝缘基材的贯通孔的内面的导体层；填充于所述导体层的内侧的中空部的孔填埋材料；以及与所述导体层和所述第一或第二布线层电连接的连接盘，
所述切断了的通孔的连接盘具有矩形形状。
14.根据权利要求1所述的半导体封装，其中，
所述导电性屏蔽层具有标识标记，所述标识标记通过以所述封装树脂层的表面不露出的方式切削所述导电性屏蔽层的厚度方向的一部分而设置。
15.根据权利要求14所述的半导体封装，其中，
所述标识标记的形成部分具有与所述导电性屏蔽层的其他部分的表面不同的表面粗糙度。
16.一种半导体封装，具备：
插入式基板，其具备具有第一面和第二面的绝缘基材、形成于所述绝缘基材的所述第一面的第一布线层、形成于所述绝缘基材的所述第二面的第二布线层和以贯通所述绝缘基材的方式形成的多个通孔；
外部连接端子，其设置于具有所述第一布线层的所述插入式基板的第一面；
半导体芯片，其搭载于具有所述第二布线层的所述插入式基板的第二面上；
封装树脂层，其以封装所述半导体芯片的方式设置于所述插入式基板的所述第二面上；以及
导电性屏蔽层，其以覆盖所述封装树脂层和所述插入式基板的侧面的至少一部分的方式设置，
其中，所述导电性屏蔽层具有标识标记，所述标识标记通过以所述封装树脂层的表面不露出的方式切削所述导电性屏蔽层的厚度方向的一部分而设置。
17.根据权利要求16所述的半导体封装，其中，
所述标识标记的形成部分具有与所述导电性屏蔽层的其他部分的表面不同的表面粗糙度。
18.根据权利要求16所述的半导体封装，其中，
所述导电性屏蔽层的设置有所述标识标记的部分的薄层电阻值小于等于0.28Ω。
19.一种便携通信设备，具备权利要求1所述的半导体封装。
20.根据权利要求19所述的便携通信设备，其中，
便携通信设备为便携电话机。
CN201110199379.XA 2010-07-15 2011-07-15 半导体封装以及使用其的移动设备 Active CN102339817B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410472071.1A CN104362131B (zh) 2010-07-15 2011-07-15 半导体封装、半导体装置以及便携通信设备

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP160980/2010 2010-07-15
JP2010160980 2010-07-15

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201410472071.1A Division CN104362131B (zh) 2010-07-15 2011-07-15 半导体封装、半导体装置以及便携通信设备

Publications (2)

Publication Number Publication Date
CN102339817A true CN102339817A (zh) 2012-02-01
CN102339817B CN102339817B (zh) 2015-03-25

Family

ID=45467374

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201410472071.1A Active CN104362131B (zh) 2010-07-15 2011-07-15 半导体封装、半导体装置以及便携通信设备
CN201110199379.XA Active CN102339817B (zh) 2010-07-15 2011-07-15 半导体封装以及使用其的移动设备

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201410472071.1A Active CN104362131B (zh) 2010-07-15 2011-07-15 半导体封装、半导体装置以及便携通信设备

Country Status (4)

Country Link
US (2) US9362196B2 (zh)
JP (2) JP5820172B2 (zh)
CN (2) CN104362131B (zh)
TW (2) TWI452666B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104064528A (zh) * 2013-03-22 2014-09-24 株式会社东芝 半导体装置及其制造方法
CN104716114A (zh) * 2013-12-13 2015-06-17 株式会社东芝 半导体装置
CN104716104A (zh) * 2013-12-13 2015-06-17 株式会社东芝 半导体装置以及半导体装置的制造方法
CN104756225A (zh) * 2012-09-20 2015-07-01 斯莱戈科技公司 极薄封装
CN107195596A (zh) * 2016-03-14 2017-09-22 艾马克科技公司 半导体装置
CN107535080A (zh) * 2015-05-14 2018-01-02 株式会社村田制作所 电子电路模块
CN110010582A (zh) * 2015-07-31 2019-07-12 东芝存储器株式会社 半导体装置及其制造方法
CN110010587A (zh) * 2013-12-13 2019-07-12 东芝存储器株式会社 半导体装置的制造方法及半导体装置
CN113973484A (zh) * 2020-07-24 2022-01-25 广州方邦电子股份有限公司 一种屏蔽膜及线路板

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9362196B2 (en) * 2010-07-15 2016-06-07 Kabushiki Kaisha Toshiba Semiconductor package and mobile device using the same
JP2012151326A (ja) 2011-01-20 2012-08-09 Toshiba Corp 半導体装置の製造方法、半導体装置及び電子部品のシールド方法
JP5512566B2 (ja) 2011-01-31 2014-06-04 株式会社東芝 半導体装置
CN103219295B (zh) * 2012-01-20 2015-12-16 环旭电子股份有限公司 适形掩模封装结构及检测方法
JP2013161831A (ja) * 2012-02-01 2013-08-19 Mitsumi Electric Co Ltd 電子モジュール及びその製造方法
JP5703245B2 (ja) 2012-02-28 2015-04-15 株式会社東芝 無線装置、それを備えた情報処理装置および記憶装置
US8766654B2 (en) * 2012-03-27 2014-07-01 Universal Scientific Industrial Co., Ltd. Package structure with conformal shielding and inspection method using the same
JP5710558B2 (ja) 2012-08-24 2015-04-30 株式会社東芝 無線装置、それを備えた情報処理装置及び記憶装置
KR101812085B1 (ko) * 2013-05-02 2017-12-27 후지필름 가부시키가이샤 에칭액 및 에칭액의 키트, 이를 이용한 에칭 방법 및 반도체 기판 제품의 제조 방법
JP5549769B1 (ja) * 2013-08-26 2014-07-16 Ｔｄｋ株式会社 モジュール部品の製造方法
JP5684349B1 (ja) 2013-09-10 2015-03-11 株式会社東芝 半導体装置および半導体装置の検査方法
JP6088964B2 (ja) 2013-12-13 2017-03-01 株式会社東芝 半導体製造装置
JP6199724B2 (ja) 2013-12-13 2017-09-20 東芝メモリ株式会社 半導体装置の製造方法
JP2015115552A (ja) 2013-12-13 2015-06-22 株式会社東芝 半導体装置およびその製造方法
JP6190264B2 (ja) 2013-12-13 2017-08-30 東芝メモリ株式会社 半導体製造装置
JP6418625B2 (ja) * 2013-12-13 2018-11-07 東芝メモリ株式会社 半導体装置の製造方法
KR102245134B1 (ko) * 2014-04-18 2021-04-28 삼성전자 주식회사 반도체 칩을 구비하는 반도체 패키지
WO2015194435A1 (ja) * 2014-06-20 2015-12-23 株式会社村田製作所 回路モジュール及びその製造方法
JP6443458B2 (ja) * 2015-01-30 2018-12-26 株式会社村田製作所 電子回路モジュール
JP2016192445A (ja) 2015-03-30 2016-11-10 株式会社東芝 メモリ装置
US9570406B2 (en) 2015-06-01 2017-02-14 Qorvo Us, Inc. Wafer level fan-out with electromagnetic shielding
CN107924908B (zh) * 2015-07-13 2020-10-23 莱尔德电子材料(深圳)有限公司 具有定制着色的外表面的热管理和/或emi减轻材料
US10535611B2 (en) * 2015-11-20 2020-01-14 Apple Inc. Substrate-less integrated components
JP2017168704A (ja) * 2016-03-17 2017-09-21 東芝メモリ株式会社 半導体装置の製造方法および半導体装置
JP6407186B2 (ja) * 2016-03-23 2018-10-17 Tdk株式会社 電子回路パッケージ
JP6107998B1 (ja) * 2016-03-23 2017-04-05 Tdk株式会社 電子回路パッケージ
JP6741456B2 (ja) * 2016-03-31 2020-08-19 Fdk株式会社 多層回路基板
KR20170127324A (ko) * 2016-05-11 2017-11-21 (주)제이티 반도체소자 캐리어, 이의 제조방법 및 이를 포함하는 소자핸들러
JP6832666B2 (ja) 2016-09-30 2021-02-24 株式会社ディスコ 半導体パッケージの製造方法
JP6800745B2 (ja) 2016-12-28 2020-12-16 株式会社ディスコ 半導体パッケージの製造方法
JP6602324B2 (ja) 2017-01-17 2019-11-06 株式会社東芝 無線装置
JP6815880B2 (ja) 2017-01-25 2021-01-20 株式会社ディスコ 半導体パッケージの製造方法
US9831197B1 (en) * 2017-02-02 2017-11-28 Sigurd Microelectronics Corp. Wafer-level package with metal shielding structure and the manufacturing method thereof
JP6602326B2 (ja) 2017-02-06 2019-11-06 株式会社東芝 無線装置
JP2018170419A (ja) 2017-03-30 2018-11-01 太陽誘電株式会社 電子部品モジュール
JP6689780B2 (ja) * 2017-03-30 2020-04-28 太陽誘電株式会社 電子部品モジュールの製造方法
JP6887326B2 (ja) 2017-06-28 2021-06-16 株式会社ディスコ 半導体パッケージの形成方法
JP6999350B2 (ja) * 2017-10-05 2022-01-18 株式会社ディスコ パッケージ基板の加工方法
JP2019087639A (ja) * 2017-11-07 2019-06-06 住友ベークライト株式会社 電子装置の製造方法
JP2019087638A (ja) * 2017-11-07 2019-06-06 住友ベークライト株式会社 電子装置の製造方法
JP6776280B2 (ja) * 2018-01-10 2020-10-28 株式会社東芝 無線通信モジュール、プリント基板、および製造方法
CN111727502B (zh) * 2018-02-15 2024-07-12 株式会社村田制作所 高频模块
JP7193920B2 (ja) 2018-03-09 2022-12-21 株式会社ディスコ パッケージ基板の加工方法
JP7093210B2 (ja) 2018-03-28 2022-06-29 株式会社ディスコ 板状物の加工方法
US20190318984A1 (en) * 2018-04-17 2019-10-17 STATS ChipPAC Pte. Ltd. Semiconductor Device and Method of Forming Conductive Vias to Have Enhanced Contact to Shielding Layer
KR102240705B1 (ko) * 2018-10-11 2021-04-15 삼성전기주식회사 전자 부품
US12016165B2 (en) 2018-11-21 2024-06-18 Tatsuta Electric Wire & Cable Co., Ltd. Shield package
KR102652484B1 (ko) * 2019-08-20 2024-03-29 삼성디스플레이 주식회사 전자 장치 및 이의 제조 방법
US11139224B2 (en) * 2019-12-05 2021-10-05 Qualcomm Incorporated Package comprising a substrate having a via wall configured as a shield
US12381160B2 (en) * 2020-03-19 2025-08-05 Intel Corporation Memory device package with noise shielding
US11605598B2 (en) 2020-04-17 2023-03-14 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
WO2021234969A1 (ja) * 2020-05-22 2021-11-25 三菱電機株式会社 半導体装置、半導体装置の製造方法
CN112563247B (zh) * 2021-02-24 2022-04-22 甬矽电子(宁波)股份有限公司 一种电磁屏蔽封装结构和电磁屏蔽封装方法
US12132010B2 (en) * 2021-04-08 2024-10-29 GM Global Technology Operations LLC Metal-coated, polymer-encapsulated electronics modules and methods for making the same
US20240155769A1 (en) * 2022-11-08 2024-05-09 Ricoh Company, Ltd. Method for forming functional layer, method for manufacturing electronic component, and electronic component including functional layer

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5886876A (en) * 1995-12-13 1999-03-23 Oki Electric Industry Co., Ltd. Surface-mounted semiconductor package and its manufacturing method
US20030116836A1 (en) * 2001-12-21 2003-06-26 Siliconware Precision Industries Co., Ltd. Semiconductor package with enhanced electrical and thermal performance and method for fabricating the same
US20050013082A1 (en) * 2002-12-24 2005-01-20 Eiji Kawamoto Electronic component-built-in module
US20060148317A1 (en) * 2005-01-05 2006-07-06 Sadakazu Akaike Semiconductor device
JP2009218484A (ja) * 2008-03-12 2009-09-24 Tdk Corp 電子モジュール、および電子モジュールの製造方法
US20090256244A1 (en) * 2008-02-05 2009-10-15 Kuo-Hsien Liao Semiconductor device packages with electromagnetic interference shielding
US20100020518A1 (en) * 2008-07-28 2010-01-28 Anadigics, Inc. RF shielding arrangement for semiconductor packages

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5047898A (en) * 1989-11-13 1991-09-10 International Business Machines Corporation Deflectable contact for providing positive surface contact for shielding electromagnetic interference
JPH09223761A (ja) 1996-02-15 1997-08-26 Nitto Denko Corp 半導体装置およびその製造方法
JPH10284873A (ja) 1997-04-04 1998-10-23 Hitachi Ltd 半導体集積回路装置およびｉｃカードならびにその製造に用いるリードフレーム
JP3406817B2 (ja) * 1997-11-28 2003-05-19 株式会社東芝 金属層へのマーク付け方法および半導体装置
JP2002353349A (ja) 2001-05-24 2002-12-06 Kyocera Corp 電子部品収納用パッケージの蓋体およびこれを用いた電子部品収納用パッケージ
JP2003115578A (ja) * 2001-10-05 2003-04-18 Canon Inc 不揮発固体磁気メモリ装置、該不揮発固体磁気メモリ装置の製造方法およびマルチ・チップ・パッケージ
JP2004297554A (ja) 2003-03-27 2004-10-21 Seiko Epson Corp 圧電発振器及び圧電発振器を利用した携帯電話装置および圧電発振器を利用した電子機器
US7167375B2 (en) * 2004-01-16 2007-01-23 Motorola, Inc. Populated printed wiring board and method of manufacture
TWI236768B (en) * 2004-10-21 2005-07-21 Chipmos Technologies Inc Low noise multi chip image sensor package
JP2006278805A (ja) * 2005-03-30 2006-10-12 Elpida Memory Inc 半導体装置
JP4619209B2 (ja) * 2005-06-28 2011-01-26 パナソニック株式会社 半導体素子実装方法および半導体素子実装装置
JP2007134493A (ja) * 2005-11-10 2007-05-31 Fujifilm Corp 半導体素子のパッケージ
US7569811B2 (en) * 2006-01-13 2009-08-04 Ionics Mass Spectrometry Group Inc. Concentrating mass spectrometer ion guide, spectrometer and method
TWI334215B (en) * 2007-01-26 2010-12-01 Advanced Semiconductor Eng Semiconductor package having electromagnetic shielding cap
TWI337399B (en) * 2007-01-26 2011-02-11 Advanced Semiconductor Eng Semiconductor package for electromagnetic shielding
TWI349357B (en) * 2007-05-30 2011-09-21 Advanced Semiconductor Eng Emi shielded semiconductor package and method for manufacturing the same
JP2009033114A (ja) * 2007-06-29 2009-02-12 Tdk Corp 電子モジュール、及び電子モジュールの製造方法
US20090002967A1 (en) * 2007-06-29 2009-01-01 Tdk Corporation Electronic module and fabrication method thereof
US8212339B2 (en) * 2008-02-05 2012-07-03 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
JP5324191B2 (ja) 2008-11-07 2013-10-23 ルネサスエレクトロニクス株式会社 半導体装置
JP2010153607A (ja) * 2008-12-25 2010-07-08 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US20100207257A1 (en) * 2009-02-17 2010-08-19 Advanced Semiconductor Engineering, Inc. Semiconductor package and manufacturing method thereof
JP2010197758A (ja) * 2009-02-25 2010-09-09 Seiko Epson Corp 画像形成装置および潜像担持体ユニット
US8212340B2 (en) * 2009-07-13 2012-07-03 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US8378466B2 (en) * 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
US8368185B2 (en) * 2009-11-19 2013-02-05 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8030750B2 (en) * 2009-11-19 2011-10-04 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
JP2011124413A (ja) 2009-12-11 2011-06-23 Murata Mfg Co Ltd 電子部品モジュールの製造方法及び電子部品モジュール
US9362196B2 (en) * 2010-07-15 2016-06-07 Kabushiki Kaisha Toshiba Semiconductor package and mobile device using the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5886876A (en) * 1995-12-13 1999-03-23 Oki Electric Industry Co., Ltd. Surface-mounted semiconductor package and its manufacturing method
US20030116836A1 (en) * 2001-12-21 2003-06-26 Siliconware Precision Industries Co., Ltd. Semiconductor package with enhanced electrical and thermal performance and method for fabricating the same
US20050013082A1 (en) * 2002-12-24 2005-01-20 Eiji Kawamoto Electronic component-built-in module
US20060148317A1 (en) * 2005-01-05 2006-07-06 Sadakazu Akaike Semiconductor device
US20090256244A1 (en) * 2008-02-05 2009-10-15 Kuo-Hsien Liao Semiconductor device packages with electromagnetic interference shielding
JP2009218484A (ja) * 2008-03-12 2009-09-24 Tdk Corp 電子モジュール、および電子モジュールの製造方法
US20100020518A1 (en) * 2008-07-28 2010-01-28 Anadigics, Inc. RF shielding arrangement for semiconductor packages

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104756225A (zh) * 2012-09-20 2015-07-01 斯莱戈科技公司 极薄封装
CN104064528B (zh) * 2013-03-22 2017-06-09 株式会社东芝 半导体装置及其制造方法
CN104064528A (zh) * 2013-03-22 2014-09-24 株式会社东芝 半导体装置及其制造方法
CN104716104B (zh) * 2013-12-13 2018-01-16 东芝存储器株式会社 半导体装置以及半导体装置的制造方法
CN104716114A (zh) * 2013-12-13 2015-06-17 株式会社东芝 半导体装置
CN104716104A (zh) * 2013-12-13 2015-06-17 株式会社东芝 半导体装置以及半导体装置的制造方法
CN110010587A (zh) * 2013-12-13 2019-07-12 东芝存储器株式会社 半导体装置的制造方法及半导体装置
TWI612860B (zh) * 2015-05-14 2018-01-21 村田製作所股份有限公司 電子電路模組
CN107535080A (zh) * 2015-05-14 2018-01-02 株式会社村田制作所 电子电路模块
CN107535080B (zh) * 2015-05-14 2019-08-06 株式会社村田制作所 电子电路模块
CN110010582A (zh) * 2015-07-31 2019-07-12 东芝存储器株式会社 半导体装置及其制造方法
CN110010582B (zh) * 2015-07-31 2023-06-27 铠侠股份有限公司 半导体装置及其制造方法
CN107195596A (zh) * 2016-03-14 2017-09-22 艾马克科技公司 半导体装置
CN107195596B (zh) * 2016-03-14 2023-06-23 艾马克科技公司 半导体装置
US11923280B2 (en) 2016-03-14 2024-03-05 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device and manufacturing method thereof
CN113973484A (zh) * 2020-07-24 2022-01-25 广州方邦电子股份有限公司 一种屏蔽膜及线路板
CN113973484B (zh) * 2020-07-24 2025-07-25 广州方邦电子股份有限公司 一种屏蔽膜及线路板

Also Published As

Publication number Publication date
CN104362131B (zh) 2018-08-28
JP2015233164A (ja) 2015-12-24
JP6412844B2 (ja) 2018-10-24
TWI452666B (zh) 2014-09-11
US9362196B2 (en) 2016-06-07
US20120015687A1 (en) 2012-01-19
CN102339817B (zh) 2015-03-25
US20160276290A1 (en) 2016-09-22
JP5820172B2 (ja) 2015-11-24
TWI538151B (zh) 2016-06-11
TW201438180A (zh) 2014-10-01
TW201214651A (en) 2012-04-01
JP2012039104A (ja) 2012-02-23
US9721905B2 (en) 2017-08-01
CN104362131A (zh) 2015-02-18

Similar Documents

Publication Publication Date Title
CN102339817B (zh) 半导体封装以及使用其的移动设备
JP5512566B2 (ja) 半導体装置
CN104716104B (zh) 半导体装置以及半导体装置的制造方法
CN100401503C (zh) 半导体装置及其制造方法
US20040136123A1 (en) Circuit devices and method for manufacturing the same
TWI528625B (zh) 具有波導管天線之半導體封裝件及其製造方法
KR101046250B1 (ko) 반도체 패키지의 전자파 차폐장치
JP7046723B2 (ja) 無線モジュールおよびその製造方法並びに電子装置
CN103311226A (zh) 半导体装置及其制造方法
KR100645755B1 (ko) 반도체 패키지 및 그 제조방법
US9793241B2 (en) Printed wiring board
JP2012160576A (ja) 半導体装置およびその製造方法
JP5779265B2 (ja) 半導体装置
JP5726553B2 (ja) 半導体装置の製造方法および半導体装置
JP2015084456A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20170728

Address after: Tokyo, Japan

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Patentee before: Toshiba Corp.

TR01 Transfer of patent right
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Patentee before: Japanese businessman Panjaya Co.,Ltd.

Address after: Tokyo, Japan

Patentee after: Kaixia Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: TOSHIBA MEMORY Corp.

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20211013

Address after: Tokyo, Japan

Patentee after: Japanese businessman Panjaya Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: TOSHIBA MEMORY Corp.

TR01 Transfer of patent right