CN102315165A - 边缘电场型液晶显示器阵列基板及其制作方法 - Google Patents

Abstract

一种边缘电场型液晶显示器阵列基板及其制作方法。边缘电场型液晶显示器阵列基板的栅极、栅极线和共同电极位于基板上同一层，且在同一光蚀刻制程中被图案化。

Description

边缘电场型液晶显示器阵列基板及其制作方法

技术领域

本发明是关于一种边缘电场(Fringe Field Switching，以下简称FFS)型液晶显示器阵列基板及其制作方法，更特别地，关于该边缘电场型液晶显示器阵列基板的栅极、栅极线和共同电极位于同一层，且在同一光蚀刻制程中被图案化。 

背景技术

基于施加给液晶分子的电场的方向，液晶显示面板可大概分为垂直电场型液晶显示面板和水平电场型液晶显示面板。 

在水平电场型液晶显示面板中，液晶分子被共通电极和画素电极之间的水平电场所驱动，因为共通电极和画素电极平行排布于基板的同一水平面上，，因此水平电场型的液晶显示面板如常见的面内旋转(in-plane switching，以下简称IPS)型液晶显示面板，IPS型液晶显示面板的优点在于它的广视角，但同时也伴随这低开口率和低穿透率的缺陷。 

为了改善IPS型液晶显示面板的开口率，产生了一种边缘电场(fringe field switching，以下简称FFS)型液晶显示面板，这种显示器液晶分子被画素电极和共通电极产生的边缘电场所控制，其中这些画素电极可以位于共通电极之上，也可位于共通电极之下，并且两者中任意一种电极包含多数狭缝和条状电极用以产生边缘电场。 

在FFS型液晶显示面板中，画素电极和共通电极均设置在下基板上且为同样的材质，比如说氧化铟硒(indium tin oxide，以下简称ITO)，并且共通电极和画素电极之间的间距小于上下两基板之间的间距。此外，画素电极或者共通电极的条状电极具有一个合适的宽度使得条状电极上的液晶分子都能被驱动。因为画素电极和共通电极的材 质均为透明导电材质，都是光可穿透的，这种FFS型的液晶显示面板可以比IPS型液晶显示面板得到更好的开口率和穿透率。 

但是，因为制作这种FFS型液晶显示器阵列基板需要六道光蚀刻制程，因此传统的制作方式相对复杂而且成本较高。 

发明内容

本发明提供了一种制作FFS型液晶显示器阵列基板的方法。这中方法包含如下步骤，提供一基板，通过第一光蚀刻制程形成多数栅极线，多数栅极和共通电极于基板上。该第一光蚀刻制程包含形成第一导电层于该基板上，形成一图案化光阻覆盖在第一导电层上；去除未被图案化光阻覆盖的第一导电层以形成栅极线和栅极；再形成一第一透明导电层于基板上覆盖栅极、栅极线和图案化光阻，然后去除图案化光阻和覆盖再光阻上的透明导电层从而形成共通电极于基板上。然后，形成一栅极绝缘层覆盖于基板上，接着形成一半导体层覆盖在绝缘层上，并通过第二光蚀刻制程图案化。接着再形成多数数据线、多数源极和多数汲极覆盖再半导体层和栅极绝缘层上，并通过第三道光蚀刻制程图案化。然后又形成一钝化层覆盖栅极绝缘层、数据线、源漏极上，并通过第四光蚀刻制程图案化，其中该钝化层含有多数第一接触孔，接触孔至少部分曝露源极。最后，形成多数电极于钝化层上，其中每一画素电极都通过第一接触孔电性连接上述的汲极。 

本发明还提供了一种FFS型液晶显示器阵列基板，这种阵列基板包含： 

一基板，一栅极线位于该基板之上，一数据线位于该基板之上和一薄膜晶体管位于该基板上。其中该薄膜晶体管包含一栅极电性连接该栅极线，一栅极绝缘层位于栅极之上，一半导体层位于栅极绝缘层上，一源极和一汲极位于半导体层之上，其中该源极电性连接该数据线，一共通电极位于基板和栅极绝缘层之间，其中该共通电极、该栅 极和该栅极线三者共平面。一钝化层位于该栅极绝缘层上，其中该钝化层含有一第一接触孔，该第一接触孔至少部分曝露该汲极。一画素电极位于钝化层之上，其中画素电极通过第一接触孔电性连接汲极。 

为让本发明的的内容让习之技艺者更明显易懂，下文特举实施例，并配合所附图式作详细说明。 

附图说明

图1A是第一道光蚀刻制程第一步骤示意图 

图1B是第一道光蚀刻制程第二步骤示意图 

图1C是第一道光蚀刻制程第三步骤示意图 

图2A第一道光蚀刻制程后正视示意图 

图2B第一道光蚀刻制程后剖视示意图 

图3A第二道光蚀刻制程后正视示意图 

图3B第二道光蚀刻制程后剖视示意图 

图4A第三道光蚀刻制程后正视示意图 

图4B第三道光蚀刻制程后剖视示意图 

图5A第四道光蚀刻制程后正视示意图 

图5B第四道光蚀刻制程后剖视示意图 

图6A第五道光蚀刻制程后正视示意图 

图6B第五道光蚀刻制程后剖视示意图 

具体实施方式

为让本发明更明显易懂，下文特举较佳实施例详细介绍。本发明之较佳实施例均配以对应的图示标号。另外，说明书中如“第一”和“第二”等用语是来区分不同的元件或制程，而非用以限制其顺序。 

请参照图1-6，其中图一包含图1A-1C三幅剖视图，图2、图3A、图4A、图5A和图6均为俯视图，图2B、图3B、图4B、图5B和图 6B分布为沿剖面线I-I’、II-II’，、II-III’和IV-IV’的剖视图。如图1A所示，提供一基板(下基板)10，该基板10为透明基板，如玻璃基板、塑胶基板、石英基板，但不限于此。然后，一第一光蚀刻制程包含如下步骤，首先，形成第一导电层12于基板10之上，该第一导电层材质为导电材料，如金属铝、铜、钼，但不限于此。更好的，第一导电层12也可以为多层结构，如钼铝钼结构，钼铝结构或者多层铝结构，但不限于此。然后，形成一图案化光阻14层于第一导电层12之上并部分覆盖，其中部分覆盖的图案化光阻14是用来形成栅极线、栅极、栅极底层电极和共通电极线。在本实施例中，图案化光阻14通过光罩(也可以是分划板)采用曝光制程形成的(未绘示)。如图1B所示，第一导电层12未被图案化光阻14覆盖的部分则被去除，比如说通过蚀刻，形成了多数条栅极线(未在图1A中绘示)，多数栅极12G，多数栅极连接垫底层电极12P(未在图1A中绘示)，以及共通电极线(未在图1A中绘示)形成在基板10上。每一栅极连接垫底层电极(未在图1A中绘示)连接相应的栅极线的末端。在最佳实施例中，第一导电层12是通过控制蚀刻参数使得栅极线宽度小于图案化光阻14的宽度，每一栅极12G的宽度小于图案化光阻14的宽度，每一栅极连接垫底层电极的宽度小于图案化光阻14的宽度。如图1B所示，栅极12G的宽度未W1小于图案化光阻14的宽度W2。控制蚀刻的参数用于形成栅极线的宽度和栅极的宽度，这些蚀刻的参数可以为蚀刻时间、制程温度和制程压力，但不限于此。 

形成栅极线、栅极12G、栅极连接垫底层电极和共通电极线之后，如图1C所示，再沉积一层透明导电层16覆盖基板10和图案化光阻14。该第一透明导电层16材质为任何适合透明导电的材料，比如说ITO或者氧化铟锌(indium zinc oxide，以下简称IZO)，但不限于此。如图2A和图2B所示，图案化光阻14和覆盖再图案化光阻上的一透明导电层都被从基板10上的共通电极16上一起被剥离。从而可以看 到共通电极16C被之前形成栅极线GL、栅极12G、栅极连接垫底层电极12P和共通电极线CL的光阻层14图案化了，因此，共通电极16C的图案化没有增加额外的光蚀刻制程。所以，共通电极16C、栅极12G、栅极线GL、栅极连接垫底层电极12P和共通电极线CL共平面，也就是说共通电极16C、栅极12G、栅极线GL、栅极连接垫底层电极12P和共通电极线CL再同一层上。同时，因为每一栅极线GL的宽度小于覆盖其上的图案化光阻14的宽度，每一栅极线GL的宽度小于覆盖其上的图案化光阻14的宽度，每一栅极连接垫底层电极12P的宽度小于覆盖其上的图案化光阻14的宽度，每一共通电极线CL的宽度小于覆盖其上的图案化光阻14的宽度，共通电极线16C和栅极线GL之间的间距S，共通电极16C和栅极12G的间距S，共通电极16C和栅极连接垫底层电极12P之间的间距S，以及共通电极16C和共通电极线CL之间的间距S均是通过一起保持的，如此则可保证共通电极能够被彻底和栅极线、栅极电极、栅极连接垫底层电极以及共通电极线保持绝缘。再本实施例中，上述所有的这些间距S的最好区间在0.2微米到2微米之间，但不限于此。 

如图3A和图3B所示，栅极绝缘层18(图3A中未绘示)被形成覆盖在基板10、栅极线GL、栅极12G、栅极连接垫底层电极12P、共通电极线CL和共通电极16C之上。栅极绝缘层18材质为电介质，比如氧化硅、氮化硅或者氮氧化硅，但不限于此。然后，通过第二光蚀刻制程形成半导体层20在栅极绝缘层18之上，该半导体层20沉积在对应的栅极12G上作为通道层。必须注意的是为了提升开光性能，将会在下一制程中形成欧姆接触层在半导体层和源/汲极之间。该欧姆接触层22能够选择性的形成在半导体层20上然后再通过第二光蚀刻制程沿着半导体层图案化。该半导体层20和欧姆接触层22均为半导体材质比如说非晶硅，但不限于此。欧姆接触层22则是被重度参杂，而半导体层20则只是轻度参杂，比如说，欧姆接触层22可 以被重度参杂氮离子。 

如图4A和图4B所示，一第二导电层24被形成在栅极绝缘层18、半导体层20和欧姆接触层22上。该第二导电层24材质为导体，比如说为金属铝、铜、钼，但不限于此。在较好的实施例中，例如，该导电材质可以是多层结构，比如钼铝钼结构，钼铝结构或者是多层铝结构，但不限于此。然后，通过第三光蚀刻制程将第二导电层24图案化形成多数条数据线DL、多数个源极24S、多数个汲极24D以及多数个数据线连接垫底层电极24P在栅极绝缘层18上。该数据线DL被垂直于栅极线GL布置，形成多数个子画素区间。每一个源极24S和对应的汲极24D至少部分覆盖半导体层的两个对边，从而和对应的栅极12G形成一个薄膜晶体管(thin film transistor，以下简称TFT)。每一个数据线连接垫底层电极24P连接对应的数据线DL的末端。在第三道光蚀刻制程中，欧姆接触层22被再次的图案化，因为沉积在对应的源极24S和汲极24D欧姆位置处，也就是说欧姆接触层22是位于半导体层20和源极24S之间以及位于半导体层20和汲极24D之间，从而在半导体层20和源极24S/汲极24D之间形成一个欧姆接触。 

如图5A和图5B所示，一钝化层26形成在栅极绝缘层18、数据线DL、源极24S、汲极24D、欧姆接触层22和数据线连接垫底层电极24P之上。该钝化层26为无机材质，比如说氮化硅，或者是有机材料，比如说丙烯酸脂。然后通过第四道光蚀刻制程图案化该钝化层，形成多数的第一接触孔261，多数的第二接触孔262，多数的第三接触孔263、多数的第四接触孔264以及多数的第五接触孔265.每一第一接触孔261穿透钝化层26且至少部分曝露对应的汲极。每一第二接触孔262穿透钝化层26和栅极绝缘层18且至少部分曝露对应的栅极连接垫底层电极12P。每一第三接触孔263穿透钝化层26且至少部分曝露对应的数据线连接垫底层电极24P。每一第四接触孔264穿 透钝化层26和栅极绝缘层18且至少部分曝露对应的共通电极电极16C。每一第五接触孔265穿透钝化层26和栅极绝缘层18且至少部分曝露对应的共通电极线CL。 

如图6A和图6B所示，第二透明导电层28形成在钝化层26之上，第二透明导电层28材质为任何透明适合导电的材质，比如说ITO或者IZO，但不限于此。然后，通过第五道光蚀刻制程图案化该第二透明导电层28从而形成多数的画素电极28P、多数的栅极连接垫顶层电极28G、多数的数据线连接垫顶层电极28D以及连接线28C，均位于钝化层之上。画素电极28P和连接线28C为同样的透明导电材质。每一画素电极位于对应的子画素区域内，每一画素电极28P通过对应的第一接触孔261电性连接对应的汲极24D。此外，每一画素电极28P包含多数条状电极28L平行排布并电性连在一起，多数狭缝间隔排布在条状电极28L之间，也就是说画素电极形成一个梳状的形状。该画素电极28P位于共通电极16C之上，每一画素电极28P包含条状电极28L和狭缝28S。每一栅极连接垫顶层电极28G通过第二接触孔262电性连接对应的栅极连接垫底层电极12P，从而栅极信号可以通过栅极连接垫顶层电极提供。每一数据线连接垫顶层电极28D通过第三接触孔263电性连接对应的数据线连接垫底层电极24P，从而数据信号可以通过数据线连接垫顶层电极提供。连接线28C通过第四接触孔264电性连接对应共通电极16C同时通过第五接触孔265电性连接共通电极线CL，这样，共通电极16C和共通电极线CL通过连接线28C电性连接在一起，共通电极信号就可以通过连接线28C提供了。 

请再次参照图6A和图6B，图6A和图6B绘示了本发明的FFS型液晶显示面板之阵列基板，图6B为沿剖面线I-I’，II-II’，III-III’和IV-IV’的剖视图。如图6A和图6B所示，FFS型液晶显示面板之阵列基板包含一基板10，一栅极线GL位于该基板之上，一数据线DL位 于该基板10之上，一栅极连接垫底层电极12P电性连接栅极线GL的末端，一薄膜晶体管位于该基板上，其中该薄膜晶体管包含一栅极12G电性连接该栅极线GL，一栅极绝缘层18位于栅极12G之上；一半导体层20位于栅极绝缘层18上，一源极24S和一汲极24D位于半导体层20之上，其中该源极24S电性连接该数据线DL。该FFS型液晶显示面板之阵列基板更包含一共通电极16C和共通电极线CL位于基板10和栅极绝缘层18之间，其中共通电极线CL、栅极12G和该栅极线GL以及栅极连接垫底层电极12P共平面。特别地，共通电极16C、栅极线GL、栅极12G、共通电极线CL和栅极连接垫底层电极12P位于同一层。栅极线GL和共通电极16C之间的间距S，栅极12G和共通电极16C之间的间距S，共通电极线CL和共通电极16C之间的间距S，在本实施例中，该间距S的区间为0.2微米道2微米之间，但不限于此。该FFS型液晶显示面板之阵列基板包含一数据线连接垫底层电极电性连接数据线DL的末端。源极24S和汲极24D为同一材质。一钝化层26位于栅极绝缘层18上，且钝化层26包含第一接触孔261至少部分曝露汲极24D，第二接触孔262部分曝露栅极连接垫底层电极12P，第三接触孔263部分曝露数据线连接垫底层电极24P，第四接触孔264部分曝露共通电极16C，第五接触孔部分曝露共通电极线CL。该FFS型液晶显示面板之阵列基板更包含一画素电极28P位于钝化层之上，一连接线28C、一栅极连接垫顶层电极28G和数据线连接垫28D均为相同透明导电材质。其中画素电极28P通过第一接触孔261电性连接汲极24D。每一画素电极28P包含多数条状电极28L平行排布并电性连在一起，多数狭缝间隔排布在条状电极28L之间，也就是说画素电极形成一个梳状的形状。该画素电极28P位于共通电极16C之上，每一画素电极28P包含条状电极28L和狭缝28S。每一栅极连接垫顶层电极28G通过第二接触孔262电性连接对应的栅极连接垫底层电极12P。每一数据线连接垫顶 层电极28D通过第三接触孔263电性连接对应的数据线连接垫底层电极24P。连接线28C通过第四接触孔264电性连接对应共通电极16C同时通过第五接触孔265电性连接共通电极线CL。 

总之，本发明通过同一道光蚀刻制程形成栅极线、栅极、和共通电极，而且简化了FFS型液晶显示面板之阵列基板制程和降低成本。本领域的普通技术人员应当理解，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。 

Claims (19)

1.一种制作边缘电场型液晶显示器阵列基板的方法，包括如下步骤：

提供一基板；

通过第一光蚀刻制程形成多数栅极线，多数栅极和一共同电极于该基板之上，该第一光蚀刻制程包含：

形成一第一导电层于该基板上，再形成一图案化光阻于该第一导电层之上；

去除未被该光罩阻遮盖的导电层部分形成栅极线和栅极于该基板之上；

形成一第一透明导体层覆盖整个基板和图案化光阻；

去除该图案化光阻以及覆盖在该图案化光阻的第一透明导体层以形成共通电极；

形成一栅极绝缘层覆盖该基板，该栅极线，栅极以及该共通电极；

形成一半导体层于该栅极绝缘层之上，并采用第二光蚀刻制程图案化；

形成多数数据线，多数源极和多数汲极于该栅极绝缘层和半导体层，并通过第三光蚀刻制程图案化；

形成一钝化层于该栅极绝缘层、数据线、源极和汲极之上，并通过第四光蚀刻制程图案化，使得该钝化层上包含多数第一接触孔，该第一接触孔至少部分曝漏该每一汲极；

形成多数画素电极于钝化层上，通过第五光蚀刻制程图案化，其中每一画素电极透过该接触孔电性连接该对应的汲极。

2.如权利要求1所述之边缘电场液晶显示器阵列基板制作方法，其中该第一导体层在第一光蚀刻制程中被过蚀刻以至于每一栅极线的宽度小于覆盖在栅极线上的每一图案化光阻的宽度。

3.如权利要求1所述之边缘电场液晶显示器阵列基板制作方法，其中每一画素电极包含多数平行布置的条状电极且该些条状电极电性连接在一起，多数狭缝间隔分布于该条状电极之间。

4.如权利要求1所述之边缘电场液晶显示器阵列基板制作方法，其中每一个栅极线包含一个栅极连接垫底层电极，每一数据线包含一个数据线连接垫底层电极，该钝化层更包含多数第二接触孔，多数第三接触孔和多数第四接触孔，每一第二接触孔部分曝露对应的栅极连接垫底层电极，每一第三接触孔部分曝露对应的数据线连接垫底层电极，每一第四接触孔部分曝露共通电极。

5.如权利要求4所述之边缘电场液晶显示器阵列基板制作方法，更包含通过第五光蚀刻制程形成多数栅极连接垫顶层电极，其中每一栅极连接垫顶层电极电性连接对应的栅极连接垫底层电极，其中每一数据线连接垫顶层电极通过第三接触孔电性连接对应的数据线连接垫底层电极.

6.如权利要求1所述之边缘电场液晶显示器阵列基板制作方法，更包含通过第一光蚀刻制程形成的共通电极线。

7.如权利要求6所述之边缘电场液晶显示器阵列基板制作方法，其中钝化层和栅极绝缘层更包含第五接触孔，每一第五接触孔部分曝露该共通电极线。

8.如权利要求7所述之边缘电场液晶显示器阵列基板制作方法，更包含通过第五光蚀刻制程形成的连接线，其中该连接线通过第四接触孔电性连接共通电极，通过第五接触孔电性连接共通电极线。

9.如权利要求1所述之边缘电场液晶显示器阵列基板制作方法，其中一宽度范围从0.2微米到2微米的间隔位于栅极线和共通电极之间，一宽度范围从0.2微米到2微米的间隔位于栅极和共通电极之间。

10.一种边缘电场型液晶显示器阵列基板，其包含：

一基板；

一栅极线位于该基板之上；

一数据线位于该基板之上；

一薄膜晶体管位于该基板上，其中该薄膜晶体管包含：

一栅极电性连接该栅极线；

一栅极绝缘层位于栅极之上；

一半导体层位于栅极绝缘层上；

一源极和一汲极位于半导体层之上，其中该源极电性连接该数据线；

一共通电极位于基板和栅极绝缘层之间，其中该共通电极、该栅极和该栅极线三者共平面；

一钝化层位于该栅极绝缘层上，其中该钝化层含有一第一接触孔，该第一接触孔至少部分曝露该汲极；

一画素电极位于钝化层之上，其中画素电极通过第一接触孔电性连接汲极。

11.如权利要求10所述之边缘电场液晶显示器阵列基板，其中画素电极包含多数条电性相连平行排布的条状电极，多数狭缝间隔分布于该条状电极之间。

12.如权利要求10所述之边缘电场液晶显示器阵列基板，更包含一栅极连接垫底层电极电性连接该栅极线，一数据线连接垫底层电极连接该数据线，其中该钝化层更包含一第二接触孔以曝露该栅极底层电极，一第三接触孔曝露该数据线连接垫底层电极。

13.如权利要求12所述之边缘电场液晶显示器阵列基板，更包含一栅极连接垫顶层电极和数据线连接垫顶层电极，其中栅极连接垫顶层电极通过第二接触孔电性连接该栅极连接垫底层电极，该数据线连接垫顶层电极通过第三接触孔电性连接该数据线连接垫底层电极。

14.如权利要求13所述之边缘电场液晶显示器阵列基板，其中该栅极连接垫顶层电极、数据线连接垫顶层电极和画素电极为相同的透明导体材质。

15.如权利要求10所述之边缘电场液晶显示器阵列基板，更包含一共通电极线位于基板之上。

16.如权利要求15所述之边缘电场液晶显示器阵列基板，其中该钝化层和栅极绝缘层含有第四接触孔，钝化层还含有第五接触孔，该第四接触孔部分曝露该共通电极，该第五接触孔部分曝露共通电极线。

17.如权利要求16所述之边缘电场液晶显示器阵列基板，更包含一连接线，该连接线通过第四接触孔电性连接该共通电极，通过第五接触孔电性连接该共通电极线。

18.如权利要求15所述之边缘电场液晶显示器阵列基板，其中共通电极线和栅极以及栅极线均为同一透明导电材质。

19.如权利要求10所述之边缘电场液晶显示器阵列基板，其中一宽度范围从0.2微米到2微米的间隔位于栅极线和共通电极之间，一宽度范围从0.2微米到2微米的间隔位于栅极和共通电极之间。

Images