[go: up one dir, main page]

CN102269900B - Tft阵列基板及其制造方法 - Google Patents

Tft阵列基板及其制造方法 Download PDF

Info

Publication number
CN102269900B
CN102269900B CN2010101970736A CN201010197073A CN102269900B CN 102269900 B CN102269900 B CN 102269900B CN 2010101970736 A CN2010101970736 A CN 2010101970736A CN 201010197073 A CN201010197073 A CN 201010197073A CN 102269900 B CN102269900 B CN 102269900B
Authority
CN
China
Prior art keywords
gate
light
thin film
substrate
shielding layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2010101970736A
Other languages
English (en)
Other versions
CN102269900A (zh
Inventor
刘翔
刘圣烈
薛建设
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing BOE Optoelectronics Technology Co Ltd filed Critical Beijing BOE Optoelectronics Technology Co Ltd
Priority to CN2010101970736A priority Critical patent/CN102269900B/zh
Priority to US13/150,376 priority patent/US8842231B2/en
Publication of CN102269900A publication Critical patent/CN102269900A/zh
Application granted granted Critical
Publication of CN102269900B publication Critical patent/CN102269900B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element

Landscapes

  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明实施例公开了一种TFT阵列基板及其制造方法，所述TFT阵列基板包括基板，以及在基板上形成的栅极扫描线、数据扫描线、像素电极和薄膜晶体管，所述薄膜晶体管的栅极与栅极扫描线相连、源极与数据扫描线相连、漏极与像素电极相连；在所述基板上形成有与所述薄膜晶体管、数据扫描线对应的遮光层。本发明适用于TFT阵列基板的制造。

Description

TFT阵列基板及其制造方法
技术领域
本发明涉及薄膜晶体管液晶显示器技术领域，特别涉及一种TFT阵列基板及其制造方法。
背景技术
目前，薄膜晶体管液晶显示器(Thin Film Transistor Liquid CrystalDisplay，TFT-LCD)以其显示品质优良、制造成本相对较低、功耗低和无辐射的特点，在当前的平板显示器市场中占据了主导地位，其显示品质也随着制造工艺技术的进步而得到不断的提高。
TFT-LCD一般由液晶面板、驱动电路及背光源组成，其中液晶面板是TFT-LCD中最重要的部分，它是在两块玻璃基板之间注入液晶，四周用封框胶封上，在两块玻璃基板上分别贴敷偏振方向相互垂直的偏振片而构成。其中，上面的玻璃基板为彩膜基板，下面的玻璃基板为TFT阵列基板，所述TFT阵列基板上面制备有大量矩阵式排列的薄膜晶体管以及一些周边电路。
通常，彩膜基板上形成有黑矩阵，该黑矩阵的材料为不透明的金属膜，例如：铬，该金属膜对光具有反射性。背光源的光经过TFT阵列时，有一部分光照射在所述不透明的金属膜上，发生反射后有很大一部分反射光会照射到TFT导电沟道处的半导体层。半导体层是一种光敏材料，当遇到光照射时会产生暗电流，该暗电流会增加TFT关态电流，进而减少像素电荷的保持时间，影响TFT-LCD灰度等级的变化，严重时会使显示图像发生闪烁。
发明内容
本发明的实施例提供一种TFT阵列基板及其制造方法，能够避免光照射至半导体层而产生暗电流。
本发明实施例采用的技术方案为：
一种TFT阵列基板，包括基板，以及在基板上形成的栅极扫描线、数据扫描线、像素电极和薄膜晶体管，所述薄膜晶体管的栅极与栅极扫描线相连、源极与数据扫描线相连、漏极与像素电极相连；在所述基板上形成有与所述薄膜晶体管、数据扫描线对应的遮光层。
一种TFT阵列基板的制造方法，包括：
在基板上形成遮光层；
在形成遮光层的基板上沉积第一绝缘层；
在所述第一绝缘层上形成有源薄膜图案；
在形成有源薄膜图案的基板上形成薄膜晶体管的源极和漏极、与所述源极相连的数据扫描线、以及与所述漏极相连的像素电极，所述薄膜晶体管和数据扫描线与所述遮光层相对应；
在形成像素电极、数据扫描线、源极和漏极的基板上沉积第二绝缘层；
在沉积有第二绝缘层的基板上形成与所述有源薄膜图案对应的薄膜晶体管的栅极、以及与所述栅极相连的栅极扫描线。
一种TFT阵列基板的制造方法，包括：
在基板上形成薄膜晶体管的栅极、以及与栅极相连的栅极扫描线；
在形成栅极和栅极扫描线的基板上沉积第一绝缘层；
在所述第一绝缘层上形成与所述栅极对应的有源薄膜图案；
在形成有源薄膜图案的基板上形成薄膜晶体管的源极和漏极、与所述源极相连的数据扫描线、以及与所述漏极相连的像素电极；
在形成像素电极、数据扫描线、源极和漏极的基板上沉积第二绝缘层；
在沉积有第二绝缘层的基板上形成与薄膜晶体管、数据扫描线对应的遮光层。
本发明实施例TFT阵列基板及其制造方法，在所述基板上形成有与所述薄膜晶体管、数据扫描线对应的遮光层，该遮光层位于TFT阵列的下方或上方，能够阻挡背光源的光照射至彩膜基板上的黑矩阵上，或者将黑矩阵反射回来的光线阻挡，从而能够防止光线经过黑矩阵的反射而照射至TFT沟道处的半导体层，进而可以避免暗电流的产生，能够保障像素电荷的保持时间，提高TFT-LCD的显示品质。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1a为本发明实施例一中的TFT阵列基板平面图；
图1b为本发明实施例一中的TFT阵列基板沿AB方向的截面图；
图1c为本发明实施例一中第五次光刻工艺中曝光显影后的TFT阵列基板沿AB方向的截面图；
图2a为本发明实施例一中第一次光刻工艺后的TFT阵列基板平面图；
图2b为图2a沿AB方向的截面图；
图3a为本发明实施例一中第二次光刻工艺后的TFT阵列基板平面图；
图3b为图3a沿AB方向的截面图；
图4a为本发明实施例一中第三次光刻工艺中曝光显影后的TFT阵列基板沿AB方向的截面图；
图4b为本发明实施例一中第三次光刻工艺中第一次刻蚀后的TFT阵列基板沿AB方向的截面图；
图4c为本发明实施例一中第三次光刻工艺中光刻胶灰化后的TFT阵列基板沿AB方向的截面图；
图4d为本发明实施例一中第三次光刻工艺后的TFT阵列基板平面图；
图4e为图4d沿AB方向的截面图；
图5a为本发明实施例一中第四次光刻工艺后的TFT阵列基板平面图；
图5b为图5a沿AB方向的截面图；
图6为本发明实施例一中TFT阵列基板的制造方法流程图；
图7a为本发明实施例二中的TFT阵列基板平面图；
图7b为图7a沿AB方向的截面图；
图8为本发明实施例二中TFT阵列基板的制造方法流程图
图9为本发明实施例三中的TFT阵列基板沿AB方向的截面图；
图10为本发明实施例三中TFT阵列基板的制造方法流程图；
图11为本发明实施例四中的TFT阵列基板沿AB方向的截面图；
图12为本发明实施例四中TFT阵列基板的制造方法流程图。
图中标记：1、基板；2、遮光层栅极；3、第一绝缘层；4、第一半导体层；5、半导体绝缘层；6、第二半导体层；7、欧姆接触层；8、像素电极；9、源极；10、漏极；11、第二绝缘层；12、栅极；13、栅极扫描线；14、数据扫描线；15、过孔；16、扫描线遮光部分；17、透明导电薄膜；18、数据线金属薄膜；19、光刻胶；20、栅金属膜。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
为使本发明技术方案的优点更加清楚，下面结合附图和实施例对本发明作详细说明。
实施例一
本实施例提供一种TFT阵列基板，遮光层直接形成在基板1上，栅极扫描线13和栅极12位于TFT沟道的上方。
如图1a、图1b所示，所述TFT阵列基板包括基板1，以及在基板1上形成的栅极扫描线13、数据扫描线14、像素电极8和薄膜晶体管，所述薄膜晶体管的栅极12与栅极扫描线13由同一层金属光刻形成且相连、源极9与数据扫描线14相连、漏极10与像素电极8相连；在所述基板1上形成有与所述薄膜晶体管、数据扫描线14对应的遮光层。
进一步的，所述遮光层形成在所述基板1上，形成所述遮光层的基板之上形成有第一绝缘层3，所述数据扫描线14、像素电极8和薄膜晶体管在所述形成有第一绝缘层3的基板1上形成；形成所述数据扫描线14、像素电极8和薄膜晶体管的基板上形成有第二绝缘层11，所述栅极12与栅极扫描线13形成在所述第二绝缘层11上，并且所述栅极12与所述薄膜晶体管的导电沟道相对应。
进一步的，所述遮光层可以同时作为BM(黑矩阵)使用，从而实现将BM制作在TFT阵列基板上，与将BM制作在彩膜基板上相比，可以降低BM宽度，提高TFT-LCD开口率。
所述遮光层包括两部分：遮光层栅极12和扫描线遮光部分6，所述遮光层栅极2与所述栅极12相对应，所述扫描线遮光部分6与所述数据扫描线14对应，所述遮光层栅极2与所述扫描线遮光部分16之间留有空隙；
所述栅极12与所述遮光层栅极2之间形成有过孔15，所述过孔15的位置在所述薄膜晶体管的导电沟道之外，所述遮光层栅极2通过所述过孔15与所述栅极12连接；
所述第一绝缘层3和第二绝缘层11之间形成有有源薄膜图案，所述有源薄膜图案包括第一半导体层4和第二半导体层6，第一半导体层4和第二半导体层6之间通过半导体绝缘层5隔开；所述第一半导体层4为氧化物半导体，所述第二半导体层6为非晶硅。
所述第一半导体层4形成在所述第一绝缘层3之上，所述半导体绝缘层5形成在所述第一半导体层4之上，所述第二半导体层6形成在所述半导体绝缘层5之上，在所述第二半导体层6之上还形成有欧姆接触层7，所述像素电极8位于所述欧姆接触层7之上，所述源极9和漏极10形成于所述像素电极8之上，所述数据扫描线14与所述源极9和漏极10由同一层金属光刻形成；所述栅极扫描线13与所述栅极12由同一层金属光刻形成，且所述栅极12垂直于所述栅极扫描线13，所述数据扫描线14与所述栅极扫描线13垂直。
由于所述栅极12与所述遮光层栅极2之间通过过孔15连接，且所述栅极12与所述遮光层栅极2之间形成有两层半导体层，从而可以形成双沟道的TFT结构。
由于所述栅极12与所述遮光层栅极2之间形成有两层半导体层，从而使半导体层更加靠近栅极12或遮光层栅极2，能够提高TFT的导电性能。
所述栅极12的面积大于所述遮光层栅极2的面积，且所述栅极12覆盖所述遮光层栅极2与所述扫描线遮光部分16之间的空隙，由于彩膜基板上没有黑矩阵，所述栅极12可以将透过所述遮光层栅极2与所述扫描线遮光部分16之间的空隙的光线遮住。
其中，所述遮光层的材料可以采用金属铬，当然，也可以采用其他遮光性好的金属。
所述第一绝缘层3、第二绝缘层11和半导体绝缘层5可以选用氧化物、氮化物或者氮氧化合物。
所述像素电极8的材料可以采用ITO(Indium Tin Oxides，氧化铟锡)或IZO(Indium Zinc Oxides，氧化铟锌)，当然，也可以采用其它的透明金属或透明金属氧化物；所述源极9和漏极10的材料可以采用Cr、W、Ti、Ta、Mo、Al、Cu等金属和合金，可以是单层或多层。
所述栅极扫描线13和栅极12可以选用Cr、W、Ti、Ta、Mo、Al、Cu等金属和合金，可以是单层或多层。
本发明实施例TFT阵列基板，在所述基板上直接形成有遮光层，该遮光层位于TFT阵列的下方，可以阻挡背光源的光经过TFT阵列基板直接照射在有源薄膜图案上，最上面的栅极能够防止液晶盒内光经过黑矩阵的反射而照射至TFT沟道处的半导体层上，此外，最上面的栅极还可以避免液晶盒内其它的光直接照射至TFT沟道处的半导体层上，进而可以避免暗电流的产生，能够保障像素电荷的保持时间，提高TFT-LCD的显示品质；在所述栅极和遮光层栅极之间形成有两层半导体层，所述栅极和遮光层栅极之间通过过孔连接，形成TFT双沟道结构，从而可以提高TFT的电学性能。
与所述TFT阵列基板相对应，本发明实施例还提供一种TFT阵列基板的制造方法。
如图6所示，所述方法包括如下步骤：
601、采用光刻工艺，在基板1上形成遮光层，所述遮光层包括遮光层栅极2和扫描线遮光部分16。
具体为：
首先，采用溅射或热蒸发的方法，在基板1上沉积厚度为1000～
Figure BSA00000150858400081
(埃，光谱线波长单位，相当于一百亿分之一米)的遮光性金属薄膜；所述遮光性金属薄膜可以采用金属铬，当然，也可以采用其他遮光性好的金属；
然后，采用光刻工艺，在所述基板1上形成遮光层栅极2和扫描线遮光部分16，其中，如图2a、图2b所示，所述遮光层栅极2与所述扫描线遮光部分16之间留有空隙。
602、在形成遮光层栅极2和扫描线遮光部分16的所述基板1上连续沉积第一绝缘层3、第一半导体层4、半导体绝缘层5、第二半导体层6和欧姆接触层7，采用光刻工艺，形成有源薄膜图案。
具体为：
首先，在完成步骤601的基板1上，采用PECVD(Plasma Enhanced ChemicalVapor Deposition，等离子体增强化学气相沉积)方法，连续沉积厚度为1000
Figure BSA00000150858400082
的第一绝缘层3、厚度为1000～
Figure BSA00000150858400083
的第一半导体层4、厚度为1000～
Figure BSA00000150858400084
的半导体绝缘层5、厚度为1000～
Figure BSA00000150858400085
的第二半导体层6、厚度为300～
Figure BSA00000150858400086
欧姆接触层7。所述第一绝缘层3和半导体绝缘层5可以选用氧化物、氮化物或者氮氧化合物，对应的反应气体可以为SiH4，NH3，N2或SiH2Cl2，NH3，N2，半导体层对应的反应气体可以是SiH4，H2或SiH2Cl2，H2，欧姆接触层7的反应气体可为SiH4，PH3，H2或SiH2Cl2，PH3，H2；
然后，采用光刻工艺，形成如图3a、图3b所示的有源薄膜图案。
603、采用光刻工艺，在形成有源薄膜图案的所述基板1上形成薄膜晶体管的源极9和漏极10、与所述源极9相连的数据扫描线14、以及与所述漏极10相连的像素电极8，所述薄膜晶体管与所述遮光层栅极2相对应，所述数据扫描线14与所述扫描线遮光部分16相对应。
具体为：
首先，采用溅射或热蒸发的方法，在完成步骤602的基板1上，连续沉积厚度约为300～的透明导电薄膜17和厚度约为2000～
Figure BSA00000150858400092
的数据线金属薄膜18。所述透明导电薄膜的材料可以采用ITO或IZO，当然，也可以采用其它的透明金属或透明金属氧化物；所述数据线金属薄膜的材料可以采用Cr、W、Ti、Ta、Mo、Al、Cu等金属和合金，可以是单层或多层；
然后，采用全曝光和部分曝光相结合的工艺，通过双色调掩模版(双色调掩模版可以为灰色调掩模版或者半色调掩模版)曝光显影，形成全曝光区域(对应导电沟道和除数据扫描线14、源极9、漏极10和像素电极区域之外的区域)，未曝光区域(对应数据扫描线14、源极9和漏极10)和部分曝光区域(对应像素电极区域)，如图4a所示，其中，部分曝光区域的光刻胶厚度小于未曝光区域的光刻胶厚度。
接着，采用刻蚀工艺，去除全曝光区域的欧姆接触层7、透明导电薄膜和源/漏金属薄膜，形成TFT沟道，以及数据扫描线14、源极9、漏极10和像素电极区域的形状，如图4b所示；
下一步，采用光刻胶的灰化工艺，完全去除部分曝光区域的光刻胶19，暴露出其下的源/漏金属膜，如图4c所示，其中，未曝光区域的光刻胶厚度变薄；
接着，采用源/漏金属膜刻蚀工艺，去除部分曝光区域的源/漏金属薄膜，如图4d、图4e所示，形成数据扫描线14、像素电极8、源极9和漏极10，其中，所述源极9与数据扫描线14相连，所述漏极10与像素电极8相连，所述遮光层16与所述薄膜晶体管和数据扫描线14相对应。
最后，剥离数据扫描线14、源极9和漏极10上残留的光刻胶19。
其中，如图4d所示，所述数据扫描线14、源极9和漏极10为光刻胶覆盖区域，为未曝光区域；像素电极8区域为部分曝光区域；其他区域为全曝光区域。
604、在形成像素电极8、数据扫描线14、源极9和漏极10的所述基板1上沉积第二绝缘层11，通过光刻工艺形成与所述遮光层栅极2连接的过孔15。
具体为：
首先，在完成步骤603的基板1上，通过PECVD方法沉积厚度为3000～
Figure BSA00000150858400101
的第二绝缘层11。所述第二绝缘层11可以选用氧化物、氮化物或者氮氧化合物，对应的反应气体可以为SiH4，NH3，N2或SiH2Cl2，NH3，N2；
然后，采用光刻工艺，形成贯穿至所述遮光层栅极2的过孔15，其中，所述过孔15的位置在所述薄膜晶体管的导电沟道之外，如图5a、图5b所示。
605、采用光刻工艺，在沉积有第二绝缘层11的所述基板1上形成与所述有源薄膜图案对应的薄膜晶体管的栅极12、以及与所述栅极12相连的栅极扫描线13。
具体为：
首先，在完成步骤604的基板1上，采用溅射或热蒸发的方法，沉积厚度约为500～
Figure BSA00000150858400102
的栅金属膜20，所述栅金属膜可以选用Cr、W、Ti、Ta、Mo、Al、Cu等金属和合金，可以是单层或多层(过孔中也沉积了栅金属，因此能将栅极和遮光层栅极相连)；
然后，通过普通掩模版，对曝光区域进行曝光显影，如图1c所示；
接着，采用刻蚀工艺，去除曝光区域的栅金属膜20，形成栅极扫描线13和栅极12，并剥离栅极扫描线13和栅极12上残留的光刻胶19。其中，如图1a、图1b所示，所述栅极12与栅极扫描线13相连，所述栅极12与所述有源薄膜图案对应，且所述栅极12的面积大于所述遮光层栅极2的面积，且由所述栅极12的正上方垂直向下看，所述栅极12覆盖所述遮光层栅极2与所述扫描线遮光部分16之间的空隙。
本发明实施例TFT阵列基板的制造方法，在所述基板上直接制作遮光层，该遮光层位于TFT阵列的下方，可以阻挡背光源的光经过TFT阵列基板直接照射在有源图案上，最上面的栅极能够防止液晶盒内光经过黑矩阵的反射而照射至TFT沟道处的半导体层上，此外，最上面的栅极还可以避免液晶盒内其它的光直接照射至TFT沟道处的半导体层上，进而可以避免暗电流的产生，能够保障像素电荷的保持时间，提高TFT-LCD的显示品质；在所述栅极和遮光层栅极之间制作两层半导体层，在所述栅极和遮光层栅极之间制作过孔，所述过孔能够将栅极和遮光层栅极进行连接，形成TFT双沟道结构，从而可以提高TFT的电学性能。
实施例二
本实施例提供一种TFT阵列基板，与实施例一不同的是，栅极扫描线13和栅极12直接形成在基板1上，遮光层形成在TFT沟道的上方。
如图7a、如图7b所示，所述TFT阵列基板包括基板1，以及在基板1上形成的栅极扫描线13、数据扫描线14、像素电极8和薄膜晶体管，所述薄膜晶体管的栅极12与栅极扫描线13由同一层金属光刻形成且相连、源极9与数据扫描线14相连、漏极10与像素电极8相连；在所述基板1上形成有与所述薄膜晶体管、数据扫描线14对应的遮光层。
进一步的，所述栅极12与栅极扫描线13形成在所述基板1上，形成所述栅极12与栅极扫描线13的基板上形成有第一绝缘层3，并且所述栅极12与所述薄膜晶体管的导电沟道相对应，所述数据扫描线14、像素电极8和薄膜晶体管在所述形成有第一绝缘层3的基板1上形成；
形成所述数据扫描线14和薄膜晶体管的基板1上形成有第二绝缘层11，所述遮光层形成在所述第二绝缘层11上。
所述遮光层包括两部分：遮光层栅极12和扫描线遮光部分6，所述遮光层栅极2与所述栅极12相对应，所述扫描线遮光部分6与所述数据扫描线14对应，所述遮光层栅极2与所述扫描线遮光部分16之间留有空隙；
所述栅极12与所述遮光层栅极2之间形成有过孔15，所述过孔15的位置在所述薄膜晶体管的导电沟道之外，所述遮光层栅极2通过所述过孔15与所述栅极12连接；
所述第一绝缘层3和第二绝缘层11之间形成有有源薄膜图案，所述有源薄膜图案包括第一半导体层4和第二半导体层6，所述第一半导体层4和第二半导体层6之间通过半导体绝缘层5隔开；所述第一半导体层4为氧化物半导体，所述第二半导体层6为非晶硅。
所述第一半导体层4形成在所述第一绝缘层3之上，所述半导体绝缘层5形成在所述第一半导体层4之上，所述第二半导体层6形成在所述半导体绝缘层5之上，在所述第二半导体层6之上还形成有欧姆接触层7，所述像素电极8位于所述欧姆接触层7之上，所述源极9和漏极10形成于所述像素电极8之上，所述数据扫描线14与所述源极9和漏极10由同一层金属光刻形成；所述栅极扫描线13与所述栅极12由同一层金属光刻形成，且所述栅极12垂直于所述栅极扫描线13，所述数据扫描线14与所述栅极扫描线13垂直。
由于所述栅极12与所述遮光层栅极2之间通过过孔15连接，且所述栅极12与所述遮光层栅极2之间形成有两层半导体层，从而可以形成双沟道的TFT结构。
所述栅极12的面积大于所述遮光层栅极2的面积，且所述栅极12覆盖所述遮光层栅极2与所述扫描线遮光部分16之间的空隙。从而可以避免光线透过所述遮光层栅极2与所述扫描线遮光部分16之间的空隙。
本发明实施例TFT阵列基板，在TFT阵列的上方设置有遮光层，当背光源的光照射至彩膜基板上的黑矩阵上并向TFT阵列基板反射时，该遮光层能够阻挡光线照射至TFT沟道处的半导体层，进而可以避免暗电流的产生，能够保障像素电荷的保持时间，提高TFT-LCD的显示品质；在所述栅极和遮光层栅极之间设置有两层半导体层，所述栅极和遮光层栅极之间通过过孔连接，形成TFT双沟道结构，从而可以提高TFT的电学性能。
与所述TFT阵列基板相对应，本发明实施例还提供一种TFT阵列基板的制造方法。与实施例一不同的是，首先在基板上形成栅极和栅极扫描线，最后在TFT沟道的上方形成遮光层。
如图8所示，所述方法包括如下步骤：
801、采用光刻工艺，在基板1上形成薄膜晶体管的栅极12、以及与栅极12相连的栅极扫描线14。
具体为：
首先，采用溅射或热蒸发的方法，在基板1上沉积厚度约为500～
Figure BSA00000150858400131
的栅金属膜，所述栅金属膜可以选用Cr、W、Ti、Ta、Mo、Al、Cu等金属和合金，可以是单层或多层；
然后，采用普通掩模版，对曝光区域进行曝光显影；
然后，采用刻蚀工艺，去除曝光区域的栅金属膜，形成栅极12、以及与栅极12相连的栅极扫描线14；
最后，剥离栅极扫描线13和栅极12上残留的光刻胶19。
802、在形成栅极12和栅极扫描线13的所述基板1上连续沉积第一绝缘层3、第一半导体层4、半导体绝缘层5、第二半导体层6和欧姆接触层7，采用光刻工艺，形成有源薄膜图案。
具体工艺流程可以参照步骤602，在此不再赘述。
803、采用光刻工艺，在形成有源薄膜图案的所述基板1上形成薄膜晶体管的源极9和漏极10、与所述源极9相连的数据扫描线14、以及与所述漏极10相连的像素电极8。
具体工艺流程可以参照步骤603，在此不再赘述。
804、在形成像素电极8、数据扫描线14、源极9和漏极10的所述基板1上沉积第二绝缘层11，通过光刻工艺形成与所述栅极12连接的过孔15。
其中，所述过孔15的位置在所述薄膜晶体管的导电沟道之外。
具体工艺流程可以参照步骤604，在此不再赘述。
805、采用光刻工艺，在沉积有第二绝缘层11的所述基板1上形成与薄膜晶体管对应的遮光层栅极2，以及与数据扫描线14对应的扫描线遮光部分16。
具体为：
首先，在完成步骤804的基板1上，采用溅射或热蒸发的方法沉积厚度为1000
Figure BSA00000150858400141
(埃，光谱线波长单位，相当于一百亿分之一米)的遮光性金属薄膜；所述遮光性金属薄膜可以采用金属铬，当然，也可以采用其他遮光性好的金属；
然后，采用光刻工艺，在沉积有遮光性金属薄膜的所述基板1上形成遮光层栅极2和扫描线遮光部分16。其中，所述遮光层栅极2通过所述过孔15与栅极12相连，所述遮光层栅极2与所述扫描线遮光部分16之间留有空隙；所述栅极12的面积大于所述遮光层栅极2的面积，且所述栅极12覆盖所述遮光层栅极2与所述扫描线遮光部分16之间的空隙。
本发明实施例TFT阵列基板的制造方法，在TFT阵列的上方制作遮光层，当背光源的光照射至彩膜基板上的黑矩阵上并向TFT阵列基板反射时，该遮光层能够阻挡光线照射至TFT沟道处的半导体层，进而可以避免暗电流的产生，能够保障像素电荷的保持时间，提高TFT-LCD的显示品质；在所述栅极和遮光层栅极之间制作两层半导体层，在所述栅极和遮光层栅极之间制作过孔，所述栅极和遮光层栅极之间通过过孔连接，形成TFT双沟道结构，从而可以提高TFT的电学性能。
实施例三
本实施例提供一种TFT阵列基板，该TFT阵列基板的结构可以参照实施例一中TFT阵列基板的结构，与实施例一唯一不同的是，如图9所示，在本实施例中，所述第一半导体层4和第二半导体层6都为氧化物半导体，在所述第二半导体层6之上没有欧姆接触层，所述像素电极8位于所述第二半导体层6之上。
与所述TFT阵列基板相对应，本发明实施例还提供一种TFT阵列基板的制造方法。
如图10所示，所述方法包括如下步骤：
1001、与步骤601相同，在此不再赘述。
1002、在形成遮光层栅极2和扫描线遮光部分16的所述基板1上连续沉积第一绝缘层3、第一半导体层4、半导体绝缘层5和第二半导体层6，采用光刻工艺，形成有源薄膜图案。
1003、采用光刻工艺，在形成有源薄膜图案的所述基板1上形成薄膜晶体管的源极9和漏极10、与所述源极9相连的数据扫描线14、以及与所述漏极10相连的像素电极8，所述薄膜晶体管与所述遮光层栅极2相对应，所述数据扫描线14与所述扫描线遮光部分16相对应。
与实施例一中步骤603唯一不同的是，由于步骤1002中没有沉积欧姆接触层，因此，在进行刻蚀工艺时，去除全曝光区域的透明导电薄膜和源/漏金属薄膜，形成TFT沟道。
1004-1005、与步骤604-605相同，在此不再赘述。
本发明实施例TFT阵列基板及其制造方法，在所述基板上直接制作遮光层，该遮光层位于TFT阵列的下方，可以阻挡背光源的光经过TFT阵列基板直接照射在有源图案上，最上面的栅极能够防止液晶盒内光经过黑矩阵的反射而照射至TFT沟道处的半导体层上，此外，最上面的栅极还可以避免液晶盒内其它的光直接照射至TFT沟道处的半导体层上，进而可以避免暗电流的产生，能够保障像素电荷的保持时间，提高TFT-LCD的显示品质；在所述栅极和遮光层栅极之间制作两层半导体层，在所述栅极和遮光层栅极之间制作过孔，所述过孔能够将栅极和遮光层栅极进行连接，形成TFT双沟道结构，从而可以提高TFT的电学性能。
实施例四
本实施例提供一种TFT阵列基板，该TFT阵列基板的结构可以参照实施例二中TFT阵列基板的结构，与实施例二唯一不同的是，如图11所示，在本实施例中，所述第一半导体层4和第二半导体层6都为氧化物半导体，在所述第二半导体层6之上没有欧姆接触层，所述像素电极8位于所述第二半导体层6之上。
与所述TFT阵列基板相对应，本发明实施例还提供一种TFT阵列基板的制造方法。
如图12所示，所述方法包括如下步骤：
1201、与步骤801相同，在此不再赘述。
1202、在形成栅极12和栅极扫描线13的所述基板1上连续沉积第一绝缘层3、第一半导体层4、半导体绝缘层5和第二半导体层6，采用光刻工艺，形成有源薄膜图案。
1203、采用光刻工艺，在形成有源薄膜图案的所述基板1上形成薄膜晶体管的源极9和漏极10、与所述源极9相连的数据扫描线14、以及与所述漏极10相连的像素电极8。
与实施例二中步骤803唯一不同的是，由于步骤1202中没有沉积欧姆接触层，因此，在进行刻蚀工艺时，去除全曝光区域的透明导电薄膜和源/漏金属薄膜，形成TFT沟道。
1204-1205、与步骤804-805相同，在此不再赘述。
本发明实施例TFT阵列基板及其制造方法，在TFT阵列的上方制作遮光层，当背光源的光照射至彩膜基板上的黑矩阵上并向TFT阵列基板反射时，该遮光层能够阻挡光线照射至TFT沟道处的半导体层，进而可以避免暗电流的产生，能够保障像素电荷的保持时间，提高TFT-LCD的显示品质；在所述栅极和遮光层栅极之间制作两层半导体层，在所述栅极和遮光层栅极之间制作过孔，所述栅极和遮光层栅极之间通过过孔连接，形成TFT双沟道结构，从而可以提高TFT的电学性能。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (12)

1.一种TFT阵列基板，包括基板，以及在基板上形成的栅极扫描线、数据扫描线、像素电极和薄膜晶体管，所述薄膜晶体管的栅极与栅极扫描线相连、源极与数据扫描线相连、漏极与像素电极相连；其特征在于，在所述基板上形成有与所述薄膜晶体管、数据扫描线对应的遮光层；
所述遮光层包括遮光层栅极和扫描线遮光部分，所述遮光层栅极与所述栅极对应，所述扫描线遮光部分与所述数据扫描线对应，所述遮光层栅极与所述扫描线遮光部分之间留有空隙；
所述栅极与所述遮光层栅极之间形成有过孔，所述过孔的位置在所述薄膜晶体管的导电沟道之外，所述遮光层栅极通过所述过孔与所述栅极连接；
所述栅极与所述遮光层栅极之间形成有两层半导体层，所述两层半导体层之间通过半导体绝缘层隔开。
2.根据权利要求1所述的TFT阵列基板，其特征在于，所述遮光层形成在所述基板上，形成所述遮光层的基板之上形成有第一绝缘层，所述数据扫描线、像素电极和薄膜晶体管在所述形成有第一绝缘层的基板上形成；
形成所述数据扫描线、像素电极和薄膜晶体管的基板上形成有第二绝缘层，所述栅极与栅极扫描线形成在所述第二绝缘层上，并且所述栅极与所述薄膜晶体管的导电沟道相对应。
3.根据权利要求1所述的TFT阵列基板，其特征在于，所述栅极与栅极扫描线形成在所述基板上，形成所述栅极与栅极扫描线的基板上形成有第一绝缘层，并且所述栅极与所述薄膜晶体管的导电沟道相对应，所述数据扫描线、像素电极和薄膜晶体管在所述形成有第一绝缘层的基板上形成；
形成所述数据扫描线、像素电极和薄膜晶体管的基板上形成有第二绝缘层，所述遮光层形成在所述第二绝缘层上。
4.根据权利要求1所述的TFT阵列基板，其特征在于，所述遮光层的材料为遮光性金属。
5.根据权利要求2或3所述的TFT阵列基板，其特征在于，
所述第一绝缘层和第二绝缘层之间形成有有源薄膜图案，所述有源薄膜图案包括两层半导体层，所述两层半导体层之间通过半导体绝缘层隔开。
6.根据权利要求5所述的TFT阵列基板，其特征在于，所述栅极的面积大于所述遮光层栅极的面积，且所述栅极覆盖所述遮光层栅极与所述扫描线遮光部分之间的空隙。
7.一种TFT阵列基板的制造方法，其特征在于，包括：
在基板上形成遮光层；所述遮光层包括遮光层栅极和扫描线遮光部分，所述遮光层栅极与所述栅极对应，所述扫描线遮光部分与数据扫描线对应，所述遮光层栅极与所述扫描线遮光部分之间留有空隙；
在形成遮光层的基板上沉积第一绝缘层；
在所述第一绝缘层上形成有源薄膜图案；包括在所述第一绝缘层上形成具有两层半导体层的有源薄膜图案，所述两层半导体层之间通过半导体绝缘层隔开；
在形成有源薄膜图案的基板上形成薄膜晶体管的源极和漏极、与所述源极相连的数据扫描线、以及与所述漏极相连的像素电极，所述薄膜晶体管和数据扫描线与所述遮光层相对应；
在形成像素电极、数据扫描线、源极和漏极的基板上沉积第二绝缘层；
在所述栅极与所述遮光层栅极之间形成过孔，所述过孔的位置在所述薄膜晶体管的导电沟道之外，所述遮光层栅极通过所述过孔与所述栅极连接；
在沉积有第二绝缘层的基板上形成与所述有源薄膜图案对应的薄膜晶体管的栅极、以及与所述栅极相连的栅极扫描线。
8.根据权利要求7所述的方法，其特征在于，
所述遮光层栅极和扫描线遮光部分的材料为遮光性金属。
9.根据权利要求8所述的方法，其特征在于，所述在沉积有第二绝缘层的基板上形成与所述有源薄膜图案对应的薄膜晶体管的栅极包括：
在沉积有第二绝缘层的基板上形成与所述有源薄膜图案对应的薄膜晶体管的栅极，所述栅极的面积大于所述遮光层栅极的面积，且所述栅极覆盖所述遮光层栅极与所述扫描线遮光部分之间的空隙。
10.一种TFT阵列基板的制造方法，其特征在于，包括：
在基板上形成薄膜晶体管的栅极、以及与栅极相连的栅极扫描线；
在形成栅极和栅极扫描线的基板上沉积第一绝缘层；
在所述第一绝缘层上形成与所述栅极对应的有源薄膜图案；包括在所述第一绝缘层上形成具有两层半导体层的有源薄膜图案，所述两层半导体层之间通过半导体绝缘层隔开；
在形成有源薄膜图案的基板上形成薄膜晶体管的源极和漏极、与所述源极相连的数据扫描线、以及与所述漏极相连的像素电极；
在形成像素电极、数据扫描线、源极和漏极的基板上沉积第二绝缘层；
在沉积有第二绝缘层的基板上形成与薄膜晶体管、数据扫描线对应的遮光层；所述遮光层包括遮光层栅极和扫描线遮光部分，所述遮光层栅极与所述栅极对应，所述扫描线遮光部分与所述数据扫描线对应，所述遮光层栅极与所述扫描线遮光部分之间留有空隙；
在所述栅极与所述遮光层栅极之间形成过孔，所述过孔的位置在所述薄膜晶体管的导电沟道之外，所述遮光层栅极通过所述过孔与所述栅极连接。
11.根据权利要求10所述的方法，其特征在于，
所述遮光层栅极和所述扫描线遮光部分的材料为遮光性金属。
12.根据权利要求11所述的方法，其特征在于，所述在沉积有第二绝缘层的基板上形成与薄膜晶体管对应的遮光层栅极包括：
在沉积有第二绝缘层的基板上形成与薄膜晶体管对应的遮光层栅极，所述遮光层栅极的面积小于所述栅极的面积，且所述栅极覆盖所述遮光层栅极与所述扫描线遮光部分之间的空隙。
CN2010101970736A 2010-06-03 2010-06-03 Tft阵列基板及其制造方法 Active CN102269900B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2010101970736A CN102269900B (zh) 2010-06-03 2010-06-03 Tft阵列基板及其制造方法
US13/150,376 US8842231B2 (en) 2010-06-03 2011-06-01 Array substrate and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010101970736A CN102269900B (zh) 2010-06-03 2010-06-03 Tft阵列基板及其制造方法

Publications (2)

Publication Number Publication Date
CN102269900A CN102269900A (zh) 2011-12-07
CN102269900B true CN102269900B (zh) 2013-04-24

Family

ID=45052246

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101970736A Active CN102269900B (zh) 2010-06-03 2010-06-03 Tft阵列基板及其制造方法

Country Status (2)

Country Link
US (1) US8842231B2 (zh)
CN (1) CN102269900B (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101626029B1 (ko) * 2009-02-18 2016-06-01 삼성디스플레이 주식회사 박막 트랜지스터 표시판
CN102455591A (zh) * 2010-10-14 2012-05-16 京东方科技集团股份有限公司 薄膜图案和阵列基板的制造方法
CN102768989A (zh) * 2011-05-06 2012-11-07 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板结构及制造方法
TWI515911B (zh) 2012-06-07 2016-01-01 群創光電股份有限公司 薄膜電晶體基板及其製作方法以及顯示器
CN103474430B (zh) * 2012-06-07 2016-08-17 群康科技(深圳)有限公司 薄膜晶体管基板及其制作方法以及显示器
TWI478344B (zh) * 2012-07-04 2015-03-21 E Ink Holdings Inc 電晶體與其製造方法
TWI669824B (zh) 2013-05-16 2019-08-21 日商半導體能源研究所股份有限公司 半導體裝置
TWI624936B (zh) 2013-06-05 2018-05-21 半導體能源研究所股份有限公司 顯示裝置
KR102111747B1 (ko) * 2014-02-25 2020-05-18 삼성디스플레이 주식회사 유기전계발광 표시장치
CN103838044B (zh) * 2014-02-26 2017-08-29 京东方科技集团股份有限公司 基板及其制造方法、显示装置
CN104576754B (zh) * 2014-12-30 2018-12-21 深圳市华星光电技术有限公司 薄膜晶体管及薄膜晶体管的制备方法
CN104779203B (zh) * 2015-04-23 2017-11-28 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
KR102389963B1 (ko) * 2015-08-11 2022-04-25 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
CN105742172A (zh) * 2016-04-13 2016-07-06 上海大学 具有正电荷阻挡层的金属氧化物薄膜晶管器件及其制备方法
CN105975963B (zh) * 2016-06-30 2019-06-07 京东方科技集团股份有限公司 一种指纹识别基板及其制备方法、显示面板和显示装置
CN106292103A (zh) * 2016-08-22 2017-01-04 厦门天马微电子有限公司 一种阵列基板及其制作方法、显示面板、显示装置
EP3516453A4 (en) 2016-09-21 2020-05-06 Boe Technology Group Co. Ltd. THIN-LAYER TRANSISTOR, DISPLAY SUBSTRATE AND DISPLAY BOARD THEREFOR, AND PRODUCTION METHOD THEREFOR
CN108878537B (zh) * 2017-05-12 2021-02-12 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、显示面板和显示装置
CN107797353A (zh) * 2017-11-22 2018-03-13 武汉华星光电技术有限公司 一种液晶显示面板以及液晶显示装置
KR102484382B1 (ko) 2018-03-09 2023-01-04 삼성디스플레이 주식회사 유기 발광 표시 장치
TWI695205B (zh) * 2018-08-10 2020-06-01 友達光電股份有限公司 影像感測顯示裝置以及影像處理方法
CN110265483B (zh) * 2019-05-16 2021-09-28 北京大学深圳研究生院 显示装置及其制备方法
KR102656469B1 (ko) 2019-07-09 2024-04-12 삼성디스플레이 주식회사 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
CN114725205A (zh) * 2022-06-07 2022-07-08 惠科股份有限公司 阵列基板及显示面板
CN115394787B (zh) * 2022-08-16 2026-01-23 武汉华星光电技术有限公司 阵列基板及显示面板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1474219A (zh) * 2002-07-22 2004-02-11 精工爱普生株式会社 有源矩阵衬底、光电装置、电子设备
CN1504816A (zh) * 2002-11-28 2004-06-16 友达光电股份有限公司 像素结构及其制造方法
CN1510717A (zh) * 2002-12-20 2004-07-07 ������������ʽ���� 电光基板的制造方法、电光装置的制造方法和电光装置
CN101067705A (zh) * 2007-07-03 2007-11-07 友达光电股份有限公司 液晶显示器的像素结构及其制造方法
CN101093328A (zh) * 2006-06-19 2007-12-26 Lg.菲利浦Lcd株式会社 液晶显示器件及其制造方法
CN101136376A (zh) * 2007-09-26 2008-03-05 友达光电股份有限公司 像素结构及其制造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61138285A (ja) * 1984-12-10 1986-06-25 ホシデン株式会社 液晶表示素子
JP2508851B2 (ja) * 1989-08-23 1996-06-19 日本電気株式会社 液晶表示素子用アクティブマトリクス基板とその製造方法
US5650358A (en) * 1995-08-28 1997-07-22 Ois Optical Imaging Systems, Inc. Method of making a TFT having a reduced channel length
JPH10150198A (ja) * 1996-11-18 1998-06-02 Mitsubishi Electric Corp 薄膜トランジスタおよびその製造方法
US6335539B1 (en) * 1999-11-05 2002-01-01 International Business Machines Corporation Method for improving performance of organic semiconductors in bottom electrode structure
TW469496B (en) * 2001-01-19 2001-12-21 Hannstar Display Corp Electrode arrangement structure of In-Plane switching mode LCD
US20060278877A1 (en) * 2005-06-09 2006-12-14 Kyung-Wook Kim Thin film transistor array panel and method of manufacturing the same
KR101217555B1 (ko) * 2006-06-28 2013-01-02 삼성전자주식회사 접합 전계 효과 박막 트랜지스터
KR101281167B1 (ko) * 2006-11-22 2013-07-02 삼성전자주식회사 유기발광 디스플레이의 단위 화소부 구동소자 및 그제조방법
US8130335B2 (en) * 2007-02-13 2012-03-06 Seiko Epson Corporation Electro-optic substrate, electro-optic device, method of designing the electro-optic substrate, and electronic device
US8232947B2 (en) * 2008-11-14 2012-07-31 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
KR101592010B1 (ko) * 2009-07-17 2016-02-05 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
JP5605088B2 (ja) * 2009-12-03 2014-10-15 ソニー株式会社 液晶表示装置
US8053818B2 (en) * 2009-12-18 2011-11-08 Palo Alto Research Center Incorporated Thin film field effect transistor with dual semiconductor layers

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1474219A (zh) * 2002-07-22 2004-02-11 精工爱普生株式会社 有源矩阵衬底、光电装置、电子设备
CN1504816A (zh) * 2002-11-28 2004-06-16 友达光电股份有限公司 像素结构及其制造方法
CN1510717A (zh) * 2002-12-20 2004-07-07 ������������ʽ���� 电光基板的制造方法、电光装置的制造方法和电光装置
CN101093328A (zh) * 2006-06-19 2007-12-26 Lg.菲利浦Lcd株式会社 液晶显示器件及其制造方法
CN101067705A (zh) * 2007-07-03 2007-11-07 友达光电股份有限公司 液晶显示器的像素结构及其制造方法
CN101136376A (zh) * 2007-09-26 2008-03-05 友达光电股份有限公司 像素结构及其制造方法

Also Published As

Publication number Publication date
CN102269900A (zh) 2011-12-07
US8842231B2 (en) 2014-09-23
US20110299004A1 (en) 2011-12-08

Similar Documents

Publication Publication Date Title
CN102269900B (zh) Tft阵列基板及其制造方法
CN103123429B (zh) 边缘场切换模式液晶显示装置的阵列基板及其制造方法
CN102998863B (zh) 边缘场开关模式液晶显示装置的阵列基板及其制造方法
USRE43819E1 (en) Thin film transistor array substrate and method of fabricating the same
CN101825814B (zh) Tft-lcd阵列基板及其制造方法
CN106876386B (zh) 薄膜晶体管及其制备方法、阵列基板、显示面板
CN100562989C (zh) 液晶显示器件及其制造方法
US8193534B2 (en) Array substrate of thin film transistor liquid crystal display and method of manufacturing the same
CN101105615A (zh) 液晶显示器件及其制造方法
CN101738799A (zh) Tft-lcd阵列基板及其制造方法
US20110273648A1 (en) Liquid crystal display device and method of fabricating the same
CN113394166B (zh) 阵列基板的制作方法、阵列基板及显示面板
CN102487041B (zh) 阵列基板及其制造方法和电子纸显示器
US7705925B2 (en) Method of manufacturing an array substrate for use in a LCD device
CN210325749U (zh) 一种阵列基板及显示面板
WO2021077674A1 (zh) 阵列基板的制作方法及阵列基板
WO2014153958A1 (zh) 阵列基板、阵列基板的制造方法以及显示装置
CN102087449A (zh) 液晶显示设备的阵列基板和制造该阵列基板的方法
CN104916649A (zh) 阵列基板及其制造方法
CN101017832A (zh) 薄膜晶体管基板及其制造方法以及具有该基板的显示面板
CN101692439A (zh) 薄膜晶体管数组基板的制作方法
CN102487044A (zh) 阵列基板及其制造方法和电子纸显示器
TWI490615B (zh) 用於邊緣電場切換模式液晶顯示裝置的陣列基板及其製造方法
CN102637631A (zh) 一种薄膜晶体管液晶显示器阵列基板及其制造方法
CN110648965B (zh) 阵列基板的制造方法及阵列基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: JINGDONGFANG SCIENCE AND TECHNOLOGY GROUP CO., LTD

Free format text: FORMER OWNER: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY CO., LTD.

Effective date: 20150706

Owner name: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY

Effective date: 20150706

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150706

Address after: 100015 Jiuxianqiao Road, Beijing, No. 10, No.

Patentee after: BOE Technology Group Co., Ltd.

Patentee after: Beijing BOE Photoelectricity Science & Technology Co., Ltd.

Address before: 100176 Beijing economic and Technological Development Zone, West Central Road, No. 8

Patentee before: Beijing BOE Photoelectricity Science & Technology Co., Ltd.