CN102254864A - 一种制作相变存储器元件结构的方法 - Google Patents
一种制作相变存储器元件结构的方法 Download PDFInfo
- Publication number
- CN102254864A CN102254864A CN2010101827776A CN201010182777A CN102254864A CN 102254864 A CN102254864 A CN 102254864A CN 2010101827776 A CN2010101827776 A CN 2010101827776A CN 201010182777 A CN201010182777 A CN 201010182777A CN 102254864 A CN102254864 A CN 102254864A
- Authority
- CN
- China
- Prior art keywords
- phase change
- layer
- opening
- bottom electrode
- insulating barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000008859 change Effects 0.000 title claims abstract description 71
- 238000000034 method Methods 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000005530 etching Methods 0.000 claims abstract description 11
- 239000010410 layer Substances 0.000 claims description 102
- 230000004888 barrier function Effects 0.000 claims description 33
- 239000000463 material Substances 0.000 claims description 29
- 150000004767 nitrides Chemical group 0.000 claims description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 229910010037 TiAlN Inorganic materials 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 238000010276 construction Methods 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 239000002356 single layer Substances 0.000 claims description 3
- 230000001413 cellular effect Effects 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 230000003068 static effect Effects 0.000 claims description 2
- 230000001360 synchronised effect Effects 0.000 claims description 2
- 230000002829 reductive effect Effects 0.000 abstract description 9
- 238000009413 insulation Methods 0.000 abstract description 4
- 239000007772 electrode material Substances 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 239000012782 phase change material Substances 0.000 description 7
- 238000003860 storage Methods 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 239000011669 selenium Substances 0.000 description 6
- 125000006850 spacer group Chemical group 0.000 description 6
- 230000007704 transition Effects 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 229910052787 antimony Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 229910000618 GeSbTe Inorganic materials 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000011982 device technology Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052711 selenium Inorganic materials 0.000 description 2
- 229910052714 tellurium Inorganic materials 0.000 description 2
- VWVRASTUFJRTHW-UHFFFAOYSA-N 2-[3-(azetidin-3-yloxy)-4-[2-(2,3-dihydro-1H-inden-2-ylamino)pyrimidin-5-yl]pyrazol-1-yl]-1-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)ethanone Chemical compound O=C(CN1C=C(C(OC2CNC2)=N1)C1=CN=C(NC2CC3=C(C2)C=CC=C3)N=C1)N1CCC2=C(C1)N=NN2 VWVRASTUFJRTHW-UHFFFAOYSA-N 0.000 description 1
- 229910005936 Ge—Sb Inorganic materials 0.000 description 1
- 229910018110 Se—Te Inorganic materials 0.000 description 1
- 229910001215 Te alloy Inorganic materials 0.000 description 1
- 208000027418 Wounds and injury Diseases 0.000 description 1
- IJZFMIZHOVETME-UHFFFAOYSA-N [Se].[Sb].[Cr] Chemical compound [Se].[Sb].[Cr] IJZFMIZHOVETME-UHFFFAOYSA-N 0.000 description 1
- VVXPQNFADNRLBU-UHFFFAOYSA-N [Se].[Sb].[Mo] Chemical compound [Se].[Sb].[Mo] VVXPQNFADNRLBU-UHFFFAOYSA-N 0.000 description 1
- KSUGJTPDOMBFRL-UHFFFAOYSA-N [Se].[Sb].[Nb] Chemical compound [Se].[Sb].[Nb] KSUGJTPDOMBFRL-UHFFFAOYSA-N 0.000 description 1
- ALRPRZUTRIETCM-UHFFFAOYSA-N [Se].[Sb].[Ta] Chemical compound [Se].[Sb].[Ta] ALRPRZUTRIETCM-UHFFFAOYSA-N 0.000 description 1
- XRDJLAHKSWHHLX-UHFFFAOYSA-N [Se].[Sb].[V] Chemical compound [Se].[Sb].[V] XRDJLAHKSWHHLX-UHFFFAOYSA-N 0.000 description 1
- IQGPRYIXOVXPRY-UHFFFAOYSA-N [Se].[Sb].[W] Chemical compound [Se].[Sb].[W] IQGPRYIXOVXPRY-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 208000014674 injury Diseases 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- NHDHVHZZCFYRSB-UHFFFAOYSA-N pyriproxyfen Chemical compound C=1C=CC=NC=1OC(C)COC(C=C1)=CC=C1OC1=CC=CC=C1 NHDHVHZZCFYRSB-UHFFFAOYSA-N 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000013049 sediment Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910000314 transition metal oxide Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明提供了一种制作相变存储器元件结构的方法，包括：提供前端器件结构，前端器件结构具有露出表面的导电插销；在前端器件结构上形成介电层；在介电层上形成具有第一开口的绝缘层，第一开口位于导电插销的正上方；在第一开口的侧壁上形成间隙壁；以具有形成了间隙壁的第一开口的绝缘层为掩膜，刻蚀介电层，形成第二开口，露出导电插销的上表面；在第二开口中形成高度低于绝缘层的底部电极；在底部电极上形成相变层。因此，需要一种方法，既能够解决相变层图案化时可能存在的位置不精确的问题，又能够通过减小底部电极的尺寸来减小底部电极与相变层的接触面积，提高相变存储器的读写速度。
Description
技术领域
本发明涉及半导体制造工艺，特别涉及制作相变存储器元件结构的方法。
背景技术
相变存储器件技术是基于Ovshinsky在20世纪60年代末70年代初提出的相变薄膜层可以应用于相变存储介质的构想建立起来的，具有速度、功率、容量、可靠度、工艺整合度和成本等具竞争力的特性，为适合用来作为较高密度的独立式或嵌入式的存储器应用。由于相变存储器件技术的独特优势，使其被认为非常有可能取代目前商业化极具竞争性的晶态存储器SRAM与动态存储器DRAM挥发性存储器、快闪存储器Flash非挥发性存储器技术，可望成为未来极具潜力的新一代半导体存储器件。
相变存储器元件是利用相变材料在结晶态和非晶态的可逆性的结构转换所导致的电阻值差异来作为数据存储的机制。在进行写入、擦除或者是读取操作时，主要是利用电流脉波的控制来达成，例如，当要进行写入时，可提供一短时间(例如50纳秒)且相对较高的电流(例如0.6毫安培)，使相变层融化并快速冷却而形成非晶态。由于非晶态相变层具有较高的电阻(例如105-107欧姆)，使其在读取操作时，提供的电压相对较高。当要进行擦除时，可提供一较长时间(例如100纳秒)且相对较低的电流(例如0.3毫安培)，使非晶态相变层因结晶作用而转换成结晶态。由于结晶态相变层具有较低的电阻(例如102～104欧)，其在读取操作时，提供的电压相对较低。据此，可进行相变存储器元件的操作。
如图1A至1C所示，为传统的制作相变存储器元件结构的方法。
如图1A所示，提供前端器件结构101，该前端器件结构101可以是已完成CMOS前段工艺的前端器件结构，例如包含衬底、隔离结构、电容、二极管等结构，在图中均未示出。在前端器件结构101上形成介电层102，然后采用第一掩模板(未示出)图案化介电层102，形成具有开口103的介电层102。
如图1B所示，在开口103中形成底部电极材料层，然后通过例如CMP(化学机械抛光)工艺去除底部电极材料层高出介电层102的部分，形成底部电极104。
如图1C所示，在介电层102和底部电极104上形成相变材料层，然后采用第二掩模板(未示出)图案化相变材料层形成位于底部电极104正上方的相变层105。接下来，完成后续的形成顶部电极等工艺，完成整个相变存储器元件结构的制作。
但是，上述传统的制作相变存储器元件结构的方法，需要在图案化相变层的时候定义相变层的位置，也就是说如果相变层的位置定义不准确，出现不能完全覆盖在底部电极之上或者与底部电极完全没有接触的情况，会对相变存储器件的整体性能造成一定的影响，例如会降低半导体器件的可靠性。另外，在相变存储器件中，相变层从晶态到非晶态的转变过程需要较高的温度，一般情况下通过底部电极对相变层进行加热，顶部电极仅仅起到互连的作用，因此，底部电极对相变层的加热效果的好坏直接影响到相变存储器的读写速率。为了获得良好的加热效果，相变存储器一般采用较大的驱动电流，但是驱动电流不能无限制地上升，这是由于过大的驱动电流会造成外围驱动电路以及逻辑器件的小尺寸化困难等问题。由于把相变材料从晶态转变为非晶态所需的电流取决于底部电极和相变层的接触表面的大小，也就是说，接触面积越小，把相变材料从晶态转变为非晶态所需的电流越小，因此通过减小底部电极的尺寸来减小底部电极与相变层的接触面积以提高接触电阻也是一种提高加热效果的方法。但是，现有的工艺往往受到光刻工艺的限制，不能形成较小尺寸的底部电极，一般情况下底部电极的直径尺寸在80～100纳米左右。
因此，需要一种方法，既能够解决相变层图案化时可能存在的位置不精确的问题，又能够通过减小底部电极的尺寸来减小底部电极与相变层的接触面积，提高相变存储器的读写速度。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明提供了一种制作相变存储器元件结构的方法，包括：提供前端器件结构，所述前端器件结构具有露出表面的导电插销；在所述前端器件结构上形成介电层；在所述介电层上形成具有第一开口的绝缘层，所述第一开口位于所述导电插销的正上方；在所述第一开口的侧壁上形成间隙壁；以具有形成了所述间隙壁的第一开口的绝缘层为掩膜，刻蚀所述介电层，形成第二开口，露出所述导电插销的上表面；在所述第二开口中形成高度低于所述绝缘层的底部电极；在所述底部电极上形成相变层。
优选地，所述介电层的材料为氧化物。
优选地，所述绝缘层是单层结构或多层结构。
优选地，所述绝缘层是氮化物层或包括氮化物层以及形成于所述氮化物层上的氧化物层。
优选地，所述间隙壁的材料是氮化物。
优选地，所述间隙壁的材料是氮化硅。
优选地，所述底部电极的材料是多晶硅、W、TiN、TiAlN或WSi。
优选地，所述相变层的高度高于所述绝缘层或与所述绝缘层的顶部齐平。
根据发明制作的相变存储器元件结构，采用自对准的方式使相变层与底部电极之间完全对准，不会出现相变层未完全覆盖底部电极的问题，进一步地还减少了掩模板的使用，即在形成相变层时不需要再使用掩模板，减少了工艺步骤，提高了生产效率。由于掩模板的造价十分昂贵，因此还进一步减少了生产成本。并且，由于间隙壁的存在，使得最终所形成底部电极的尺寸小于传统工艺的尺寸，因此减小了底部电极与相变层的接触面积，从而使得底部电极对相变层具有良好的加热效果，提高了相变存储器的读写速度，而且两者的接触面积可以通过工艺进行调整，简单方便，易于生产制造。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，
图1A至图1C是传统的制作相变存储器元件结构的剖面示意图；
图2A至2F是根据本发明一个实施例制作相变存储器元件结构的示意图；
图3是根据本发明一个实施例制作相变存储器元件结构的工艺流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底了解本发明，将在下列的描述中提出详细的步骤，以便说明本发明是如何来制作半导体器件结构的。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下列说明，本发明的优点和特征将更清楚。需要说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、清晰地辅助说明本发明实施例的目的。应当了解，当提到一层在另一层“上”时，该层可以直接在上面，或者可以有一个或多个中间层。另外，还应该理解，提到一层在两个层“之间”时，它可以只是在两个层之间的层，或也可以有一个或多个中间层。
如图2A所示，提供基底201。基底201上形成有栅极、源/漏极等结构，为简化起见，这些结构在图中均未示出。在基底201上形成层间介质层202，材料可以选择为低k(介电常数)材料。层间介质层202中具有至少一个露出上表面的由导电材料做成的导电插销203，例如钨插销。基底201、层间介质层202和导电插销203共同构成前端器件结构241。在前端器件结构241的表面形成介电层204。介电层204的材料可以是氧化物，例如氧化硅，形成方式可以是CVD(化学气相沉积)法。在介电层204上形成绝缘层205，绝缘层205的结构可以单层结构，例如为仅为一层氮化物，氮化物可以是氮化硅，也可以是多层结构，例如包括形成于介电层204之上的氮化物层和形成于氮化物层之上的氧化物层。然后，采用掩模板(未示出)图案化绝缘层205，形成具有第一开口206的绝缘层205。第一开口的尺寸一般为80～100纳米，位置位于导电插销203的正上方。需要指出的是，介电层204和绝缘层205的材料可以采用相同的材料，例如均为氧化物。本实施例中采用介电层204为氧化物而绝缘层205为氮化物的不同材料，这样可以通过选择刻蚀气体来控制刻蚀的深度，即可以在刻蚀形成第一开口206时停留在介电层204表面，不致于发生过度刻蚀而刻蚀到层间介质层202从而对层间介质层202造成一定的伤害。
如图2B所示，在如图2A所示的结构上，即在第一开口206中和绝缘层205上形成间隙壁材料层207，厚度大约为40～50纳米，形成方式可以是CVD法，材料可以是氮化物，例如氮化硅。但是，由于在形成间隙壁材料层207的时候，会间接地减小第一开口206的尺寸，第一开口206的尺寸越小，其内形成间隙壁材料层的难度越大，因此在第一开口206中不可能形成过厚的间隙壁材料层207。
如图2C所示，采用CMP或刻蚀等方式去除绝缘层205表面和介电层204表面的间隙壁材料层207，剩余的间隙壁材料层207在绝缘层205的侧壁上形成间隙壁208A和208B。间隙壁208A和208B的存在进一步缩小了第一开口206的尺寸，例如将第一开口206的尺寸缩小到30～60纳米。然后以绝缘层205和间隙壁208A与208B为掩膜，刻蚀介电层204，形成第二开口209，即露出部分导电插销203的上表面。
如图2D所示，如图2C所示的结构上形成底部电极材料层210，即绝缘层205上和第二开口209中形成底部电极材料层210。材料可以是掺杂多晶硅、W、TiN或TiAlN，还可以是其它硅化物材料，该硅化物材料还可以是包含选自由Ag、Au、Al、Cu、Cr、Co、Ni、Ti、Sb、V、Mo、Ta、Nb、Ru、W、Pt、Pd、Zn和Mg组成的组中的至少一种金属元素的硅化物，优选为WSi，形成方式可以是CVD法或PVD(物理气相沉积)法等。
如图2E所示，进行形成底部电极211的步骤，同时形成第三开口212。可以选用刻蚀方式来回蚀底部电极材料层210，使其高度低于绝缘层205，也可以先采用CMP方式去除底部电极材料层210高出绝缘层205的部分，然后通过刻蚀方式来回蚀底部电极材料层210，使其高度低于绝缘层205。采用CMP法去除部分底部电极材料层210的速度较快，可以缩短生产周期以提高生产效率。
如图2F所示，在第三开口212中形成相变层213，以完成相变存储器元件结构的制作。形成相变层213时可以是在如图2E所示的结构上沉积相变层213，相变层213高于绝缘层205，其图案化过程可以与后续的工艺一起进行，以节省工艺步骤。本实施例中选取相变层213与绝缘层205平齐的方式，其高出绝缘层205的部分可以通过CMP等方式来去除。形成相变层213的方式可以是CVD法或PVD法。
相变层213的材料可以是硫族化物合金，诸如锗-锑-碲(Ge-Sb-Te)、氮-锗-锑-碲(N-Ge-Sb-Te)、砷-锑-碲(As-Sb-Te)、铟-锑-碲(In-Sb-Te)、锗-铋-碲(Ge-Bi-Te)、锡-锑-碲(Sn-Sb-Te)、银-砷-锑-碲(Ag-As-Sb-Te)、金-砷-锑-碲(Au-As-Sb-Te)、锗-砷-锑-碲(Ge-As-Sb-Te)、硒-锑-碲(Se-Sb-Te)、锡-砷-锑-碲(Sn-As-Sb-Te)或砷-锗-锑-碲(As-Ge-Sb-Te)。替代地，相变材料可包括VA族中的元素-锑-碲，诸如钽-锑-碲(Ta-Sb-Te)、铌-锑-碲(Nb-Sb-Te)或钒-锑-碲(V-Sb-Te)，还可以是VA族中的元素-锑-硒，例如钽-锑-硒(Ta-Sb-Se)、铌-锑-硒(Nb-Sb-Se)或钒-锑-硒(V-Sb-Se)等。另外，相变材料可包括VIA族中的元素-锑-碲，例如钨-锑-碲(W-Sb-Te)、钼-锑-碲(Mo-Sb-Te)或铬-锑-碲(Cr-Sb-Te)等，VIA族中的元素-锑-硒，例如钨-锑-硒(W-Sb-Se)、钼-锑-硒(Mo-Sb-Se)或铬--锑-硒(Cr-Sb-Se)，还可以例如是Ga-Sb、Ge-Sb、In-Sb、In-Se、Sb2-Te3或Ge-Te合金中的一种或更多种，或可以包括Ag-In-Sb-Te、(Ge-Sn)-Sb-Te、Ge-Sb-(Se-Te)或Te81-G15-Sb2-S2合金中的一种或更多种。相变层213的材料还可由具有多个电阻状态的过渡金属氧化物制成，例如，相变层213的材料可以由选自包括NiO、TiO2、HfO、Nb2O5、ZnO、WO3和CoO或GST(Ge2Sb2Te5)或PCMO(PrxCa1-xMnO3)的组中的至少一种材料制成。本实施例中，相变层213的材料选择为Ge2Sb2Te5(GST)。
然后，进行后续的形成保护层以及顶部电极等工艺，完成整个相变存储器件的制作。
根据本实施例制作的相变存储器元件结构，采用自对准的方式使相变层与底部电极之间完全对准，不会出现相变层未完全覆盖底部电极的问题，进一步地还减少了掩模板的使用，即在形成相变层时不需要再使用掩模板，减少了工艺步骤，提高了生产效率。由于掩模板的造价十分昂贵，因此还进一步减少了生产成本。并且，由于间隙壁的存在，使得最终所形成底部电极的尺寸小于传统工艺的尺寸，即底部电极的尺寸大概在30～60nm之间，远远小于传统工艺所形成的底部电极的尺寸，因此，减小了底部电极与相变层的接触面积，从而使得底部电极对相变层具有良好的加热效果，提高了相变存储器的读写速度，而且两者的接触面积可以通过工艺进行调整，简单方便，易于生产制造。
如图3所示，为根据本发明实施例的制作相变存储器元件结构的工艺流程图。在步骤301中，提供前端器件结构，前端器件结构具有至少一个露出表面的导电插销。在步骤302中，在前端器件结构上形成介电层。在步骤303中，在介电层上形成具有第一开口的绝缘层，第一开口位于导电插销的正上方。在步骤304中，在第一开口的侧壁上形成间隙壁。在步骤305中，以具有形成了间隙壁的第一开口的绝缘层为掩膜，刻蚀介电层，形成第二开口，露出导电插销的上表面。在步骤306中，在第二开口中形成高度低于绝缘层的底部电极。在步骤307中，在底部电极上形成相变层。
根据如上所述的实施例制造的相变存储器元件结构可应用于多种集成电路(IC)中。根据本发明的IC例如是存储器电路，如随机存取存储器(RAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、静态RAM(SRAM)、或只读存储器(ROM)等等。根据本发明的IC还可以是逻辑器件，如可编程逻辑阵列(PLA)、专用集成电路(ASIC)、合并式DRAM逻辑集成电路(掩埋式动态随机存取存储器)、射频器件或任意其他电路器件。根据本发明的IC芯片可用于例如用户电子产品，如个人计算机、便携式计算机、游戏机、蜂窝式电话、个人数字助理、摄像机、数码相机、手机等各种电子产品中，尤其是射频产品中。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (10)
1.一种制作相变存储器元件结构的方法，包括：
提供前端器件结构，所述前端器件结构具有露出表面的导电插销；
在所述前端器件结构上形成介电层；
在所述介电层上形成具有第一开口的绝缘层，所述第一开口位于所述导电插销的正上方；
在所述第一开口的侧壁上形成间隙壁；
以具有形成了所述间隙壁的第一开口的绝缘层为掩膜，刻蚀所述介电层，形成第二开口，露出所述导电插销的上表面；
在所述第二开口中形成高度低于所述绝缘层的底部电极；
在所述底部电极上形成相变层。
2.如权利要求1所述的方法，其特征在于，所述介电层的材料为氧化物。
3.如权利要求1所述的方法，其特征在于，所述绝缘层是单层结构或多层结构。
4.如权利要求3所述的方法，其特征在于，所述绝缘层是氮化物层或包括氮化物层以及形成于所述氮化物层上的氧化物层。
5.如权利要求1所述的方法，其特征在于，所述间隙壁的材料是氮化物。
6.如权利要求5所述的方法，其特征在于，所述间隙壁的材料是氮化硅。
7.如权利要求1所述的方法，其特征在于，所述底部电极的材料是多晶硅、W、TiN、TiAlN或WSi。
8.如权利要求1所述的方法，其特征在于，所述相变层的高度高于所述绝缘层或与所述绝缘层的顶部齐平。
9.一种包含由权利要求1～8中任一项所述的方法形成的相变存储器元件结构的集成电路，其中所述集成电路选自随机存取存储器、动态随机存取存储器、同步随机存取存储器、静态随机存取存储器、只读存储器、可编程逻辑阵列、专用集成电路、掩埋式动态随机存取存储器和射频器件。
10.一种包含由权利要求1～8中任一项所述的方法形成的相变存储器元件结构的电子设备，其中所述电子设备选自个人计算机、便携式计算机、游戏机、蜂窝式电话、个人数字助理、摄像机和数码相机。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010101827776A CN102254864A (zh) | 2010-05-20 | 2010-05-20 | 一种制作相变存储器元件结构的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010101827776A CN102254864A (zh) | 2010-05-20 | 2010-05-20 | 一种制作相变存储器元件结构的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102254864A true CN102254864A (zh) | 2011-11-23 |
Family
ID=44982027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010101827776A Pending CN102254864A (zh) | 2010-05-20 | 2010-05-20 | 一种制作相变存储器元件结构的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102254864A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114665010A (zh) * | 2020-12-22 | 2022-06-24 | 国际商业机器公司 | 基于传递长度相变材料（pcm）的桥接单元 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060138467A1 (en) * | 2004-12-29 | 2006-06-29 | Hsiang-Lan Lung | Method of forming a small contact in phase-change memory and a memory cell produced by the method |
| CN1960020A (zh) * | 2005-11-02 | 2007-05-09 | 尔必达存储器株式会社 | 非易失存储元件及其制造方法 |
| CN1988200A (zh) * | 2005-12-20 | 2007-06-27 | 财团法人工业技术研究院 | 间隙壁电极侧接式相变化存储器及其制造方法 |
| US20070155172A1 (en) * | 2005-12-05 | 2007-07-05 | Macronix International Co., Ltd. | Manufacturing Method for Phase Change RAM with Electrode Layer Process |
| CN101567420A (zh) * | 2009-06-02 | 2009-10-28 | 中国科学院上海微系统与信息技术研究所 | 相变存储器加热电极的制备方法 |
-
2010
- 2010-05-20 CN CN2010101827776A patent/CN102254864A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060138467A1 (en) * | 2004-12-29 | 2006-06-29 | Hsiang-Lan Lung | Method of forming a small contact in phase-change memory and a memory cell produced by the method |
| CN1960020A (zh) * | 2005-11-02 | 2007-05-09 | 尔必达存储器株式会社 | 非易失存储元件及其制造方法 |
| US20070155172A1 (en) * | 2005-12-05 | 2007-07-05 | Macronix International Co., Ltd. | Manufacturing Method for Phase Change RAM with Electrode Layer Process |
| CN1988200A (zh) * | 2005-12-20 | 2007-06-27 | 财团法人工业技术研究院 | 间隙壁电极侧接式相变化存储器及其制造方法 |
| CN101567420A (zh) * | 2009-06-02 | 2009-10-28 | 中国科学院上海微系统与信息技术研究所 | 相变存储器加热电极的制备方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114665010A (zh) * | 2020-12-22 | 2022-06-24 | 国际商业机器公司 | 基于传递长度相变材料（pcm）的桥接单元 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101241966B (zh) | 电阻随机存取存储单元装置 | |
| KR100668824B1 (ko) | 상변환 기억 소자 및 그 제조방법 | |
| CN100524880C (zh) | 具有热隔离结构的ⅰ型相变化存储单元 | |
| CN102097587B (zh) | 具有宽广相变化元素与小面积电极接点的存储器装置 | |
| US7993962B2 (en) | I-shaped phase change memory cell | |
| US7514705B2 (en) | Phase change memory cell with limited switchable volume | |
| CN100593866C (zh) | 隔离片电极小管脚相变随机存取存储器及其制造方法 | |
| US7709822B2 (en) | Phase change memory and manufacturing method thereof | |
| US7863596B2 (en) | Ring heater for a phase change memory device | |
| US9747975B2 (en) | Multi-level phase change memory | |
| US9196827B2 (en) | Non-volatile memory devices having dual heater configurations and methods of fabricating the same | |
| US20150188050A1 (en) | Dual resistance heater for phase change devices and manufacturing method thereof | |
| US9048423B2 (en) | Memory storage device and method of manufacturing the same | |
| US20090291546A1 (en) | Programmable Via Devices | |
| JP2010087007A (ja) | 相変化メモリ装置及びその製造方法 | |
| CN102347442A (zh) | 一种制作相变存储器件结构的方法 | |
| KR100842903B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| US20090101885A1 (en) | Method of producing phase change memory device | |
| CN102403454A (zh) | 一种制作相变存储器元件的方法 | |
| US7985693B2 (en) | Method of producing phase change memory device | |
| CN100502084C (zh) | 具有热绝缘层的薄膜相变化单元及其制造方法 | |
| CN102254864A (zh) | 一种制作相变存储器元件结构的方法 | |
| CN101312231A (zh) | 相变化存储器装置及其制造方法 | |
| KR100650719B1 (ko) | 상변환 기억 소자 및 그 제조방법 | |
| KR100997785B1 (ko) | 상변환 기억 소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20130106 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20130106 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation Applicant after: Semiconductor Manufacturing International (Beijing) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20111123 |