CN102237893A - 一种信号处理设备 - Google Patents
一种信号处理设备 Download PDFInfo
- Publication number
- CN102237893A CN102237893A CN201010156302XA CN201010156302A CN102237893A CN 102237893 A CN102237893 A CN 102237893A CN 201010156302X A CN201010156302X A CN 201010156302XA CN 201010156302 A CN201010156302 A CN 201010156302A CN 102237893 A CN102237893 A CN 102237893A
- Authority
- CN
- China
- Prior art keywords
- unit
- signal
- output signal
- coupled
- feed forward
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000638 solvent extraction Methods 0.000 claims abstract description 53
- 238000004891 communication Methods 0.000 claims abstract description 25
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 238000011084 recovery Methods 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Images
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
本发明涉及一种信号处理设备，尤其涉及一种可以用来在一通信系统中降低时序恢复回路延迟并且提高信号对噪声比值的信号处理设备。一种信号处理设备，包括有一第一前馈均衡单元、一第一数据分割单元、一第二前馈均衡单元与一第二数据分割单元，其中该第一前馈均衡单元用于依据一数字输入信号进行补偿以产生一第一均衡信号，该第一数据分割单元耦接于该第一前馈均衡单元，并且用于依据该第一均衡信号进行补偿以产生一第二均衡信号，以及该第二数据分割单元耦接于该第二前馈均衡单元，并且用于依据该第二均衡信号来产生一第二输出信号。
Description
技术领域
本发明涉及一种信号处理设备，尤其涉及一种可以用来在一通信系统中降低时序恢复回路延迟(timing recovery loop delay)并且提高信号对噪声比值(signal to noise ratio，SNR)的信号处理设备。
背景技术
一般而言，在一有线传输通信系统(例如10G Base-T系统、Giga以太网(Ethernet)系统或是10/100以太网系统)中，由于信号经过该有线传输通信系统中的通道时会有所衰减，所以常常需要一前馈均衡器(feed forwardequalizer，FFE)或是包含有一前馈均衡器以及一反馈均衡器(feedbackequalizer，FBE)的一决策反馈均衡器(decision feedback equalizer，DFE)来将通道效应消除。
发明内容
有鉴于此，本发明的目的之一在于提供一种可以用来在一通信系统中降低时序恢复回路延迟(timing recovery loop delay)并且提高信号对噪声比值(signal noise to ratio，SNR)的信号处理设备。
依据本发明的权利要求书，其公开一种用于一通信系统中的信号处理设备，该通信系统包含有至少一通道，该信号处理设备包含有：一第一前馈均衡单元、一第一数据分割单元、一第二前馈均衡单元以及一第二数据分割单元，其中，该第一前馈均衡单元用于依据对应于该通道的一数字输入信号进行补偿以产生一第一均衡信号；该第一数据分割单元耦接于该第一前馈均衡单元，并且用于依据该第一均衡信号来产生一第一输出信号；该第二前馈均衡单元耦接于该第一数据分割单元，并且用于依据该第一均衡信号进行补偿以产生一第二均衡信号；以及该第二数据分割单元耦接于该第二前馈均衡单元，并且用于依据该第二均衡信号来产生一第二输出信号。
附图说明
图1所绘示的是本发明的一第一实施例的信号处理设备的示意图。
图2所绘示的是本发明的一第二实施例的信号处理设备的示意图。
图3所绘示的是本发明的一第三实施例的信号处理设备的示意图。
图4所绘示的是本发明的一第四实施例的信号处理设备的示意图。
【主要元件符号说明】
100、200、300、400：信号处理设备
210：模拟/数字转换器
220：第一前馈均衡单元
230：第一数据分割单元
240：第二前馈均衡单元
250：第二数据分割单元
260：第一加法单元
270：第二加法单元
280：干扰消除模块
290：反馈均衡单元
295：第三加法单元
具体实施方式
在本说明书以及后续的权利要求书当中使用了某些词汇来指称特定的元件，而本领域技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个元件，本说明书及后续的权利要求书并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的准则，在通篇说明书及后续的权利要求书当中所提及的「包含有」为一开放式的用语，故应解释成[包含有但不限定于]，此外，[耦接]一词在此指包含有任何直接及间接的电气连接手段，因此，若文中描述一第一设备耦接于一第二设备，则代表该第一设备可以直接电气连接于该第二设备，或通过其他设备或连接手段间接地电气连接至该第二设备。
本发明涉及可以设置于一通信系统内部的一种信号处理设备，并且本说明书将会举例说明一些关于应用本发明的信号处理设备的实施例，但是本领域技术人员应该能了解到本发明的信号处理设备也可以应用于其他各种相似类型的通信系统中，而并不局限于以下的说明中所提供的特定实施例或是实现这些特定实施例的技术特征的特定电路架构。
一般而言，本发明的信号处理设备可以应用于任何种类的通信系统中，在本说明书中公开一种应用于包含有10G Base-T系统、Giga以太网(Ethernet)系统或是10/100以太网系统的通信系统中的信号处理设备，但这只是用于举例说明，而不是本发明的限制条件，此外，在不影响本发明技术公开的状况下，本说明书中将利用包含有10G Base-T系统、Giga以太网(Ethernet)系统或是10/100以太网系统的通信系统作为一个例子来说明本发明的信号处理设备的详细架构与操作原理。
请参考图1，图1所绘示的是本发明的一第一实施例的信号处理设备100的简化方块示意图，信号处理设备100使用于一通信系统(未显示)中，并且该通信系统包含有多个通道(未显示)。如图1所示，信号处理设备100包含有一模拟/数字转换器(analog-to-digital converter，ADC)210、一第一前馈均衡单元220、一第一数据分割单元230、一第二前馈均衡单元240、一第二数据分割单元250、一第一加法单元260、一第二加法单元270、一干扰消除模块280以及一反馈均衡单元290，其中，第一前馈均衡单元220的一抽头数量(tap number)小于第二前馈均衡单元240的一抽头数量。另外，模拟/数字转换器210耦接于该多个通道其中之一通道(未显示)，并且用来对该通道的一模拟输入信号(未显示)进行模拟/数字转换以产生一数字输入信号(未显示)，而第一前馈均衡单元220用于依据对应于该通道的该数字输入信号进行一初步的补偿以产生一第一均衡信号(未显示)，并输出第一均衡信号至第一加法单元260；第一加法单元260耦接于第一前馈均衡单元220、第一数据分割单元230、干扰消除模块280与反馈均衡单元290，并且用于依据该第一均衡信号、干扰消除模块280输出的一干扰消除信号(未显示)与反馈均衡单元290输出的一反馈均衡信号来产生一第三输出信号(未显示)至第一数据分割单元230、第二加法单元270与第二前馈均衡单元240；此外，第一数据分割单元230用于依据该第三输出信号来产生一第一输出信号(未显示)，而第二加法单元270耦接于第一加法单元260与第一数据分割单元230，并且用于依据该第三输出信号与该第一输出信号来产生一第四输出信号(未显示)至干扰消除模块280，以及干扰消除模块280耦接于第一加法单元260与第二加法单元270，并且用于依据该第四输出信号来产生干扰消除信号至第一加法单元260，在此请注意，干扰消除模块280可以包含有一回音消除器(echo canceller)(未显示)以及多个近端串音消除器(nearend crosstalk canceller，NEXT canceller)(未显示)，其中，该回音消除器用于消除该通道的干扰，以及该多个近端串音消除器用于消除来自于该多个通道中的其它通道的干扰；另外，第二前馈均衡单元240用于依据该第三输出信号进行一细部的补偿以产生一第二均衡信号(未显示)，以及第二数据分割单元250耦接于第二前馈均衡单元240，并且用于依据该第二均衡信号来产生一第二输出信号(未显示)。此外，在此请注意，上述的实施例仅作为本发明的举例说明，而不是本发明的限制条件，举例来说，反馈均衡单元290并不是本发明中的信号处理设备200的必要元件，因此在特定情况下可以选择性地省略反馈均衡单元290。
请参考图2，图2所绘示的是本发明的一第二实施例的信号处理设备200的简化方块示意图，信号处理设备200同样也是使用于一通信系统(未显示)中，并且该通信系统包含有多个通道(未显示)。其中，由本发明的第二实施例中的信号处理设备200系与本发明的第一实施例中的信号处理设备100具有类似的架构，因此在图2中的信号处理设备200的部分元件符号使用与图1中的信号处理设备100一样的元件符号。如同本发明的第一实施例中的信号处理设备100，本发明的第二实施例中的信号处理设备200也包含有一模拟/数字转换器210、一第一前馈均衡单元220、一第一数据分割单元230、一第二前馈均衡单元240、一第二数据分割单元250、一第一加法单元260、一第二加法单元270、一干扰消除模块280以及一反馈均衡单元290，此外，信号处理设备300另包含有一第三加法单元295，其中，第一前馈均衡单元220的一抽头数量同样也是小于第二前馈均衡单元240的一抽头数量。模拟/数字转换器210耦接于该多个通道其中之一通道(未显示)，并且用来对该通道的一模拟输入信号(未显示)进行模拟/数字转换以产生一数字输入信号(未显示)，而第一前馈均衡单元220用于依据对应于该通道的该数字输入信号进行一初步的补偿以产生一第一均衡信号(未显示)至第一加法单元260；第一加法单元260耦接于第一前馈均衡单元220、第一数据分割单元230与干扰消除模块280，并且用于依据该第一均衡信号与干扰消除模块280的一干扰消除信号(未显示)来产生一第三输出信号(未显示)至第一数据分割单元230、第二加法单元270与第二前馈均衡单元240；此外，第一数据分割单元230用于依据该第三输出信号来产生一第一输出信号(未显示)，而第二加法单元270耦接于第一加法单元260与第一数据分割单元230，并且用于依据该第三输出信号与该第一输出信号来产生一第四输出信号(未显示)至干扰消除模块280，以及干扰消除模块耦接于第一加法单元260与第二加法单元270，并且用于依据该第四输出信号来产生该干扰消除信号至第一加法单元260，在此请注意，干扰消除模块280可以包含有一回音消除器(echo canceller)(未显示)以及多个近端串音消除器(near end crosstalkcanceller，NEXT canceller)(未显示)，其中，该回音消除器用于消除该通道的干扰，以及该多个近端串音消除器用于消除来自于该多个通道中的其它通道的干扰；另外，第二前馈均衡单元240用于依据该第三输出信号进行一细部的补偿以产生一第二均衡信号(未显示)，并且第三加法单元295耦接于第二前馈均衡单元240、反馈均衡单元290与第二数据分割单元250，其中，第三加法单元295依据第二均衡信号与反馈均衡单元290的一反馈均衡信号来产生一第五输出信号(未显示)，以及第二数据分割单元250依据第五输出信号来产生一第二输出信号(未显示)。此外，在此请注意，上述的实施例仅作为本发明的举例说明，而不是本发明的限制条件，举例来说，反馈均衡单元290以及第三加法单元295并不是本发明中的信号处理设备300的必要元件，因此在特定情况下可以选择性地省略反馈均衡单元290以及第三加法单元295。
请参考图3，图3所绘示的是本发明的一第三实施例的信号处理设备300的简化方块示意图，信号处理设备300同样也是使用于一通信系统(未显示)中，并且该通信系统包含有至少一通道(未显示)。其中，由本发明的第三实施例中的信号处理设备300系与本发明的第二实施例中的信号处理设备200具有类似的架构，因此在图3中的信号处理设备300的元件符号使用与图2中的信号处理设备200一样的元件符号。如同本发明的第二实施例中的信号处理装置200，本发明的第三实施例中的信号处理设备300也包含有一模拟/数字转换器210、一第一前馈均衡单元220、一第一数据分割单元230、一第二前馈均衡单元240、一第二数据分割单元250、一第一加法单元260、一第二加法单元270、一干扰消除模块280、一反馈均衡单元290以及一第三加法单元295，其中，第一前馈均衡单元220的一抽头数量同样也是小于第二前馈均衡单元240的一抽头数量。模拟/数字转换器210耦接于该多个通道其中之一通道(未显示)，并且用来对该通道的一模拟输入信号(未显示)进行模拟/数字转换以产生一数字输入信号(未显示)，而第一加法单元260耦接于第一前馈均衡单元220、干扰消除模块280与模拟/数字转换器210，并且用于依据一干扰消除信号(未显示)与该数字输入信号来产生一第三输出信号(未显示)至第一前馈均衡单元220；第一前馈均衡单元220用于依据该第三输出信号进行一初步的补偿以产生一第一均衡信号(未显示)至第一数据分割单元230、第二加法单元270以及第二前馈均衡单元240，而第一数据分割单元230耦接于第一前馈均衡单元220，并且用于依据该第一均衡信号来产生一第一输出信号(未显示)；第二加法单元270耦接于第一前馈均衡单元220与第一数据分割单元230，并且用于依据该第一均衡信号与该第一输出信号来产生一第四输出信号(未显示)至干扰消除模块280，以及干扰消除模块280耦接于第一加法单元260与第二加法单元270，并且用于依据该第四输出信号来产生该干扰消除信号至第一加法单元260，在此请注意，干扰消除模块280可以包含有一回音消除器(echo canceller)(未显示)以及多个近端串音消除器(near end crosstalk canceller，NEXT canceller)(未显示)，其中，该回音消除器用于消除该通道的干扰，以及该多个近端串音消除器用于消除来自于该多个通道中的其它通道的干扰；另外，第二前馈均衡单元240用于依据该第一均衡信号进行一细部的补偿以产生一第二均衡信号(未显示)，并且第三加法单元295耦接于第二前馈均衡单元240、反馈均衡单元290与第二数据分割单元250，其中，第三加法单元295依据第二均衡信号与反馈均衡单元290的一反馈均衡信号来产生一第五输出信号(未显示)，以及第二数据分割单元250依据第五输出信号来产生一第二输出信号(未显示)。此外，在此请注意，上述的实施例仅作为本发明的举例说明，而不是本发明的限制条件，举例来说，反馈均衡单元290以及第三加法单元295并不是本发明中的信号处理设备300的必要元件，因此在特定情况下可以选择性地省略反馈均衡单元290以及第三加法单元295。
请参考图4，图4所绘示的是本发明的一第四实施例的信号处理设备400的简化方块示意图，信号处理设备400同样也是使用于一通信系统(未显示)中，并且该通信系统包含有至少一通道(未显示)。其中，由本发明的第四实施例中的信号处理设备400系与本发明的第三实施例中的信号处理设备300具有类似的架构，因此在图4中的信号处理设备400的元件符号使用与图3中的信号处理设备400一样的元件符号。如同本发明的第三实施例中的信号处理设备300，本发明的第四实施例中的信号处理设备400也包含有一模拟/数字转换器210、一第一前馈均衡单元220、一第一数据分割单元230、一第二前馈均衡单元240、一第二数据分割单元250、一第一加法单元260、一第二加法单元270、一干扰消除模块280、一反馈均衡单元290以及一第三加法单元295，其中，第一前馈均衡单元220的一抽头数量同样也是小于第二前馈均衡单元240的一抽头数量。模拟/数字转换器210耦接于该多个通道其中之一通道(未显示)，并且用来对该通道的一模拟输入信号(未显示)进行模拟/数字转换以产生一数字输入信号(未显示)，而第一加法单元260耦接于第一前馈均衡单元220、干扰消除模块280与模拟/数字转换器210，并且用于依据一干扰消除信号(未显示)与该数字输入信号来产生一第三输出信号(未显示)至第一前馈均衡单元220；第一前馈均衡单元220用于依据该第三输出信号进行一初步的补偿以产生一第一均衡信号(未显示)至第三加法单元295，而第三加法单元295耦接于第一前馈均衡单元220、反馈均衡单元290、第二加法单元270、第二前馈均衡单元240与第一数据分割单元230，其中，第三加法单元295依据该第一均衡信号与反馈均衡单元290的一反馈均衡信号来产生一第五输出信号(未显示)至第二加法单元270、第二前馈均衡单元240与第一数据分割单元230，而第一数据分割单元230依据该第五输出信号来产生一第一输出信号(未显示)至第二加法单元270，以及第二加法单元270依据该第五输出信号与该第一输出信号来产生一第四输出信号(未显示)至干扰消除模块280，而干扰消除模块280耦接于第一加法单元260与第二加法单元270，并且用于依据该第四输出信号来产生该干扰消除信号至第一加法单元260，在此请注意，干扰消除模块280可以包含有一回音消除器(echo canceller)(未显示)以及多个近端串音消除器(near end crosstalk canceller，NEXT canceller)(未显示)，其中，该回音消除器用于消除该通道的干扰，以及该多个近端串音消除器用于消除来自于该多个通道中的其它通道的干扰；另外，第二前馈均衡单元240依据该第五输出信号进行一细部的补偿以产生一第二均衡信号(未显示)至第二数据分割单元，以及第二数据分割单元250耦接于第二前馈均衡单元240，并且用于依据该第二均衡信号来产生一第二输出信号(未显示)。此外，在此请注意，上述的实施例仅作为本发明的举例说明，而不是本发明的限制条件，举例来说，反馈均衡单元290并不是本发明中的信号处理设备200的必要元件，因此在特定情况下可以选择性地省略反馈均衡单元290。
综上所述，由于本发明所公开的信号处理设备包含有一较短的第一前馈均衡单元以及一较长的第二前馈均衡单元(亦即第一前馈均衡单元的一抽头数量小于第二前馈均衡单元的一抽头数量)，以构成一具有较短时序恢复回路(timing recovery loop)的架构，因此可以用来在一通信系统中降低时序恢复回路延迟(timing recovery loop delay)，并且还可以提高信号对噪声比值(signal to noise ratio，SNR)。
以上所述仅为本发明的实施例，凡依本发明权利要求书所做的均等变化与修饰，皆应属本发明的涵盖范围。
Claims (10)
1.一种用于一通信系统中的信号处理设备，该通信系统包含有至少一通道，该信号处理设备包含有：
一第一前馈均衡单元，用于依据对应于该通道的一数字输入信号进行补偿以产生一第一均衡信号；
一第一数据分割单元，耦接于该第一前馈均衡单元，用于依据该第一均衡信号来产生一第一输出信号；
一第二前馈均衡单元，耦接于该第一数据分割单元，用于依据该第一均衡信号进行补偿以产生一第二均衡信号；以及
一第二数据分割单元，耦接于该第二前馈均衡单元，用于依据该第二均衡信号来产生一第二输出信号。
2.如权利要求1所述的信号处理设备，其中该第一前馈均衡单元的一抽头数量小于该第二前馈均衡单元的一抽头数量。
3.如权利要求1所述的信号处理设备，另包含有：
一第一加法单元，耦接于该第一前馈均衡单元与该第一数据分割单元的间，用于依据该第一均衡信号与一干扰消除信号来产生一第三输出信号至该第一数据分割单元与该第二前馈均衡单元；
一第二加法单元，耦接于该第一加法单元与该第一数据分割单元的间，用于依据该第三输出信号与该第一输出信号来产生一第四输出信号；以及
一干扰消除模块，耦接于该第一加法单元与该第二加法单元的间，用于依据该第四输出信号来产生该干扰消除信号至该第一加法单元。
4.如权利要求3所述的信号处理设备，另包含有：
一反馈均衡单元，耦接于该第一加法单元；
其中该第一加法单元依据该第一均衡信号、该干扰消除信号与该反馈均衡单元的一反馈均衡信号来产生该第三输出信号。
5.如权利要求3所述的信号处理设备，另包含有：
一第三加法单元，耦接于该第二前馈均衡单元与该第二数据分割单元的间；以及
一反馈均衡单元，耦接于该第三加法单元；
其中该第三加法单元依据该第二均衡信号与该反馈均衡单元的一反馈均衡信号来产生一第五输出信号，以及该第二数据分割单元依据该第五输出信号来产生该第二输出信号。
6.如权利要求3所述的信号处理设备，其中该通信系统包含有多个通道，以及该干扰消除模块包含有：
一回音消除器，用于消除该通道的干扰；以及
至少一个近端串音消除器，用于消除来自其它通道的干扰。
7.如权利要求1所述的信号处理设备，另包含有：
一模拟/数字转换器，耦接于该通道，用来对该通道的一模拟输入信号进行模拟/数字转换以产生该数字输入信号；
一第一加法单元，耦接于该第一前馈均衡单元与该模拟/数字转换器之间，用于依据一干扰消除信号与该数字输入信号来产生一第三输出信号至该第一前馈均衡单元；
一第二加法单元，耦接于该第一加法单元与该第一数据分割单元的间，用于依据该第一均衡信号与该第一输出信号来产生一第四输出信号；以及
一干扰消除模块，耦接于该第一加法单元与该第二加法单元的间，用于依据该第四输出信号来产生该干扰消除信号至该第一加法单元。
8.如权利要求7所述的信号处理设备，另包含有：
一第三加法单元，耦接于该第二前馈均衡单元与该第二数据分割单元的间；以及
一反馈均衡单元，耦接于该第三加法单元；
其中该第三加法单元依据该第二均衡信号与该反馈均衡单元所产生的一反馈均衡信号来产生一第五输出信号，以及该第二数据分割单元依据该第五输出信号来产生该第二输出信号。
9.如权利要求7所述的信号处理设备，另包含有：
一第三加法单元，耦接于该第一前馈均衡单元与该第一数据分割单元的间；以及
一反馈均衡单元，耦接于该第三加法单元；
其中该第三加法单元依据该第一均衡信号与该反馈均衡单元的一反馈均衡信号来产生一第五输出信号，而该第一数据分割单元依据该第五输出信号来产生该第一输出信号，并且该第二前馈均衡单元依据该第五输出信号进行补偿来产生该第二均衡信号，以及该第二加法单元依据该第五输出信号与该第一输出信号来产生该第四输出信号。
10.如权利要求7所述的信号处理设备，其中该通信系统包含有多个通道，以及该干扰消除模块包含有：
一回音消除器，用于消除该通道的干扰；以及
至少一个近端串音消除器，用于消除来自其它通道的干扰。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010156302XA CN102237893A (zh) | 2010-04-26 | 2010-04-26 | 一种信号处理设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010156302XA CN102237893A (zh) | 2010-04-26 | 2010-04-26 | 一种信号处理设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102237893A true CN102237893A (zh) | 2011-11-09 |
Family
ID=44888185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010156302XA Pending CN102237893A (zh) | 2010-04-26 | 2010-04-26 | 一种信号处理设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102237893A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112564733A (zh) * | 2019-09-25 | 2021-03-26 | 瑞昱半导体股份有限公司 | 具射频干扰消除机制的电子系统及相关射频干扰消除方法 |
-
2010
- 2010-04-26 CN CN201010156302XA patent/CN102237893A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112564733A (zh) * | 2019-09-25 | 2021-03-26 | 瑞昱半导体股份有限公司 | 具射频干扰消除机制的电子系统及相关射频干扰消除方法 |
| CN112564733B (zh) * | 2019-09-25 | 2022-03-11 | 瑞昱半导体股份有限公司 | 具射频干扰消除机制的电子系统及相关射频干扰消除方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7352687B2 (en) | Mixed domain cancellation | |
| US8654898B2 (en) | Digital equalizer for high-speed serial communications | |
| US7002897B2 (en) | Multiple channel interference cancellation | |
| US7590077B2 (en) | Canceller device and data transmission system | |
| CN101488780A (zh) | 消除传输端口间干扰的网络装置及其方法 | |
| US9461703B1 (en) | Interference signal compensation | |
| US8446941B2 (en) | Equalizer employing adaptive algorithm for high speed data transmissions and equalization method thereof | |
| CN101515811B (zh) | 信号处理装置 | |
| US8270461B2 (en) | Signal processing device and signal processing method utilized in communication system | |
| WO2015176224A1 (en) | Echo cancellation for high speed full duplex data transmissions | |
| CN101291152A (zh) | 用于通讯系统的接收机的干扰消除装置及其方法 | |
| CN102237893A (zh) | 一种信号处理设备 | |
| CN109873778A (zh) | 线性反馈均衡 | |
| CN102685043A (zh) | 一种信号处理设备 | |
| CN101515908B (zh) | 用于通讯系统中的信号处理装置 | |
| EP1625668B1 (en) | Multiple channel interference cancellation | |
| US8532167B2 (en) | Signal processing device having feed forward equalizing units with different tap numbers utilized in communication system | |
| US8699551B2 (en) | System for FEXT cancellation of multi-channel transceivers with precoding | |
| US10135641B1 (en) | Far end crosstalk cancellation for serdes links | |
| CN101567710A (zh) | 可消除回音及串音的接收装置及其相关接收方法 | |
| US20150207635A1 (en) | Low power twisted pair coding scheme | |
| CN102480339B (zh) | 抵消信号的时间关联性的通信系统与方法 | |
| Telang | Equalization for High-Speed Serdes: System-level Comparison of Analog and Digital Techniques | |
| US8416673B1 (en) | Canceling far end cross-talk in communication systems | |
| US20080056408A1 (en) | A receiver architecture |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| DD01 | Delivery of document by public notice |
Addressee: Fan Yaqiong Document name: Notification of Passing Preliminary Examination of the Application for Invention |
|
| C06 | Publication | ||
| PB01 | Publication | ||
| DD01 | Delivery of document by public notice |
Addressee: Fan Yaqiong Document name: Notification of Publication of the Application for Invention |
|
| DD01 | Delivery of document by public notice |
Addressee: Fan Yaqiong Document name: Notification of before Expiration of Request of Examination as to Substance |
|
| DD01 | Delivery of document by public notice |
Addressee: Fan Yaqiong Document name: Notification that Application Deemed to be Withdrawn |
|
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20111109 |