CN102227802A - 半导体基板的制造方法、半导体基板、电子器件的制造方法、和反应装置 - Google Patents

Abstract

本发明提供一种半导体基板的制造方法，其是对包括要被热处理的被热处理部的底板基板进行热处理来制造半导体基板的方法，包括：在底板基板上设置吸收电磁波而产生热、且对被热处理部选择性地加热的被加热部的步骤；对基板照射电磁波的步骤，和通过由于被加热部吸收电磁波而产生的热，降低被热处理部的晶格缺陷密度的步骤。

Description

半导体基板的制造方法、半导体基板、电子器件的制造方法、和反应装置

技术领域

本发明涉及半导体基板的制造方法、半导体基板、电子器件的制造方法、和反应装置。

背景技术

近年来，人们正在研发使用诸如GaAs之类的化合物半导体作为活性区域的各种高功能电子器件。因为上述化合物半导体的结晶性对电子器件的性能有很大影响，所以一直寻求形成结晶性优良的化合物半导体。例如，在制造将诸如GaAs之类的化合物半导体用作活性区域的电子器件的情况下，通过在与上述化合物半导体可以晶格匹配的GaAs基板或者Ge基板等上外延生长晶体薄膜，可以得到优质的晶体薄膜。

例如，专利文献1公开一种按顺序配置有GaAs基板、AlGaAs缓冲层、GaAs沟道层及GaAs的集电极层的化合物半导体外延晶片及化合物半导体装置。化合物半导体的晶体薄膜通过气相外延生长法而形成。

另一方面，非专利文献1公开了通过对外延生长于Si基板(底板基板)上的Ge的晶体薄膜进行循环热退火，提高晶体薄膜的结晶性。例如，通过在800～900℃实施热退火，可以得到平均位错密度为2.3×10⁶cm^-2的Ge晶体薄膜。这里，平均位错密度是晶格缺陷密度的一个例子。

专利文献1：特开平11-345812号公报

非专利文献1：Hsin-Chiao Luan et.al.“High-quality Ge epilayers on Siwith low threading-dislocation densities”，APPLIED PHYSIC S LETTERS，VOLUME 75，NUMBER 19，8 NOVEMBER 1999。

虽然通过在GaAs基板上或者Ge基板上晶体生长GaAs之类的化合物半导体，可以提高沟道层的晶体性，但是，由于GaAs基板及Ge基板等比Si基板价格高，所以电子器件的制造成本增加。另外，由于这些基板的散热特性不充分，所以器件的形成密度受到限制，或者器件的使用温度受到限制。因此，一直寻求使用如Si基板这样的廉价的、散热特性优良的基板的、具有优良化合物半导体的晶体薄膜的半导体基板和电子器件。

通过对形成于Si基板上的Ge薄膜实施800～900℃的退火，可以提高Ge薄膜的结晶性。但是，在基板具有耐热性低的部分的情况下，不能实施在800～900℃的退火。即，在将这样的方法用于电子器件的制造的情况下，电子器件的制造工艺受到很大限制。另外，电子器件的热设计非常复杂。

发明内容

为了解决上述技术问题，在本发明的第1方式，提供一种半导体基板的制造方法，其对底板基板进行热处理来制造半导体基板，该底板基板设置有要被热处理的被热处理部，该方法包括：在底板基板上设置被加热部的步骤，该被加热部吸收电磁波而产生热、对被热处理部选择性地加热；对底板基板照射电磁波的步骤，和通过由于被加热部吸收电磁波而产生的热，降低被热处理部的晶格缺陷密度的步骤。例如，底板基板是SOI基板或Si基板，被热处理部对电磁波的吸收系数比包含于底板基板中的Si对电磁波的吸收系数大。

在在底板基板上设置被加热部的步骤中，例如，设置包括吸收层的被加热部，该吸收层被照射电磁波所产生的热量相对于被照射的电磁波的能量的比率，比在对被热处理部照射电磁波的情况下产生的热量相对于电磁波的能量的比率大，且该吸收层设置于被热处理部上方。在降低晶格缺陷密度的步骤中，通过由于吸收层吸收电磁波而产生的热，降低被热处理部的晶格缺陷密度。该制造方法在降低晶格缺陷密度的步骤中，使Si_xGe_1-x晶体(0≤x＜1)的晶格缺陷密度降低到10⁵cm^-2以下。

该制造半导体基板的方法，还可以包括在底板基板上形成电子元件的步骤。例如，吸收层被照射电磁波所产生的热量相对于电磁波的能量的比率，比对电子元件的至少一部分照射电磁波的情况下产生的热量相对于电磁波的能量的比率大。吸收层对电磁波的吸收系数可以比电子元件的至少一部分对电磁波的吸收系数大。该制造方法还可以包括在电子元件的上方形成保护电子元件不受电磁波影响的保护层的步骤。在对底板基板照射电磁波的步骤中，可以对底板基板照射如下电磁波，即在被热处理部中的吸收系数比在将底板基板切割而制造的电子器件上的被热处理部以外中的区域的吸收系数大的电磁波。

制造半导体基板的方法还可以包括使作为被热处理部的Si_xGe_1-x晶体(0≤x＜1)的前体在底板基板上生长成为晶体的步骤。制造半导体基板的方法还可以包括：在降低晶格缺陷密度的步骤之后，使与Si_xGe_1-x晶体(0≤x＜1)晶格匹配或准晶格匹配的III-V族化合物半导体晶体生长的步骤。制造半导体基板的方法还可以包括在使Si_xGe_1-x晶体的前体生长成为晶体的步骤之后，不将底板基板暴露在大气中而使晶格缺陷密度降低的步骤。制造半导体基板的方法可以在同一反应容器中进行使Si_xGe_1-x晶体的前体生长成为晶体的步骤和使晶格缺陷密度降低的步骤。

制造半导体基板的方法例如在使III-V族化合物半导体晶体生长的步骤中，使用在降低晶格缺陷密度的步骤中照射电磁波的光源，再次对底板基板照射电磁波。另外，该制造方法在降低晶格缺陷密度的步骤中，可以对底板基板整体均匀地照射电磁波。该制造方法在降低晶格缺陷密度的步骤中，可以对底板基板脉冲状地照射电磁波多次。制造半导体基板的方法，可以在从设置有被热处理部的底板基板的主面的背面侧加热的同时，从底板基板的主面侧照射电磁波。

制造半导体基板的方法，包括：在电子元件的上方形成阻挡被热处理部的前体在底板基板上生长成为晶体的阻挡层的步骤、在阻挡层上形成贯通至底板基板的开口的步骤、在开口内设置作为被热处理部的晶种的步骤、形成加热晶种的吸收层的步骤、和通过照射电磁波对晶种进行退火的步骤，其中，阻挡层保护电子元件不受电磁波影响。该制造方法在退火步骤之后，还可以包括使与晶种晶格匹配或准晶格匹配的化合物半导体晶体生长的步骤。晶种例如是Si_xGe_1-x晶体(0≤x＜1)，化合物半导体是III-V族化合物半导体。阻挡层的至少一部分可以配置于吸收层和晶种之间。

在本发明的第2方式中，提供一种半导体基板，其包括：底板基板、设置于底板基板上的Si_xGe_1-x晶体(0≤x＜1)、和通过吸收被照射到底板基板上的电磁波而产生的热来对Si_xGe_1-x晶体选择性地加热的吸收层，Si_xGe_1-x晶体的晶格缺陷密度在10⁵cm^-2以下。半导体基板还可以包括：形成于底板基板上的电子元件、和形成于电子元件上的阻挡Si_xGe_1-x晶体的前体生长成为晶体且保护电子元件不受电磁波影响的阻挡层，Si_xGe_1-x晶体可以设置于贯通阻挡层直至底板基板的开口内。

在本发明的第3方式中，提供一种电子器件的制造方法，其制造包括第1电子元件和第2电子元件的电子器件，该方法包括：在底板基板上形成第1电子元件的步骤；在底板基板上设置Si_xGe_1-x晶体的步骤，其中0≤x＜1；设置选择性地加热Si_xGe_1-x晶体的吸收层的步骤；对底板基板照射电磁波的步骤；通过吸收电磁波的吸收层产生的热来降低所述Si_xGe_1-x晶体的晶格缺陷密度的步骤；使与Si_xGe_1-x晶体晶格匹配或准晶格匹配的III-V族化合物半导体晶体生长的步骤；和在化合物半导体上形成与第1电子元件电结合的第2电子元件的步骤。

该制造方法，在形成吸收层的步骤中，例如，在Si_xGe_1-x晶体的上方形成吸收层，该吸收层被照射电磁波所产生的热量相对于被照射的电磁波的能量的比率，比对Si_xGe_1-x晶体照射电磁波的情况下产生的热量相对于电磁波的能量的比率大。该制造方法，在形成吸收层的步骤中，可以在Si_xGe_1-x晶体的上方形成所述吸收层，该吸收层被照射电磁波所产生的热量相对于被照射的电磁波的能量的比率，比对第1电子元件照射电磁波的情况下产生的热量相对于电磁波的能量的比率大。

在本发明的第4方式中，提供一种电子器件的制造方法，其是制造包括第1电子元件和第2电子元件的电子器件的方法，包括：在选自SOI基板或Si基板的底板基板上形成第1电子元件的步骤；在底板基板上设置Si_xGe_1-x晶体(0≤x＜1)的步骤；对底板基板照射在Si_xGe_1-x晶体中的吸收系数比在包含于底板基板中的Si中的吸收系数大的电磁波的步骤；通过Si_xGe_1-x晶体吸收被照射的电磁波而产生的热降低Si_xGe_1-x晶体的晶格缺陷密度的步骤；使与Si_xGe_1-x晶体晶格匹配或准晶格匹配的III-V族化合物半导体晶体生长的步骤；和在化合物半导体上形成第2电子元件的步骤。

该制造方法还可以包括：形成阻挡Si_xGe_1-x晶体的前体生长成为晶体、且保护第1电子元件不受电磁波影响的阻挡层，以使其至少覆盖第1电子元件的步骤；在覆盖第1电子元件的区域以外的阻挡层的区域上，在阻挡层中形成贯通至底板基板的开口的步骤；和使Si_xGe_1-x晶体的前体在开口内生长成为晶体、设置Si_xGe_1-x晶体的步骤。

例如，第1电子元件是包含于第2电子元件的驱动电路、改善第2电子元件的输入输出特性的线性的校正电路、和第2电子元件的输入段的保护电路中的至少一个电路中的电子元件，第2电子元件是在模拟电子器件、发光器件、和光接收器件中的至少一个的器件中包含的电子元件。

在本发明的第5方式中，提供一种反应装置，其包括：保持底板基板的反应容器，底板基板包括选择性地加热要被热处理的被热处理部的被加热部；从底板基板中的形成被加热部的主面侧照射电磁波的照射部；从主面的背面侧整体地加热底板基板的加热部；测定底板基板的温度的加热温度测定部；测定被加热部的温度的温度测定部；和基于加热温度测定部和温度测定部的测定结果控制照射部和加热部的控制部。温度测定部基于来自被加热部的辐射热来测定被加热部的温度。控制部例如基于加热温度测定部的测定结果确定照射部照射电磁波的照射期间和照射部不照射电磁波的非照射期间。

反应装置在底板基板和照射部之间，还可以包括遮断在底板基板中的吸收系数比在被加热部中的吸收系数大的电磁波的波长成分的滤波器。反应装置还可以包括向反应容器内部提供原料气体的气体供给部，在反应容器内部使原料气体反应，使化合物半导体在被加热部上晶体生长。反应装置中，例如，原料气体的温度和与原料气体一起被供应的载气的温度比底板基板的温度低，原料气体在使化合物半导体晶体生长期间冷却底板基板。

附图说明

图1A是示意性地示出半导体基板110的剖面的一个例子的图。

图1B是示意性地示出半导体基板110的剖面的一个例子的图。

图2是示意性地示出半导体基板210的剖面的一个例子的图。

图3是示意性地示出半导体基板310的剖面的一个例子的图。

图4是示意性地示出半导体基板410的剖面的一个例子的图。

图5是示意性地示出电子器件500的剖面的一个例子的图。

图6是示出了表示电子器件500的制造方法的一个例子的流程图。

图7是示意性地示出半导体基板510的制造过程中的剖面的一个例子的图。

图8是示意性地示出半导体基板510的制造过程中的剖面的一个例子的图。

图9是示意性地示出半导体基板510的制造过程中的半导体基板910的一个例子的图。

图10是示意性地示出半导体基板510的制造过程中的半导体基板910的一个例子的图。

图11是示意性地示出半导体基板510的剖面的一个例子的图。

图12是示意性地示出热处理装置1200的剖面的一个例子的图。

图13是示意性地示出半导体基板1310的剖面的一个例子的图。

图14是示意性地示出半导体基板510的制造过程中的半导体基板910一个例子的图。

图15是从反应容器取出的半导体基板910的剖面TEM照片。

图16是包括没有被热处理的Si_xGe_1-x晶体2000的半导体基板910的剖面TEM照片。

图17是示出HBT的相对于集电极电压的集电极电流的图。

具体实施方式

以下，通过发明的实施方式对本发明进行说明，不过，以下的实施方式并不限定权利要求书所涉及的发明。另外，在实施方式中说明的特征组合的全部并非都是本发明的技术方案所必须的。下面，虽然参照附图，对实施方式进行说明，但是，在附图的记载中，对相同的或者类似的部分赋以相同的附图标记且有时省略重复的说明。另外，附图是示意性的，厚度与平面尺寸的关系、比率等有可能与实际的情况不同。另外，为了说明的便利，即使在附图相互之间，也有可能包含彼此的尺寸的关系或者比率不同的部分。

图1A示意性地示出半导体基板110的剖面的一个例子。半导体基板110通过对底板基板120进行热处理而制造。在底板基板120上设置通过电磁波10的照射而进行热处理的被热处理部130。另外，在底板基板120上设置选择性地加热被热处理部130的被加热部160。被加热部160可以包括被热处理部130。本例的被加热部160包括被热处理部130和吸收层150。这时，所谓选择性地加热，是指对底板基板120上的特定区域比其它区域施加更多的热。

当对底板基板120照射电磁波10时，被加热部160吸收电磁波10而产生热。通过由被加热部160产生的热选择性地加热被热处理部130，仅仅被热处理部130被选择性地退火，可以制造热处理部130的平均位错密度降低的半导体基板110。

底板基板120具有第1主面122和第2主面124。底板基板120例如是Si基板、SOI(silicon-on-insulator)基板、Ge基板、GOI(germanium-on-insulator)基板、和GaAs基板中的任何一种基板。Si基板可以是单晶Si基板。底板基板120可以是蓝宝石基板、玻璃基板、诸如PET薄膜之类的树脂基板。

被热处理部130例如是半导体的晶体。被热处理部130例如可以通过化学气相沉积法(可以称为CVD法)、有机金属气相生长法(可以称为MOCVD法)、分子线外延法(可以称为MEB法)、或者原子层生长法(可以称为ALD法)而形成。

被热处理部130例如包括与底板基板120的第1主面122接触而形成的Si_xGe_1-x晶体。这里，x表示满足0≤x＜1的实数。在上述Si_xGe_1-x晶体的内部，由于底板基板120和上述Si_xGe_1-x晶体的晶格常数不同等，有可能产生诸如晶格缺陷之类的缺陷。例如，通过加热上述Si_xGe_1-x晶体而实施退火，上述缺陷在上述Si_xGe_1-x晶体内部移动，被捕捉到上述Si_xGe_1-x晶体的界面或表面、或者上述Si_xGe_1-x晶体内部的吸杂槽(gettering sink)等中。结果，能够获得优质的Si_xGe_1-x晶体，该优质的Si_xGe_1-x晶体具有由到达上述Si_xGe_1-x晶体表面的贯通位错所代表的缺陷的密度被降低的区域。

作为进行退火时的气氛，优选氢气和惰性气体的混合气氛。如果在大气中或者惰性气体中进行退火，有时在Si_xGe_1-x晶体表面上形成坑(孔)。在进行退火时的气氛是氢气与惰性气体的混合气体的情况下，优选氢气浓度为混合气氛的90％以上，更优选是95％以上。作为进行退火时的压力，可以使用大约20kPa以下的压力。

吸收层150设置于被热处理部130上。吸收层150吸收电磁波10而产生热。吸收层150通过产生的热而加热被热处理部130，降低被热处理部130的平均位错密度。吸收层150例如包括非晶硅、III-V族化合物半导体、或Si_xGe_1-x晶体(0≤x＜1)。

吸收层150在被照射电磁波的情况下，比被热处理部130产生热更有效率。即，吸收层150产生的热量相对于被照射的电磁波10的能量的比率，比对被热处理部130照射该电磁波10的情况下产生的热量相对于电磁波10的能量的比率大。

因此，如果将吸收层150设置在被热处理部130上，与被加热部160不包括吸收层150的情况相比较，电磁波10的能量转换成热的效率高，可以加热被热处理部130。由此，可以选择性加热配置在吸收层150附近的被热处理部130，而不使底板基板120的温度整体地上升。即，与底板基板120的没有配置吸收层150的区域相比，可以选择性地加热被热处理部130。

吸收层150在电磁波10的透射方向Z上，优选地按吸收层150、被热处理部130、底板基板120的顺序被配置。由此，被照射的电磁波10的能量被有效地利用。另外，也可以在电磁波10的透射方向Z上，按被热处理部130、吸收层150、底板基板120的顺序配置。另外，被热处理部130与吸收层150可以被配置得与第1主面122邻接。另外，吸收层150可以被配置得使其覆盖被热处理部130。

被热处理部130可以是底板基板120的一部分。例如，在使用Ge基板或者GOI基板作为底板基板120的情况下，被热处理部130是包含于Ge基板或者GOI基板中的Si_xGe_1-x结晶层(0≤x＜1)的至少一部分。在这种情况下，底板基板120可以包括包围被热处理部130的至少一部分的保温部。保温部的材料优选是热传导率小的材料。由此，被照射到被热处理部130上的电磁波10的能量被有效地利用。Si_xGe_1-x晶体可以是非晶质，也可以是多晶体或者单晶体。被热处理部130可以是III-V族化合物半导体、Si晶体、或者非晶硅。

被热处理部130可以是成为半导体器件的杂质区域的区域。被热处理部130例如是通过离子注入而导入了杂质的杂质注入区域。这种情况下，例如在成为杂质注入区域的区域的至少一部分中通过离子注入等而导入杂质。之后，通过加热上述区域进行退火，形成该区域的结晶性被恢复、杂质被激活的杂质注入区域。

另外，被热处理部130可以是杂质通过热处理而扩散的杂质扩散区域。在这种情况下，例如，在成为杂质扩散区域的区域的至少一部分上，通过涂敷法、或者CVD法而形成杂质扩散源。之后，通过加热上述区域进行退火，形成杂质扩散区域。

杂质区域，例如是MISFET(金属-绝缘体-半导体场效应晶体管)的阱、源极区域或漏极区域。MISFET可以是MOSFET(金属-氧化物-半导体场效应晶体管)。

电磁波10，作为一个例子，从半导体基板110的第1主面122向第2主面124、在大致垂直于第1主面122的方向上透射半导体基板110。电磁波10的透射方向并不限定于此。

这里，在本说明书中，所谓“大致垂直的方向”，不仅仅是严格的垂直的方向，也包含考虑到基板及各部件的制造误差而稍稍倾斜于垂直的方向。另外，所谓“透射方向Z”，是为了表示方向而使用“透射”这一术语，实际上，并不是以电磁波10透射作为要件。

图1B示意性地示出半导体基板110的剖面的另一个例子。本例的被加热部160，相对于图1A中所示的被加热部160的构成，在不包含吸收层150这一点上不同。在本例中，被热处理部130和被加热部160指相同的区域。在这种情况下，被热处理部130也具有作为图1A中所示的吸收层150的机能。

如果对底板基板120照射电磁波10，则作为被加热部160的被热处理部130吸收电磁波10而产生热。通过由被热处理部130产生的热选择性地加热被热处理部130，仅仅被热处理部130被选择性地退火，可以制造平均位错密度降低的半导体基板110。

在底板基板120是SOI基板或Si基板的情况下，电磁波10优选具有被热处理部130对电磁波10的吸收系数比底板基板120中包含的Si对电磁波的吸收系数大的波长。电磁波10可以具有在被热处理部130中的吸收系数比在对底板基板120进行切割而制造的电子器件上的被热处理部130以外的区域中的吸收系数大的波长。例如，在上述情况下，即使在被加热部160不具有吸收层150的情况下，也可以选择性地加热被热处理部130。

图2示意性地示出半导体基板210的剖面的一个例子。半导体基板210包括底板基板120、被热处理部130、和吸收层250。在本实施方式中，吸收层被形成得与底板基板120的第1主面122接触。被热处理部130被配置得使被热处理部130的一部分被吸收层250所包围。

吸收层250具有作为阻挡晶体生长的阻挡层的机能。例如，吸收层250阻挡被热处理部130的前体生长成为晶体。另外，在用MOCVD法外延生长化合物半导体的晶体的情况下，吸收层250阻挡上述化合物半导体的晶体在吸收层250的表面上外延生长。

吸收层250例如是氧化硅层、氧化铝层、氮化硅层、氮氧化硅层、氮化钽层或氮化钛层、或者这些层层叠而成的层。吸收层250的厚度例如是0.05μm～5μm。吸收层250可以是非晶硅层或者锗层。吸收层250例如可以通过CVD法而形成。

开口256在与第1主面122大致垂直的方向上贯通吸收层250直至第1主面122。开口256使第1主面122露出。开口256例如通过蚀刻等的光刻法而形成。在开口256的内部形成有被热处理部130。例如，作为被热处理部130，在通过外延生长法形成Si_YGe_1-Y晶体(0≤Y≤1)等的半导体的情况下，在吸收层250的表面生长被阻挡。结果，在开口256内部，被热处理部130选择生长。

开口256例如具有(

3)/3以上的纵横比。如果在纵横比为(

3)/3以上的开口256的内部，形成具有某种程度的厚度的晶体，则包含于该晶体中的诸如晶格缺陷之类的缺陷结束在开口256的壁面。结果，在开口256中露出的上述晶体表面，在该晶体被形成的时刻，具有优良的结晶性。作为开口256的面积，可以在1mm²以下，优选可以小于0.25mm²。

这里，在本说明书中，所谓“开口的纵横比”是指“开口的深度”除以“开口的宽度”而得到的值。例如：按照电子信息通信学会编的《电子信息通信手册(電子情報通信ハンドブツク)第一分册》第751页(1988年，欧姆公司出版)，记载有纵横比为(蚀刻深度/图案宽度)。在本说明书中，也以同样意义使用纵横比这一术语。

另外，所谓“开口的深度”，是指在基板上层叠薄膜时的层叠方向上的深度。“开口的宽度”是指垂直于层叠方向的方向上的宽度。当有多个开口的宽度的情况下，使用最小宽度计算开口的纵横比。例如，当从开口的层叠方向看开口的形状为长方形时，将长方形的短边的长度用于纵横比的计算。

其次，与制造半导体基板110的情况相同，对底板基板120照射电磁波10。选择电磁波10的波长以使得电磁波10被吸收层250吸收。通过如上所述选择电磁波10的波长，即使在被热处理部130不容易吸收电磁波10的情况下，通过对底板基板120照射电磁波10，可以选择性地加热吸收层250。由此，可以选择性地加热配置在吸收层250附近的被热处理部130，而不使底板基板120的温度整体地上升。即，与底板基板120的没有配置吸收层250的区域相比，可以选择性地加热被热处理部130。

图3示意性地示出半导体基板310的剖面的一个例子。半导体基板310包括底板基板320、被热处理部330、及杂质扩散区域340。半导体基板310，在不包括吸收电磁波30而加热被热处理部330的吸收层这一点上，与半导体基板110和半导体基板210不同。半导体基板310通过抑制加热杂质扩散区域340且由电磁波30选择性地加热被热处理部330而制造。

在本实施方式中，底板基板320是SOI基板或者Si基板。底板基板320具有第1主面322和第2主面324。底板基板320在第1主面322中包含Si晶体。在底板基板320的第1主面322上形成有半导体器件的至少一部分。在底板基板320的第1主面322上例如形成半导体器件的杂质扩散区域340。

被热处理部330与图1A中所示的被热处理部130相同。被热处理部330例如包括Si_xGe_1-x晶体(0≤x＜1)。被热处理部330例如与底板基板320的第1主面322接触而形成。在上述Si_xGe_1-x晶体内部，由于底板基板320与上述Si_xGe_1-x晶体的晶格常数不同等，有可能产生晶格缺陷等的缺陷。通过加热上述Si_xGe_1-x晶体而实施退火，上述缺陷在上述Si_xGe_1-x晶体内部移动，被上述Si_xGe_1-x晶体的界面或者表面、或者上述Si_xGe_1-x晶体的内部吸杂槽(gettering sink)等捕捉。结果，可以得到优良的Si_xGe_1-x晶体，该Si_xGe_1-x晶体具有降低直到到达上述Si_xGe_1-x晶体表面的贯通位错所代表的缺陷密度的区域。

例如，Si_xGe_1-x晶体包括捕捉可以在其内部移动的缺陷的缺陷捕捉部。作为一个例子，缺陷捕捉部被配置得与Si_xGe_1-x晶体中所包含的任意点的最大距离为上述退火的温度和时间中缺陷可能移动的距离以下。这里，上述Si_xGe_1-x晶体的界面、设置于阻挡层上的开口的侧壁与上述Si_xGe_1-x晶体的界面、或者上述Si_xGe_1-x晶体内部的吸杂槽是缺陷捕捉部的一个例子。Si_xGe_1-x晶体的最大宽度可以形成得不超过上述退火的温度和时间中上述缺陷移动的距离的2倍。

杂质扩散区域340形成在底板基板320的至少一部分中。杂质扩散区域340形成在底板基板320中被热处理部330以外的部分中。杂质扩散区域340例如是MOSFET的阱、源极区域、或者漏极区域。

包含于杂质扩散区域340中的杂质通过被加热而扩散。在形成了杂质扩散区域340之后，在该杂质扩散区域等暴露在高温的情况下，半导体器件的热设计变得复杂。因此，即使在被热处理部330被加热的情况下，通过将杂质扩散区域340的温度维持在比被热处理部330的最高可达温度低的温度，也可以防止热设计变得复杂。

在半导体基板310的制造中，对底板基板320照射电磁波30。电磁波30的波长被选择得使Si_xGe_1-x晶体对电磁波30的吸收系数比SOI基板或Si基板中所包含的Si对电磁波30的吸收系数大。电磁波30例如是波长为1200nm以上1800nm以下的光。上述光虽然被Si_xGe_1-x晶体(0≤x＜1)吸收，但是透过Si晶体而不被其吸收。

通过将这样的电磁波30照射到半导体基板310上，可以选择性地加热被热处理部330。电磁波30用与电磁波10同样的方法来照射。即，被热处理部330用与被热处理部130同样的方法退火。另外，在照射电磁波30之前可以对底板基板320预加热。

底板基板320也可以包含形成于底板基板320上的电子元件的活性区域。电子元件例如是诸如MOSFET、MISFET、HBT(异质结双极晶体管)、和HEMT(高电子迁移率晶体管)之类的半导体器件、诸如LED之类的发光器件、诸如光传感器之类的光接收器件、或者电容等无源元件。这时，优选选择电磁波30以使被热处理部130对其的吸收系数比上述电子元件的至少一部分区域对其的吸收系数大。作为一个例子，该至少一部分区域是电子元件的活性区域。

在底板基板320上形成的半导体器件的至少一部分可以包含接触而设置的半导体和电介质。半导体和电介质的界面例如用作形成MOSFET的活性区域的MOS栅极界面。上述MOS栅极界面的耐热性低。因此，如果该界面长时间暴露在高温条件下，上述MOSFET的特性有可能恶化。

因此，通过使用在被热处理部330中的吸收系数比在Si中的吸收系数大的电磁波30、选择性地加热被热处理部330，在加热被热处理部330期间，可以抑制该界面长时间暴露在高温条件下。电磁波30的波长可以选择得使被热处理部330对其的吸收系数比上述半导体和上述电介质对其的吸收系数大。

图4是示意性地示出半导体基板410的剖面的一个例子。半导体基板410通过对底板基板420照射电磁波12而制造。底板基板420包括保护层426、导入杂质的区域430、和吸收层450。底板基板420包括第1主面422和第2主面424。半导体基板410的底板基板420、第1主面422、和第2主面424，与半导体基板110的底板基板120、第1主面122、和第2主面124等同。

区域430是被热处理部130的一个例子。在区域430中，例如，通过离子注入法导入杂质。吸收层450设置于区域430的上方。保护层426保护底板基板420中应被加热的区域以外的区域不受电磁波12影响。在保护层426中形成有开口428。

在本说明书中，所谓“A的上方”，是指以“A”为起点、在朝着向被热处理部130照射电磁波12的照射源的方向延伸的线上、包含“A”的面上的任意位置。“A”例如是底板基板120和被热处理部130。即，例如，所谓“A的上方”，可以指“A”与照射电磁波12的照射源之间的任意的位置。更具体地，设置吸收层450以使得区域430被夹在吸收层450和底板基板420之间。例如，所谓“区域430的上方”，相对于区域430与吸收层450的界面，相当于与底板基板420的相反的一侧。

所谓“A的下方”，是指以“A”为起点、在与朝着照射到被热处理部130的电磁波的照射源的方向相反的方向上延伸的线上的任意位置。即，所谓“A的下方”，可以指以“A”为起点、与“A的上方”相反的一侧的任意位置。

半导体基板410通过对底板基板420照射电磁波12、选择性地加热吸收层450而制造。在电磁波12照射底板基板420整体的情况下，通过保护层426抑制区域430以外的区域被电磁波12加热。由此，可以将区域430以外的区域的最高可达温度维持在比区域430的最高可达温度低的温度。结果，在半导体基板410中，可以选择性地加热被吸收层450所覆盖的区域430。通过选择性地加热区域430，可以激活杂质区域。

保护层426遮蔽电磁波12的至少一部分，使透射保护层426之后的电磁波12的强度减弱。由此，保护存在于电磁波12的透射方向上的区域。由此，可以保护比被热处理部130耐热性低的区域不受电磁波12或因电磁波12的照射而产生的热的影响。保护层426可以包括反射电磁波12的至少一部分的反射层。反射层是例如Ag、Au、和Al等的金属薄膜。

保护层426可以包括散射电磁波12的至少一部分的散射层。散射层例如是包含微粒子的树脂层、或使微粒子分散到折射率不同的电介质中的层。微粒子可以是透明的微粒子，例如，可以是诸如胶体二氧化硅之类的陶瓷的微粒子。散射层例如通过涂敷法形成。散射层使入射到保护层426内部的电磁波10的至少一部分散射、且使电磁波10的行进方向变化。这样，在保护层426内部电磁波12的移动距离变长、抑制电磁波12到达应被保护而不受电磁波12影响的区域。

保护层426由多种材料构成。金属薄膜这样的反射体、以及微粒子这样的散射体被配置得嵌入于例如氧化硅层、氮化硅层、氮氧化硅层或氧化铝层、或者由这些层层叠而成的层的内部。

保护层426可以包括对因电磁波12的照射而产生的热进行扩散的热扩散层。由此，保护层426保护存在于因电磁波12的照射而产生的热的热传递方向上的区域。热扩散层例如是氧化硅层、氮化硅层、氮氧化硅层或氧化铝层、或者由这些层层叠而成的层。热扩散层可以由多层构成。由此，由于通过层与层之间的接触热阻抗抑制热能的传导，可以进一步降低到达应保护而不受电磁波12影响的区域的热量。

保护层426，作为一个例子，在电磁波的透射方向上按保护层426、底板基板420的顺序配置。保护层426可以与底板基板420的第1主面422接触而形成。在图4中，虽然保护层426被形成得全面地覆盖底板基板420，但是保护层426也可以被形成得保护区域430以外的部分的至少一部分。例如，保护层426形成在配置于半导体基板410上的耐热性低的区域的上方。

开口428，作为一个例子，在大致垂直于第1主面422的方向上贯通保护层426直至第1主面422。开口428使区域430的至少一部分露出。在本实施方式中，由于底板基板420的开口428以外的区域被保护层426覆盖，所以该区域被保护而不受电磁波12或因电磁波12的照射而产生的热的影响。通过调整从开口428露出的区域430的面积，可以调整杂质区域的大小。即，也可以不使区域430的全部从开口428露出，而使区域430的一部分从开口428露出。开口428可以例如通过蚀刻等的光刻法形成。

吸收层450，除了至少一部分形成在开口428内部以外，与吸收层150和吸收层250等同。吸收层450优选被形成得在开口428的内部、与区域430的至少一部分接触。由此，吸收层450可以通过吸收电磁波12而产生的热来加热区域430。其结果，吸收层450可以选择性地加热区域430。

其次，与制造半导体基板110的情形相同，对底板基板420照射电磁波12。电磁波12的波长被选择得使吸收层450对电磁波12的吸收系数比区域430对电磁波12的吸收系数大。另外，电磁波12的波长被选择得使电磁波12的至少一部分被保护层426遮蔽。电磁波12除了所选择的波长以外与电磁波10等同。

通过如上所述选择电磁波12的波长，即使在区域430不容易吸收电磁波12的情况下，通过对半导体基板410照射电磁波12而选择性加热吸收层450，可以选择性地加热区域430。另外，由于电磁波12的至少一部分被保护层426遮蔽，所以可以将被保护层426保护的区域的温度维持在比区域430的最高可达温度低的温度。

如上所述，通过对导入杂质的区域430选择性地进行退火，可以激活杂质区域。区域430的退火，可以在与被热处理部130的退火同样的条件下实施。另外，在照射电磁波12之前，也可预先加热半导体基板410。

图5示意性地示出了电子器件500的剖面的一个例子。电子器件500包括半导体基板510、第2电子元件580、配线592、配线594、和配线596。半导体基板510包括底板基板520、阻挡层554、Si_xGe_1-x晶体562、和III-V族化合物半导体566。

底板基板520包括第1主面522和第2主面524。在底板基板520中例如形成有第1电子元件570。第1电子元件570包括阱571、源极区域572、漏极区域574、栅极电极576、及栅极绝缘膜578。在阻挡层554上形成有开口556、开口593、和开口595。第2电子元件580包括输入输出电极587、输入输出电极588、和栅极电极589。第2电子元件580形成在III-V族化合半导体566上。

阻挡层554保护的第1电子元件570不受电磁波影响。半导体基板510通过对底板基板520照射不易被阻挡层554吸收的电磁波、选择性地加热Si_xGe_1-x晶体562来制造。阻挡层554可以具有用作热传导抑制层的功能，该热传导抑制层抑制受电磁波照射而产生的热被传导到第1电子元件570。

另外，阻挡层554阻挡Si_xGe_1-x晶体562和III-V族化合物半导体566的前体生长成为晶体。例如，在用MOCVD法使III-V化合物半导体566的晶体外延生长的情况下，阻挡层554阻挡III-V族化合物半导体566的晶体在阻挡层554的表面外延生长。阻挡层554例如是氧化硅层、氧化铝层、氮化硅层、氮氧化硅层、氮化钽层或氮化钛层、或者这些层层叠而成的层。阻挡层554的厚度例如是0.05μm～5μm。阻挡层554，与底板基板520的第1主面522接触而形成。阻挡层554例如可以通过CVD法而形成。

开口556在与第1主面522大致垂直的方向上贯通阻挡层554直至第1主面522。开口556使第1主面522露出。这样，可以使晶体选择性地生长在开口556的内部。开口556例如可以通过蚀刻等而形成。

开口593和开口595在大致垂直于第1主面522的方向上贯通阻挡层554。开口593和开口595分别使源极区域572和漏极区域574露出。在开口593和开口595的内部，分别形成有配线592和配线594的一部分。这样，第1电子元件570与第2电子元件580等的其它电子元件电结合。开口593和开口595例如可以通过反应性离子蚀刻而形成。

Si_xGe_1-x晶体562是提供用于使III-V族化合物半导体566生长的良好的晶种面的晶种的一个例子。这里，x表示满足0≤x＜1的实数。Si_xGe_1-x晶体562抑制存在于底板基板520或第1主面522中的杂质对III-V族化合物半导体566的结晶性产生坏影响。Si_xGe_1-x晶体562设置于开口556内部。Si_xGe_1-x晶体562例如与第1主面522接触而形成。

Si_xGe_1-x晶体562例如可以通过CVD法等的外延生长法而形成。这时，由于阻挡Si_xGe_1-x晶体562的前体在阻挡层554的表面上生长成为晶体，所以Si_xGe_1-x晶体562选择生长在开口556内部。由此，可以局部地形成Si_xGe_1-x晶体562。优选地，对Si_xGe_1-x晶体562进行退火。Si_xGe_1-x晶体562的退火可以在与被热处理部130的退火相同的条件下实施。由此，可以降低在Si_xGe_1-x晶体562中以到达至表面的贯通位错为主的内部的缺陷密度，可以提供用于III-V族化合物半导体566的良好的晶种面。

在上述退火中，吸收电磁波而产生热、加热Si_xGe_1-x晶体562的吸收层形成于基板上，之后，通过对基板照射上述吸收层可以吸收的电磁波，加热Si_xGe_1-x晶体562。优选地，吸收层中产生的热量与电磁波的能量的比率，比对第1电子元件570或阻挡层554的至少一部分照射电磁波的情况下产生的热量与电磁波的能量的比率大。由此，对于具有规定波长的电磁波，即使在Si_xGe_1-x晶体562对该电磁波的吸收系数与阻挡层554或第1电子元件570对该电磁波的吸收系数接近的情况下，相对于阻挡层554或第1电子元件570，可以选择性地加热Si_xGe_1-x晶体562。

III-V族化合物半导体566，与Si_xGe_1-x晶体562晶格匹配或准晶格匹配。III-V族化合物半导体566是GaAs等。作为一例子，III-V族化合物半导体566与Si_xGe_1-x晶体562接触而形成。

在III-V族化合物半导体566是GaAs或与GaAs晶格匹配或准晶格匹配的半导体的情况下，Si_xGe_1-x晶体562中的x优选为0≤x≤0.1，更优选为x＝0。如果x≤0.1，则由于Si_xGe_1-x晶体562与III-V族化合物半导体566的晶格常数之差变得更小，所以缺陷不容易产生。

这里，在本说明书中，所谓“准晶格匹配”，不是完全的晶格匹配，而是指由于两个半导体的晶格常数的差很小，在因晶格不匹配而产生的缺陷不显著的范围内，可以将两个半导体层层叠的状态。这时，通过各半导体的晶体晶格在能够弹性形变的范围内变形，吸收上述晶格常数的差。例如，Ge和GaAs的层叠状态被称为准晶格匹配。

Si_xGe_1-x晶体562和III-V族化合半导体566之间的界面可以位于开口556的内部。III-V族化合半导体566通过例如MOCVD法等的外延生长法而形成。另外，在底板基板520是如Ge基板和GOI基板那样、在第1主面522上具有Si_xGe_1-x晶体(0≤x＜1)的基板的情况下，III-V族化合物半导体566可以以Si_xGe_1-x晶体(0≤x＜1)为晶种、与第1主面522接触而形成。

在通过MOCVD法使III-V族化合物半导体566外延生长的情况下，在基板上形成吸收电磁波而产生热、对Si_xGe_1-x晶体562加热的吸收层的状态下，可以在对底板基板520照射上述吸收层能够吸收的电磁波时，供给反应容器供给原料气体。这样，在经过退火的Si_xGe_1-x晶体562的表面上，可以选择性地形成与Si_xGe_1-x晶体562晶格匹配或准晶格匹配的III-V族化合物半导体。

在这种情况下，底板基板520的温度，特别是形成第1电子元件570的区域的温度，被维持在650℃以下，优选在450℃以下。这样，可以抑制因热而引起第1电子元件570劣化。另外，在底板基板520上形成Si_xGe_1-x晶体562的情况以及对Si_xGe_1-x晶体562退火的情况中的任何一种情况下，底板基板520的温度被维持在650℃以下，优选在450℃以下。

在用MOCVD法生长III-V族化合物半导体566的情况下，可以使用生长压力在0.1kPa以上100kPa以下的条件。不优选生长压力高，因为如果生长压力高，则在阻挡层上也容易生长晶体。优选的生长压力在50kPa以下。III-V族化合物半导体566的生长速度取决于设置在阻挡层554上的开口556的面积比((开口的底面积)/(阻挡层与基板接触的面的面积))。随着开口556的面积比变小，许多原料集中于开口，生长速度变大。

第1电子元件570可以形成于底板基板520的在开口556露出的区域以外的区域。在本实施方式中，虽然MOSFET被例示为第1电子元件570，但是第1电子元件570也可以是MOSFET以外的元件。

第1电子元件570例如包括第2电子元件580的驱动电路、改善第2电子元件580的输入输出特性的线性的修正电路、及第2电子元件580的输入段的保护电路中的至少一种。第1电子元件570可以是MISFET、HBT、和HEMT等的半导体器件、诸如半导体激光器、发光二极管、发光闸流管之类的发光器件、诸如光传感器、光接收二极管之类的光接收器件、以及太阳能电池这样的设备中所包含的有源元件。第1电子元件570可以是诸如电阻、电容器、及电感器等的无源元件。

在本实施方式中，虽然例示HBT作为第2电子元件580，但是第2电子元件580也可以包括模拟电子器件、诸如LED之类的发光器件、以及诸如光传感器之类的光接收器件中的至少一种电子元件。第2电子元件580也可以是诸如MOSFET、MISFET、HBT、和HEMT等的半导体器件、诸如半导体激光器、发光二极管、发光闸流管等的发光器件、诸如光传感器、光接收二极管等的光接收器件、以及太阳能电池中所包含的有源元件。第1电子元件570可以是诸如电阻、电容器、电感器等中所包含的无源元件。

输入输出电极587、输入输出电极588、和栅极电极589的材料例如是导电性的材料、是诸如Al、W、Ti等的金属、或者高浓度地掺杂杂质的半导体。输入输出电极587、输入输出电极588、和栅极电极589，例如通过真空蒸镀法或者镀敷法等而形成。

配线592、配线594、和配线596，将第1电子元件570或第1电子元件570与其它电子元件等电结合。配线592、配线594、和配线596的材料可以是导电性材料，例如可以利用诸如Al、Cu、Au、W、Ti等的金属或者掺杂杂质的半导体。配线592、配线594、和配线596例如可以通过真空蒸镀法或者镀敷法等而形成。

另外，半导体基板510可以包括多个第1电子元件570。一个第1电子元件570可以与多个第2电子元件580电结合。另外，半导体基板510还可以包括多个第2电子元件580。一个第2电子元件580可以与多个第1电子元件570电结合。

图6示出了表示电子器件500的制造方法的一个例子的流程图。在S602步骤，在底板基板520上形成第1电子元件570。接着，在S604步骤，形成阻挡Si_xGe_1-x晶体562的前体生长成为晶体且保护第1电子元件570不受电磁波10影响的阻挡层554，以使其至少覆盖第1电子元件570。其次，在S606步骤，在覆盖第1电子元件570的区域以外的阻挡层554的区域上形成贯通至底板基板520的开口556。

接着，在S608步骤，在开口556内形成作为被热处理部的Si_xGe_1-x晶体562。即，在开口556内，使Si_xGe_1-x晶体562的前体生长成为晶体。还有，在S610步骤，设置吸收电磁波10而选择性地加热Si_xGe_1-x晶体562的吸收层。在S612步骤，通过在加热底板基板整体时照射电磁波，通过吸收层产生的热对Si_xGe_1-x晶体562进行退火。

其次，在S614步骤，使III-V族化合物半导体566在Si_xGe_1-x晶体562上晶体生长。在S616步骤，在III-V族化合物半导体566上形成第2电子元件580。最后，在S618步骤，在阻挡层554中形成开口593和开口595。还有，形成配线592、配线594、和配线596，可以得到电子器件500。

以下，用图7至图11，说明制造半导体基板510的方法的一个例子。图7示意性地示出半导体基板510的制造过程中的剖面的一个例子。首先，第1电子元件570形成在底板基板520上。如图7所示，第1电子元件570的至少一部分形成在底板基板520上。底板基板520例如是Si基板或者SOI基板。

图8示意性地示出了半导体基板510的制造过程中的剖面的一个例子。如图8中所示，阻挡层554与底板基板520的第1主面522接触而形成。阻挡层554例如是SiO₂。阻挡层554的厚度，作为一个例子，是0.05μm～5μm。阻挡层554可以通过CVD法形成。在阻挡层554上，例如通过诸如蚀刻等的光刻法形成开口556。开口556可以具有(

3)/3以上的纵横比。

图9示意性地示出半导体基板510的制造过程中的半导体基板910的一个例子。如图9所示，通过外延生长法在开口556内形成Si_xGe_1-x晶体962，Si_xGe_1-x晶体962是被热处理部的一个例子。Si_xGe_1-x晶体962与关于图1A至图2而说明的被热处理部130对应。在降低晶格缺陷密度阶段，通过对Si_xGe_1-x晶体962照射电磁波，可以降低Si_xGe_1-x晶体962内部的晶格缺陷密度。

在对Si_xGe_1-x晶体962照射电磁波之前，在Si_xGe_1-x晶体962上形成吸收层950。吸收层950的至少一部分可以形成于开口556的内部。吸收层950也可以与Si_xGe_1-x晶体962的至少一部分接触而形成。吸收层950例如是非晶硅。吸收层950例如可以通过CVD法形成。

例如，Si_xGe_1-x晶体962通过在原料气体的一部分中包含卤素的CVD法而形成。由于阻挡Si_xGe_1-x晶体962的前体在阻挡层554的表面上生长成为晶体，所以Si_xGe_1-x晶体962选择生长在开口556内部。这时，在Si_xGe_1-x晶体962内部，有可能产生诸如晶格缺陷之类的缺陷。

通过对Si_xGe_1-x晶体962退火，可以降低Si_xGe_1-x晶体962内部的缺陷密度。但是，在底板基板520上，由于已经形成了第1电子元件570的一部分，所以如果实施在800℃～900℃的高温退火，那么有可能损伤第1电子元件570。另外，在阱571、源极区域572、和漏极区域574中包含的杂质进一步扩散。但是，在本实施方式中，通过阻挡层554保护第1电子元件570不受电磁波影响，可以防止第1电子元件570的损伤。

为了保护第1电子元件570不受电磁波影响，优选地，选择电磁波的波长以使阻挡层554以及第1电子元件570对该电磁波的吸收系数变小。结果，Si_xGe_1-x晶体962对上述电磁波的吸收系数变小，有可能不能有效地加热Si_xGe_1-x晶体962。

即使在这样的情况下，通过产生的热量与所照射的电磁波的能量的比率比对Si_xGe_1-x晶体962照射电磁波的情况下产生的热量与电磁波能量的比率大的吸收层950，可以选择性地加热Si_xGe_1-x晶体962。这时，优选吸收层950形成在相比于第1电子元件570更靠近Si_xGe_1-x晶体962的位置。由此，即使第1电子元件570的耐热温度比Si_xGe_1-x晶体962的退火温度低的情况下，也可选择性地加热Si_xGe_1-x晶体962而不损伤第1电子元件570。

优选地，吸收层950产生的热量相对于所照射的电磁波的能量的比率，与对第1电子元件570照射相同电磁波的情况下第1电子元件产生的热量相对于电磁波的能量的比率相比更大。由此，可以选择性地加热Si_xGe_1-x晶体962而不损伤第1电子元件570。

另外，在选择性地加热Si_xGe_1-x晶体962的步骤之前，也可预先加热半导体基板910。预加热例如可以通过以下方式来实施：使被加热到一定温度的支持体与底板基板520的第2主面524接触，通过从上述支持体向半导体基板910的热传导而整体地加热半导体基板910，加热Si_xGe_1-x晶体962和第1电子元件570。另外，预加热可以通过从底板基板520的第2主面524侧照射被底板基板520吸收的电磁波而整体地加热半导体基板910来实施。另外，预加热以使得第1电子元件570的温度不超过第1电子元件570热劣化的温度的方式被实施。

图10示意性地示出半导体基板510的制造过程中的半导体基板910一个例子。如图10所示，从底板基板520的上方照射电磁波14。电磁波14可以是连续光，另外也可以是闪光灯的闪光。电磁波14除了被选择的波长之外与电磁波10等同。

在本实施方式中，电磁波14的波长被选择得使得阻挡层554和第1电子元件570对电磁波14的吸收系数比吸收层950对电磁波14的吸收系数小。另外，电磁波14被吸收层950吸收，选择性地加热吸收层950。通过来自吸收层950的热传递，加热Si_xGe_1-x晶体962，对Si_xGe_1-x晶体962实施退火。上述退火，在与被热处理部130的退火相同的条件下实施。这时，由于第1电子元件570不容易吸收电磁波14，所以抑制第1电子元件570的温度上升。

通过上述退火，可以降低Si_xGe_1-x晶体962的缺陷密度，得到结晶性优良的Si_xGe_1-x晶体562。例如，贯通至Si_xGe_1-x晶体562的表面的贯通位错的平均位错密度在10⁵cm^-2以下。即，在降低Si_xGe_1-x晶体562的晶格缺陷密度阶段，通过电磁波14的照射，可以将Si_xGe_1-x晶体562内部的平均位错密度降低到10⁵cm^-2以下。平均位错密度可以通过蚀刻坑法或者用透射型电子显微镜进行平面剖面观察而测定。在形成Si_xGe_1-x晶体562之后，吸收层950可以通过蚀刻等而被去除。

使关于图9说明的Si_xGe_1-x晶体962的前体生长成为晶体的步骤、和关于图10而说明的降低Si_xGe_1-x晶体962的晶格缺陷密度的步骤，可以在同一反应容器内部实施。另外，在使Si_xGe_1-x晶体962的前体生长成为晶体的步骤之后，不让Si_xGe_1-x晶体962暴露在大气中，而可以相继地实施降低Si_xGe_1-x晶体962的晶格缺陷密度的步骤。

图11示意性地示出半导体基板510的剖面的一个例子。在图11中，通过蚀刻等去除图10中所示的吸收层950。在去除吸收层950之后，在平均位错密度降低了的Si_xGe_1-x晶体962上形成III-V族化合物半导体566。优选地，III-V族化合半导体566与Si_xGe_1-x晶体562晶格匹配或者准晶格匹配。

III-V族化合物半导体566以具有优质结晶性的Si_xGe_1-x晶体562的表面作为晶种面外延生长。III-V族化合物半导体566例如可以通过MOVCD法形成。之后，形成第2电子元件580、配线592、配线594、以及配线596等，使第1电子元件570与第2电子元件580电结合，可以得到电子器件500。

另外，在晶体生长III-V族化合物半导体的步骤中，也可以使用在降低Si_xGe_1-x晶体562的晶格缺陷密度的步骤中照射电磁波的光源，再次对底板基板520照射相同的电磁波。

在图11中，虽然去除了图10中所示的吸收层950，但是也可残留吸收层950的一部分。例如，在吸收层950是绝缘体或绝缘体的前体的情况下，通过残留吸收层950的一部分，可以使III-V族化合物半导体566与底板基板520绝缘。上述绝缘体的前体也可以是被氧化而成为绝缘体的III-V族化合物半导体。例如，上述绝缘体的前体，是包含Al或B的III-V族化合物半导体。上述绝缘体，例如是通过氧化绝缘体的前体而得到的氧化物电介质，该绝缘体的前体包括包含Al的III-V族化合物半导体。上述绝缘体和上述绝缘体的前体可以与Si_xGe_1-x晶体562晶格匹配或准晶格匹配。

根据形成吸收层的位置及吸收层的种类，在吸收层形成于半导体基板910的状态下，可以使III-V族化合物半导体566晶体生长。由此，在抑制第1电子元件570的温度上升时，可以形成与Si_xGe_1-x晶体562晶格匹配或准晶格匹配的III-V族化合物半导体566。例如，在吸收层形成在距离Si_xGe_1-x晶体562比距离阻挡层554内部的第1电子元件570更近的位置的状态下，在对基板照射吸收层可以吸收的电磁波时，向反应容器提供原料气体。由此，在经过退火的Si_xGe_1-x晶体562表面上，可以选择性地形成与Si_xGe_1-x晶体562晶格匹配或准晶格匹配的III-V族化合物半导体。

这时，底板基板520的温度，特别地，形成第1电子元件570的区域的温度被维持在650℃以下，优选在450℃以下。这样，可以抑制因热而引起第1电子元件570劣化。另外，优选地，即使在底板基板520上形成Si_xGe_1-x晶体562期间、对半导体基板910预加热期间、以及对Si_xGe_1-x晶体562退火期间中，底板基板520的温度也被维持在650℃以下，优选在450℃以下。

另外，在本实施方式中，虽然说明电磁波14的波长被选择得使阻挡层554和第1电子元件570对电磁波14的吸收系数比吸收层950对电磁波14的吸收系数小的情况，但是电子器件500的制造方法不限于此。作为底板基板520，准备SOI基板或者Si基板这样的包含Si的底板基板，通过对Si_xGe_1-x晶体562照射电磁波，其中Si_xGe_1-x晶体562对该电磁波的吸收系数比SOI基板或者Si基板中包含的Si对该电磁波的吸收系数大，可以选择性地加热Si_xGe_1-x晶体562。在这种情况下，不形成吸收层950也可以。

图12示意性地示出热处理装置1200的剖面的一个例子。图12与配置于热处理装置1200内部的底板基板1280一起示出热处理装置1200。热处理装置1200是反应装置的一个例子。底板基板1280例如具有与底板基板120、底板基板320、底板基板420、以及底板基板520中任何一个相同的构成。作为一个例子，在底板基板1280的第1主面1282上设置有要被热处理的被热处理部130和吸收层150。

热处理装置1200是反应装置的一个例子。例如，热处理装置1200对底板基板1280实施快速退火等的热处理。另外，热处理装置1200也可以兼用作在底板基板1280上形成Si晶体、Si_xGe_1-x晶体(0≤x＜1)、以及化合物半导体晶体等的CVD装置。

热处理装置1200包括热处理炉1210、灯单元1230和灯单元1240、辐射温度计1252、以及控制部1260。热处理炉1210包括晶片装载口1212、气体流入部1214、气体排出部1216、和盖部1222。灯单元1230包括：灯1232、反射部件1234、滤波器1236、以及电源部1238。灯单元1240包括：灯1242、反射部件1244、以及电源部1248。

热处理炉1210将底板基板1280收容在内部。热处理炉1210是反应容器的一个例子。热处理炉1210例如具有中空的圆筒形状。晶片装载口1212用于底板基板1280的装载或卸载。盖部1222密闭晶片装载口1212。另外，盖部1222可以包括在热处理装置1200的内部支持底板基板1280的支持体1224。由此，热处理炉1210可以将底板基板1280保持在内部。

支持体1224例如是石墨制的基座。在支持体1224上，可以设置作为测量支持体1224的温度的加热温度测量部的温度传感器。底板基板1280可以被设置得使得与支持体1224接触。在这种情况下，支持体1224与底板基板1280的下部温度大致相同。因此，上述温度传感器可以测量底板基板1280的背面的温度。例如，上述温度传感器可以测量形成在底板基板1280上的耐热性小的部分的温度。上述温度传感器可以测量形成在底板基板1280上的Si器件或者III-V族化合物半导体器件附近的温度。

在热处理炉1210中，惰性气体等从气体流入部1214提供到热处理炉1210的内部。另外，热处理炉1210内部的气体可以从气体排出部1216排出。另外，气体流入部1214将CVD、MOCVD等的原料气体提供到热处理炉1210的内部。例如，气体流入部1214向热处理炉1210内部提供原料气体1290和载气等。载气例如是氢气。

在热处理炉1210的内部，通过原料气体1290发生反应，半导体的晶体外延生长在保持于热处理炉1210的内部的底板基板1280上。反应容器内的残存气体等从气体排出部1216排出。虽然图中未示出，但是气体排出部1216可以与真空系统连接。

原料气体1290的温度比底板基板1280的温度低。优选地，在对底板基板1280照射电磁波、使半导体的晶体外延生长期间，通过原料气体1290冷却底板基板1280。通过在冷却底板基板1280时照射电磁波，可以在维持被热处理部130与底板基板1280的被热处理部130以外的区域的温度差的同时，选择性地加热被热处理部130。

灯单元1230是照射部的一个例子。灯单元1230被配置在底板基板1280的第1主面1282一侧。灯单元1230从底板基板1280的第1主面1282一侧对底板基板1280照射电磁波。由此，灯单元1230对底板基板1280加热。

各个灯1232产生电磁波。灯1232例如产生包含红外线的光。各个灯1232也可以产生均匀地照射底板基板1280整体的电磁波的非相干光。热处理装置1200，例如，通过并列配置多个廉价的光源，对底板基板120整体均匀地照射电磁波，可以一下子对大面积的底板基板120进行热处理。灯1232，例如，是高强度放电灯、卤素灯、氙气灯、或者LED灯。高强度放电灯，例如，是高压水银灯、金属卤化物灯、或者钠灯。

灯单元1230可以连续地照射电磁波，也可以多次照射脉冲状的电磁波。灯单元1230可以根据照射电磁波的用途来确定照射脉冲状的电磁波的时间和次数。

例如，灯单元1230，通过对底板基板1280多次照射脉冲状的电磁波，实施快速退火。在快速退火中，灯单元1230使用氖灯等闪光灯，对底板基板1280照射闪光。底板基板1280的表层部分在短时间被加热至例如1000℃以上的高温。另外，通过在扫描底板基板1280的同时将来自闪光灯的闪光照射到底板基板1280上，对底板基板1280的整个面加热。

闪光灯照射的电磁波的脉冲宽度，例如是1ns～100ms。在高温下对底板基板1280进行热处理的情况下，优选电磁波的脉冲宽度短。然而，在上述脉冲宽度小于0.1ms的情况下，光脉冲的控制变得很难。因此，电磁波的脉冲宽度优选为0.1ms～10ms。这里，在本说明书中，所谓脉冲宽度，意思是脉冲波形的电平维持在峰值的1/2以上的大小的时间宽度。

闪光的光照射量可以根据热处理对象和可能利用的灯而任意选择。光照射量，例如是2～50J/cm²。另外，在本说明书中，所谓闪光灯的光照射量，是指闪光灯输出的电磁波的能量(单位：J)除以闪光灯照射到底板基板1280上的区域的面积(单位：cm²)而得到的值。

在多次照射闪光的情况下，闪光的脉冲间隔，考虑闪光灯光源的输出性能和反复充放电性能、以及被热处理部130的放热性而设定。例如，被热处理部130的温度被设定得使得到达所必需的退火温度、且底板基板1280中被热处理部130以外的温度没有达到规定的温度以上。上述脉冲间隔例如在1s以上。

在脉冲间隔过短的情况下，充放电所需要的设备负担变得过大。另外，由于在底板基板1280中热能来不及释放，所以有可能导致被热处理部130以外的区域的不必要的温度上升。另一方面，在上述脉冲间隔过长的情况下，处理时间变长，且热处理所需要的能量增加。

闪光灯的脉冲发光次数以及各脉冲的脉冲宽度可以自由地设定，以达到被热处理部130充分退火的效果。通过调整闪光灯的脉冲次数或者各脉冲的脉冲宽度，可以调整热处理的温度和持续时间。

例如，被热处理部130包含Si_xGe_1-x晶体(0≤x＜1)，在通过使用连续光的连续退火对被热处理部130进行退火的情况下，上述热处理的温度和持续时间为850℃～900℃、2～10分钟。退火温度例如是比被热处理部130的熔点低的温度。

在快速退火中，作为一个例子，使用光照射量为5J/cm²的灯，在脉冲宽度为1ms、脉冲间隔为30s的条件下照射在0.2μm～1.5μm波长范围、具有广泛的发射光谱成分的闪光5次左右。这样，累计照射5ms左右、可以使被热处理部130的最高可达温度为750℃～800℃。

可以将底板基板1280提前预加热到400～600℃左右，同样使用光照射量为5J/cm²的灯、在脉冲宽度为5ms、脉冲间隔为30s的条件下可以照射具有同样的波长范围的闪光5次左右。这样，可以使被热处理部130的最高可达温度为850℃～900℃。

也可以对底板基板1280实施多阶段退火。例如，在没有达到被热处理部130的熔点的温度下实施高温退火，之后，在比高温退火的温度低的温度下实施低温退火。另外，可以反复实施这样的2阶段退火多次。高温退火的温度和持续时间，在被热处理部130包含Si_xGe_1-x晶体(0≤x＜1)的情况下，例如为850℃～900℃、2～10分钟。低温退火的温度和持续时间，例如为600℃～780℃、2～10分钟。

在通过快速退火对被热处理部130进行退火的情况下，可以通过调整脉冲宽度和脉冲间隔等条件，实施上述多阶段退火。例如，在通过快速退火实施2阶段退火的情况下，调整脉冲宽度等条件，以使得通过1次闪光照射，被热处理部130的最高可达温度落于高温退火的温度范围内。另外，在直至照射下一闪光的期间中，被热处理部130的温度下降。因此，可以调整脉冲间隔，以使得通过下一闪光的照射，被热处理部130的温度落在低温退火的温度范围内。

反射部件1234反射以使得由灯1232所照射的电磁波中的、不朝向底板基板1280的电磁波朝向底板基板1280。电源部1238，例如，基于从控制部1260输入的信号，调整提供给灯1232的电流。

滤波器1236被配置于底板基板1280与灯1232之间。滤波器1236可以遮断底板基板1280能够吸收的电磁波的波长成分的至少一部分。滤波器1236吸收灯1232所产生的电磁波中的特定的波长成分。例如，滤波器1236遮断在灯1232照射的电磁波的波长成分中、底板基板1280的被热处理部130以外的区域的吸收系数比底板基板1280的被热处理部130的吸收系数大的波长成分。

在底板基板1280具有被保护部的情况下，滤波器1236可以包含与被保护部相同的材料。例如，在被保护部是形成在Si基板、SOI基板等的Si晶体上的MOSFET的情况下，通过使用如Si晶体基板那样的包含Si晶体的滤波器，可以得到不被Si晶体吸收但却可以选择性地加热Si_xGe_1-x晶体(0≤x＜1)的电磁波。另外，例如，作为滤波器，通过使用形成有SiO₂层的Si晶体基板，可以得到不被Si晶体和SiO₂吸收但却可以选择性地加热Si_xGe_1-x晶体(0≤x＜1)的电磁波。

在热处理装置1200通过快速退火对包含Si_xGe_1-x晶体的被热处理部130进行退火的情况下，可以使用加热部，将底板基板1280的整体提前预加热至400℃～600℃左右。另外，在从第2主面1284侧对底板基板1280预加热之后，热处理装置1200可以在将底板基板1280整体的温度维持在规定的温度的同时从第1主面1282侧向底板基板1280照射电磁波。

热处理装置1200也可以加热底板基板1280以使得通过设置于底板基板1280下方的热源对底板基板1280整体施加的热量大致等于从底板基板1280所辐射的热量。热处理装置1200通过预加热底板基板1280，可以减少电磁波的脉冲振幅。

实施预加热以使得被热处理部130以外的区域的温度不超过被热处理部130以外的区域热劣化的温度。这里，所谓被热处理部130以外的区域热劣化的温度，意思是被热处理部130以外的区域的特性超过在设计上确定的容许范围的温度。

预加热例如可以通过将反应容器中支持底板基板1280的支持体加热至一定温度来实施。例如，使被加热到一定温度的支持体与底板基板1280的第2主面1284相接触，通过从该支持体向底板基板1280的热传导，预加热底板基板1280。支持体例如通过将支持体能吸收的电磁波照射到第1主面1282上而被加热。另外，支持体可以通过加热器等被电热加热。在预加热中，通过从第2主面1284侧照射底板基板1280可能吸收的电磁波，可以加热底板基板1280。

各灯单元1240被配置在底板基板1280的第2主面1284侧。灯单元1240从底板基板1280的第2主面1284侧向底板基板1280照射电磁波。这样，灯单元1240可以加热支持体1224。另外，灯单元1240可以经支持体1224整体地加热底板基板1280。底板基板1280例如通过从支持体1224的热传递而被加热。

各个灯1242产生电磁波。灯1242例如产生包含红外线的光。灯1242可以产生非相干光。这样，通过并列配置多个廉价的灯1242，可以一下子热处理大面积的底板基板1280。灯1242例如可以是高强度放电灯、卤素灯、氙气灯、和LED灯。高强度放电灯例如是高压水银灯、金属卤化物灯、或者钠灯。另外，加热部不限于灯单元1240。加热部可以通过电阻加热而整体地加热支持体1224或者底板基板1280。

热处理装置1200可以在用灯单元1240照射电磁波的同时从底板基板1280的上方由灯1232照射电磁波。热处理装置1200通过使用灯单元1240、连续照射电磁波，在将底板基板1280的背面的温度保持在一定温度范围内的状态下，可以加热被热处理部130。结果，被热处理部130的温度控制变得容易。

反射部件1244反射以使得由灯1242所照射的电磁波中的、不朝向底板基板1280的电磁波朝向底板基板1280。电源部1248，例如，基于从控制部1260输入的信号，调整提供给灯1242的电流。

辐射温度计1252测量底板基板1280的温度。在底板基板1280的表面附近形成有由灯单元1230照射的电磁波加热的被热处理部130或吸收层150的情况下，辐射温度计1252测量被热处理部130或吸收层150的温度。由此，通过非接触的方式可以测量被热处理部130或吸收层150的温度。辐射温度计1252在灯单元1230不照射电磁波期间，可以测定底板基板1280等的温度。由此，可以更准确地测定底板基板1280等的温度。辐射温度计1252可以在灯1232刚刚熄灭之后测量底板基板1280等的温度。

控制部1260控制灯单元1230和灯单元1240，调节底板基板1280的温度。例如，控制部1260可以控制从电源部1238和电源部1248向灯1232和灯1242所提供的电流和电压。控制部1260在灯单元1240对支持体1224连续地照射电磁波、对底板基板1280预加热之后，可以控制灯单元1230对底板基板1280以脉冲的方式照射电磁波。

控制部1260可以分别独立地控制灯单元1230和灯单元1240。可以控制灯单元1230和灯单元1240的电磁波的输出。例如，控制部1260控制灯单元1230和灯单元1240的点亮熄灭状态、点亮熄灭间隔、产生的电磁波的强度、平均输出、以及一定持续时间中的总照射量等。

控制部1260控制灯单元1230以设置照射电磁波的照射期间与不照射电磁波的非照射期间，以使得灯单元1230能以脉冲方式照射电磁波。控制部1260控制灯单元1230以设置照射输出大的电磁波的期间与照射比上述电磁波输出小的电磁波的期间，以使得灯单元1230能以脉冲方式照射电磁波。

控制部1260可以基于配置于支持体1224上的温度传感器测量的支持体1224的温度，控制灯单元1240的输出。控制部1260可以基于辐射温度计1252测量的温度来控制灯单元1230的输出。例如，控制部1260基于辐射温度计1252测量的被热处理部130的温度来调整灯单元1230照射的电磁波的强度。作为一个例子，控制部1260在灯单元1230的非照射期间，通过辐射温度计1252测量底板基板1280、被热处理部130、以及吸收层150等的温度。控制部1260可以将吸收层150的温度视为被热处理部130的温度。

控制部1260在测量的被热处理部130的温度没有达到退火所必需的温度的情况下，可以通过增加灯单元1230的脉冲宽度，使被处理部130的温度上升。控制部1260通过增加灯单元1230的照射持续时间，可以使被热处理部130的温度上升。

控制部1260可以基于具有作为加热温度测量部的功能的温度传感器的测量结果，确定具有作为照射部的功能的灯单元1230照射电磁波的照射期间和灯单元1230不照射电磁波的非照射期间。具体地，控制部1260，根据温度传感器测量的底板基板1280的背面的温度，控制灯单元1230施加的热量。例如，在底板基板1280的背面的温度为300℃的情况下，通过与底板基板1280的背面的温度为400℃的情况相比、增加灯单元1230的照射期间，可以在短时间内使被热处理部130的温度上升至退火所必需的温度。

如上所述，热处理装置1200，通过对包括被热处理部130和吸收层150的底板基板1280照射电磁波进行热处理，可以选择性地加热被热处理部130。这样，可以降低被热处理部130的晶体内部的缺陷密度。

另外，热处理装置1200，由于具有从第1主面1282侧加热底板基板1280的灯单元1230、和从第2主面1284侧加热底板基板1280的灯单元1240，所以可以从两面加热底板基板1280。另外，热处理装置1200，由于灯单元1230和灯单元1240可以分别独立地控制，所以可以从两面分别独立地加热底板基板1280。由此，热处理装置1200可以以各种方式控制基板1280的温度。

另外，代替底板基板1280，热处理装置1200可以将形成有半导体器件的至少一部分的SOI基板或Si基板、以及包括包含Si_xGe_1-x晶体(0≤x＜1)的被热处理部的基板保持在反应容器内部。这时，电磁波照射部可以对基板照射所述Si_xGe_1-x晶体对其的吸收系数比SOI基板或Si基板中包含的Si对其的吸收系数大的电磁波。

图13示意性地示出半导体基板1310的剖面的一个例子。用图13说明使III-V族化合物半导体1366外延生长在被热处理部130的表面上的情况。III-V族化合物半导体1366是III-V族化合物半导体的一个例子。

半导体基板1310包括：底板基板120、具有形成在底板基板120上的开口1356的阻挡层1354、形成于开口1356内部的被热处理部130、被配置在被热处理部130附近的吸收层1350、以及III-V族化合物半导体1366。吸收层1350与图2中的吸收层250等同。阻挡层1354与图2中的阻挡层554等同。

阻挡层1354的至少一部分被配置在吸收层1350与作为晶种的被热处理部130之间。即，半导体基板1310在吸收层1350设置于阻挡层1354内部这一点上，与半导体基板210或半导体基板910不同。在本实施方式中，III-V族化合物半导体1366例如可以按以下的方式形成。

首先，准备形成有吸收层1350和阻挡层1354的底板基板120，且保持在反应容器内部。其次，通过蚀刻等在阻挡层1354中形成开口1356，使底板基板120的第1主面122露出。开口1356被形成得使得包围吸收层1350。之后，通过CVD法在开口内部形成被热处理部130。被热处理部130例如是Si_xGe_1-x晶体(0≤x＜1)。

其次，在向底板基板120的第1主面122整体地照射吸收层1350能够吸收的电磁波10的同时，向反应容器中提供原料气体1390。电磁波10优选为不容易被阻挡层1354吸收的波长。如果对底板基板120的第1主面122侧照射电磁波10，则选择性地加热吸收层1350，通过在吸收层1350产生的热而加热被热处理部130。由于阻挡在阻挡层1354的表面上晶体的生长，在被热处理部130的表面上选择性地外延生长III-V族化合物半导体1366。这时，例如，在从第2主面124侧整体地加热半导体基板1310的同时，向底板基板120的第1主面122照射电磁波10。

优选地，在外延生长III-V族化合物半导体1366步骤之前，对被热处理部130进行退火。被热处理部130的退火和上述III-V族化合物半导体1366的外延生长可以在同一反应容器中实施。另外，对被热处理部130进行退火之后，可以不将半导体基板110暴露在大气中而相继地外延生长上述III-V族化合物半导体1366。

选择性地外延生长III-V族化合物半导体1366的方法不限于上述方法。在对包括被热处理部、配置于被热处理部以外的至少一部分上的被保护部、和保护被保护部不受电磁波影响的保护层的基板照射电磁波的同时，可以向反应容器提供原料气体。

图14示意性地示出半导体基板510的制造过程中的半导体基板910的一个例子。半导体基板910具有加热Si_xGe_1-x晶体962而得到的Si_xGe_1-x晶体562。

在本实施方式中，半导体基板910包括保护第1电子元件570不受电磁波10影响的保护层1450。保护层1450包括遮蔽电磁波10的至少一部分的遮蔽层1452和阻挡层554。遮蔽层1452设置于阻挡层554上。遮蔽层1452例如是W、Al等的金属薄膜。由此，遮蔽层1452可以反射电磁波10的至少一部分。另外，由于在遮蔽层1452与第1电子元件570之间配置有阻挡层554，可以防止在遮蔽层产生的热直接传递给第1电子元件570。

III-V族化合物半导体566例如可以用以下的方式来形成。首先，将形成有Si_xGe_1-x晶体562的半导体基板910保持在CVD装置等的反应容器中。用于加热Si_xGe_1-x晶体962的热处理装置，也可以兼做上述CVD装置。其次，在对半导体基板910整体照射Si_xGe_1-x晶体562可以吸收的电磁波10的同时，向反应容器提供原料气体1490。电磁波10的波长，优选地选择不容易被阻挡层554吸收、容易被遮蔽层1452遮蔽的波长。

如果对半导体基板910照射电磁波10，那么选择性地加热Si_xGe_1-x晶体562，在加热的Si_xGe_1-x晶体562表面上选择外延生长III-V族化合物半导体566。这时，在从第2主面524侧整体地加热半导体基板910时，可以对半导体基板910照射电磁波10。

另外，在本实施方式中，虽然说明的是在对包括Si_xGe_1-x晶体562和保护层1450的半导体基板910照射电磁波10的同时向反应容器提供原料气体1490的情况，但是选择外延生长III-V族化合物半导体566的方法不限于此。如关于图13进行的说明那样，在Si_xGe_1-x晶体562附近的阻挡层554内部配置吸收层，在选择性加热Si_xGe_1-x晶体562的同时，可以向反应容器提供原料气体1490。半导体基板910可以包括上述吸收层和保护层1450。

实施例

(实施例1)

按照如图6所示的方式制作电子器件500。作为底板基板520，准备市售的SOI基板。作为是被保护部的一个例子的第1电子元件570，在底板基板520的Si结晶层上形成MOSFET。作为阻挡层554，通过CVD法形成了与底板基板520的第1主面522接触的SiO₂层。SiO₂层的厚度平均值是1μm。通过光刻法在阻挡层554的一部分上形成开口556。开口556的大小为15μm×15μm。

将形成有阻挡层554和开口556的底板基板520配置在热处理装置1200的热处理炉1210内部，形成作为Si_xGe_1-x晶体962的Ge结晶层。上述底板基板520配置于支持体1224的上表面，以使得底板基板520的第2主面524与支持体1224接触。对支持体1224使用石墨制的基座。Ge结晶层通过CVD法选择性地形成于开口556内部。Ge结晶层，用GeH₄作为原料气体，在热处理炉1210内的压力为2.6kPa、生长温度为400℃的条件下，先沉积成膜至大约20nm的厚度，然后升温至600℃，继续沉积成膜为大约1μm。通过上述步骤，制得了半导体基板910。

这时，在阻挡层554的表面上，作为遮蔽层，形成包括Ag薄膜和SiO₂层的构造体。在上述构造体的形成中，通过真空蒸镀法在阻挡层554的表面上提前形成Ag薄膜。还有，作为Ag保护层，通过真空蒸镀法在Ag薄膜的表面上沉积成膜100nm的SiO₂层，之后，通过光刻法将Ag薄膜和作为Ag保护层的SiO₂层图案化，得到上述构造体。Ag薄膜和作为Ag保护层的SiO₂层，图案化成从与第1主面522垂直的方向看、遮住第1电子元件570的大小。

其次，在热处理炉1210中，通过从载置半导体基板910的支持体1224的背面由灯单元1240照射红外线，加热支持体1224。通过从支持体1224向半导体基板910的第2主面524的热传导，对半导体基板910实施预加热。实施预加热以使得支持体1224的温度达到400℃。这时，Si_xGe_1-x晶体962附近和第1电子元件570附近的温度也大约为400℃。

上述温度是通过红外表面温度计测量的。在通过预加热而半导体基板910的温度稳定之后，在通过灯单元1240对半导体基板910整体加热的同时，将阻挡层554和上述遮蔽层作为保护层，由灯单元1230从第1主面522侧对半导体基板910照射包含红外线的灯光。灯光的波长被选择以使得与Si晶体相比容易被Si_xGe_1-x晶体吸收。这样，选择性地加热Si_xGe_1-x晶体962，对Si_xGe_1-x晶体962退火。

在形成了Si_xGe_1-x晶体962之后，不将半导体基板910从热处理炉1210取出而进行灯光的照射。即，在本实施例中，在使Si_xGe_1-x晶体962的前体生长成为晶体的步骤之后，不将Si_xGe_1-x晶体962暴露在大气中，而相继地选择性地加热Si_xGe_1-x晶体962。另外，使Si_xGe_1-x晶体962的前体生长成为晶体的步骤、和选择性地加热Si_xGe_1-x晶体962的步骤，在同一反应容器内部进行。

作为包含上述红外线的灯光的光源，使用20个最大输出为1.6kW的卤素灯(USHIO电机株式会社(ウシオ電機株式会社)制造)。卤素灯的输出以如下的方式调整。首先，在Si基板上的整个面上，准备具有厚度大约为1μm的Ge单晶层的参考基板，得到卤素灯的输出与上述参考基板的表面温度之间的相关特性。其次，基于该相关特性，设定卤素灯的输出，以使半导体基板910的第1主面522的表面温度达850℃，对半导体基板910照射灯光20分钟。另外，在上述卤素灯与半导体基板910之间，设置Si单晶板作为滤波器1236，其透射光照射到半导体基板910的第1主面522上。

上述卤素灯的输出与参考基板的表面温度之间的相关特性通过以下的方式获得。首先，在热处理炉1210中的支持体1224上载置上述参考基板。上述参考基板被载置以使得与形成有Ge单晶层的面(可以称为第1主面。)相反一侧的面(可以称为第2主面。)与支持体1224的上表面接触。

其次，对参考基板预加热。预加热可以通过在热处理炉1210中从支持体1224的下表面侧照射红外线而加热支持体1224来实施。这样，通过从支持体1224向上述参考基板的热传导，对参考基板整体加热。进行预加热以使得支持体1224的温度达到400℃。这时，还进行红外表面温度计的校正。上述校正通过调整上述红外表面温度计的设定以使得由红外表面温度计测量到的上述参考基板的第1主面的表面温度达到大约400℃来实施。

通过预加热，上述参考基板的温度稳定了之后，以大约10秒的间隔从上述参考基板的第1主面侧对上述参考基板间歇地照射了包含红外线的灯光。通过由红外表面温度计测量灯光刚刚关闭后的上述第1主面的表面温度，可以得到从第1主面侧照射的卤素灯的输出和上述参考基板的第1主面的表面温度之间的相关特性。

另外，在对半导体基板910和上述参考基板照射灯光期间，通过由嵌入在支持体1224的热电偶来检测温度，且反馈控制照射到支持体1224的下表面的红外线的能量，调整支持体1224的温度。调整上述红外线的能量，以使支持体1224的温度达到400℃。

如上所述，对半导体基板910的Si_xGe_1-x晶体962进行了退火之后，不从热处理炉1210中取出半导体基板910，通过MOCVD法，将GaAs层形成为III-V族化合物半导体566。GaAs层，用三甲基镓和砷化三氢作为原料气体，在生长温度为650℃、热处理炉1210内的压力为9.9kPa的条件下沉积成膜。GaAs层通过在对半导体基板910照射退火而得到的Si_xGe_1-x晶体562能够吸收的电磁波的同时向热处理炉1210内部提供原料气体而形成。GaAs层在由灯单元1240对半导体基板910整体进行加热时形成。这时，石墨制的支持体的温度被调整成为400℃。之后，通过蚀刻，除去最外面的作为Ag保护层的SiO₂层和Ag薄膜，制得了半导体基板510。

作为第2电子元件580，形成了将上述GaAs层用作活性层的HBT。之后，形成配线，制得了电子器件500。对电子器件500进行了动作实验，作为1kA/cm²的集电极电流密度的电流增益显示为175，确认电子器件500作为电流增益元件动作正常。作为形成于底板基板520的Si结晶层上的第1电子元件570的MOSFET，确认阈值和电流电压特性与初始特性没有变化。

另外，通过SEM对经过退火的Ge结晶层进行了观察，如所设计的，Ge结晶层的层厚度大约为1μm、GaAs层的厚度为2.5μm。另外，通过外延法对GaAs层的表面进行了检查，在GaAs层的表面上没有发现缺陷。通过TEM对面内剖面进行了观察，没有发现从Ge结晶层贯通GaAs层的位错。

(实施例2)

按照图6所示的方式制得了电子器件500。与实施例1同样，在底板基板520上形成阻挡层554和开口556。将上述底板基板520配置在热处理炉1210的内部，将Ge结晶层形成为Si_xGe_1-x晶体962。Ge结晶层通过CVD法选择性地形成在开口556内部。Ge结晶层，用GeH₄作为原料气体，在热处理炉1210内的压力为2.6kPa、生长温度为400℃的条件下，先沉积成膜大约20nm，然后升温至600℃，继续沉积成膜为大约1μm的厚度。通过上述步骤，制得了半导体基板910。这时，在阻挡层554的表面上，形成与实施例1同样的遮蔽层。

其次，先将半导体基板910从热处理炉1210中取出，将半导体基板910载置在另外的反应容器中的石墨制支持体的上方，以使得底板基板520的第2主面524与石墨制支持体接触。在上述另外的反应容器中，从载置了半导体基板910的石墨制支持体的背面对上述石墨制支持体通过电热加热而加热，通过向与石墨制支持体接触的半导体基板910的第2主面524一侧的热传导，对半导体基板910进行预加热。进行预加热以使得石墨制支持体的温度达到200～600℃。

通过预加热，在半导体基板910的温度稳定了之后，在通过灯单元1240对半导体基板910整体加热时，将阻挡层554和遮蔽层作为保护层，在惰性气体N₂或Ar的气氛下，从第1主面522侧向半导体基板910照射闪光。这样，选择性地加热Si_xGe_1-x晶体962，对Si_xGe_1-x晶体962退火。

作为闪光灯，使用半导体基板910每单位面积的输入能量值约为15J/cm²的氙气灯(USHIO电机株式会社制造)。使闪光的脉冲宽度为1ms、反复照射时的闪光的脉冲间隔为30s，照射闪光5次。这时，调整石墨制支持体的温度成为400℃。另外，在上述闪光与半导体基板910之间，设置Si单晶板作为滤波器1236，其透射光照射到半导体基板910的第1主面522上。

如上所述，对半导体基板910的Si_xGe_1-x晶体962进行了退火之后，将半导体基板910从用于热处理的反应容器中取出来。之后，再用另外的反应装置，通过MOCVD法，将GaAs层形成为III-V族化合半导体566。GaAs层利用三甲基镓和砷化三氢作为原料气体，在生长温度为650℃、反应容器内的压力为9.9kPa的条件下沉积成膜。GaAs层通过在对半导体基板910照射退火而得到的Si_xGe_1-x晶体562能够吸收的电磁波的同时向热处理炉1210内部提供原料气体而形成。GaAs层在由灯单元1240对半导体基板910整体进行加热时形成。这时，石墨制支持体的温度被调整成为400℃。之后，通过蚀刻，除去最外面的作为Ag保护层的SiO₂层和Ag薄膜，制得了半导体基板510。

作为第2电子元件580，形成了将上述GaAs层用作活性层的HBT。之后，形成配线，制得了电子器件500。对电子器件500进行了动作实验，作为1kA/cm²的集电极电流密度的电流增益率显示为178，确认电子器件500作为电流增益元件动作正常。作为形成于底板基板520的Si结晶层上的第1电子元件570的MOSFET，确认阈值和电流电压特性与初始特性没有变化。

另外，通过SEM对经过退火的Ge结晶层进行了观察，如所设计的，Ge结晶层的厚度大约为1μm、GaAs层的厚度大约为2.5μm。另外，通过外延法对GaAs层的表面进行了检查，在GaAs层的表面上没有发现缺陷。通过TEM对面内剖面进行了观察，没有发现从Ge结晶层贯通GaAs层的位错。

(实施例3)

按照图6所示的方式制得了电子器件500。与实施例1同样，准备了底板基板520，在底板基板520上形成了阻挡层554和开口556。将上述底板基板520配置在热处理炉1210内部，将Ge结晶层形成为Si_xGe_1-x晶体962。Ge结晶层通过CVD法选择性地形成于开口556内部。Ge结晶层，用GeH₄作为原料气体，在热处理炉1210内的压力为2.6kPa、生长温度为400℃下，先沉积成膜至大约20nm的厚度，然后升温至600℃，继续沉积成膜为大约1μm。

作为吸收层950，形成非晶硅层。上述非晶硅层通过CVD法形成，以使得与开口556内部的Si_xGe_1-x晶体962接触。形成于阻挡层554表面上的非晶硅层中、形成于第1电子元件570上方的不必要的非晶硅层通过蚀刻等去除。通过上述步骤，制得了半导体基板910。

其次，将半导体基板910从热处理炉1210中取出，将半导体基板910载置于其它的反应容器中的石墨制支持体的上方，以使得底板基板520的第2主面524与石墨制支持体接触。在上述其它的反应容器中，从载置了半导体基板910的石墨制支持体的背面通过电热加热来加热石墨制支持体，通过向与石墨制支持体接触的半导体基板910的第2主面524侧的热传导，对半导体基板910进行预加热。进行预加热以使得石墨制支持体的温度达到200～600℃。

在通过预加热、半导体基板910的温度稳定之后，将阻挡层554作为保护层，在惰性气体N₂或Ar的气氛下，从第1主面522侧向半导体基板910照射闪光灯的闪光。在上述闪光灯与半导体基板910之间，作为滤波器1236设置主要使可见光区域的波长成分透射的滤波器，并将该透射光照射到半导体基板910的第1主面522。由此，选择性地加热吸收层950，通过从吸收层950的热传递而加热Si_xGe_1-x晶体962，对Si_xGe_1-x晶体962退火。这时，调整石墨制支持体的温度，以使其为400℃。

如上所述，对半导体基板910的Si_xGe_1-x晶体962进行了退火之后，从用于热处理的反应容器中取出了半导体基板910。然后，再使用其它的反应容器，通过蚀刻去除吸收层950之后，通过MOCVD法，将GaAs层形成为III-V族化合物半导体566。GaAs层，用三甲基镓和砷化三氢作为原料气体，在生长温度为650℃、反应容器内的压力为9.9kPa的条件下沉积成膜，制成了半导体基板510。

作为第2电子元件580，形成了将上述GaAs层用作活性层的HBT。之后，形成配线，制得了电子器件500。对电子器件500进行了动作实验，作为1kA/cm²的集电极电流密度的电流增益率显示为178，确认电子器件500作为电流增益元件动作正常。作为形成于底板基板520的Si结晶层上的第1电子元件570的MOSFET，确认阈值和电流电压特性与初始特性没有变化。

另外，通过SEM对经过退火的Ge结晶层进行了观察，如所设计的，Ge结晶层的厚度大约为1μm、GaAs层的厚度大约为2.5μm。另外，通过外延法对GaAs层的表面进行了检查，在GaAs层的表面上没有发现缺陷。通过TEM对面内剖面进行了观察，没有发现从Ge结晶层贯通GaAs层的位错。

(实施例4)

按照图6所示的方式制得了电子器件500。作为底板基板520，准备了市售的SOI基板。作为是被保护部的一个例子的第1电子元件570，在底板基板520的Si结晶层上形成MOSFET。作为阻挡层554，通过CVD法形成了与底板基板520的第1主面522接触的SiO₂层。SiO₂层的厚度平均值是1μm。通过光刻法在阻挡层554的一部分上形成开口556。开口556的大小为15μm×15μm。

将形成有阻挡层554和开口556的底板基板520配置在热处理装置1200的热处理炉1210内部，将Ge结晶层形成为Si_xGe_1-x晶体962。上述底板基板520配置于支持体1224的上表面，以使得底板基板520的第2主面524与支持体1224接触。对支持体1224使用石墨制基座。Ge结晶层通过CVD法选择性地形成于开口556内部。Ge结晶层，用GeH₄作为原料气体，在热处理炉1210内的压力为2.6kPa、生长温度为400℃的条件下，先沉积成膜至大约20nm的厚度，然后升温至600℃，继续沉积成膜为大约1μm。通过上述步骤，制得了半导体基板910。

其次，在热处理炉1210中，从载置半导体基板910的支持体1224的背面由灯单元1240照射红外线，加热支持体1224，通过从支持体1224向半导体基板910的第2主面524侧的热传导，对半导体基板910进行预加热。进行预加热以使得支持体1224的温度达到400℃。这时，Si_xGe_1-x晶体962附近和第1电子元件570附近的温度也大约为400℃。上述温度通过红外表面温度计测量。在通过预加热而半导体基板910的温度稳定之后，在通过灯单元1240对半导体基板910整体加热的同时，将阻挡层554作为保护层，由灯单元1230从第1主面522侧对半导体基板910照射包含红外线的灯光。灯光的波长被选择得以使得与Si晶体相比容易被Si_xGe_1-x晶体吸收。这样，选择性地加热Si_xGe_1-x晶体962，对Si_xGe_1-x晶体962退火。

在形成了Si_xGe_1-x晶体962之后，不将半导体基板910从热处理炉1210中取出而进行灯光的照射。即，在本实施例中，在使Si_xGe_1-x晶体962的前体生长成为晶体的步骤之后，不将Si_xGe_1-x晶体962暴露在大气中，而相继地选择性地加热Si_xGe_1-x晶体962。另外，使Si_xGe_1-x晶体962的前体生长成为晶体的步骤、和选择性地加热Si_xGe_1-x晶体962的步骤，在同一反应容器内部进行。

作为包含上述红外线的灯光的光源，使用20个最大输出为1.6kW的卤素灯(USHIO电机株式会社(ウシオ電機株式会社)制造)。卤素灯的输出以如下的方式调整。首先，在Si基板上的整个面上，准备具有厚度大约为1μm的Ge单晶层的参考基板，得到卤素灯的输出与上述参考基板的表面温度之间的相关特性。其次，基于该相关特性，设定卤素灯的输出，以使半导体基板910的第1主面522的表面温度达850℃，对半导体基板910照射灯光20分钟。另外，在上述卤素灯与半导体基板910之间，设置Si单晶板作为滤波器1236，其透射光照射到半导体基板910的第1主面522上。将半导体基板910从反应容器中取出。

图15是从反应容器中取出了的半导体基板910的剖面TEM照片。对底板基板520与形成于其上的Si_xGe_1-x晶体962之间的界面部分进行了观察。图16是具有没有被热处理的Si_xGe_1-x晶体2000的半导体基板910的剖面TEM照片。图16中所示的Si_xGe_1-x晶体2000与Si_xGe_1-x晶体962不同，没有被退火。在Si_xGe_1-x晶体2000中观察到了许多位错。如果将图15与图16进行比较的话，可以明白的是，经过退火的Si_xGe_1-x晶体962中不存在位错。

(实施例5)

与实施例4同样地制得了半导体基板510。作为电子元件580，形成了将上述GaAs层用作活性层的HBT。形成与HBT的集电极、基极和发射极连接的各配线，制得了电子器件500。

图17示出了如上所述制得的HBT的相对于集电极电压而变化的集电极电流。同一图示出了4套使基极电压改变时的数据。通过同一图，示出了在宽的集电极电压的范围内集电极电流稳定地流动。即，制得的HBT显示了良好的IV特性。

以上，虽然利用实施方式对本发明进行了说明，但是本发明的技术范围并不限于上述实施方式中所记载的范围。本领域技术人员可以明白的是，对上述实施方式可以进行多种变更或者改良。从权利要求书的记载可知，进行这样的变更或改进而得到的实施方式也被包含于本发明的技术范围内。

应注意的是，在权利要求书、说明书、及附图中所示的装置、系统、程序、及方法中的动作、次序、步骤、以及阶段等的各种处理的实际顺序，如果没有特别明示“在......之前”、“先于......”等，或者除非在后面的处理中使用前面的处理的输出，则可以以任意的顺序来实现。关于权利要求书、说明书、及附图中的动作流程，为了方便虽然使用了“首先”、“其次(接下来)”等进行说明，但是并不意味着必须以这样的顺序来实施。

附图标记的说明

10电磁波，12电磁波，14电磁波，30电磁波，110半导体基板，120底板基板，122第1主面，124第2主面，130被热处理部，150吸收层，160被加热部，210半导体基板，250吸收层，256开口，310半导体基板，320底板基板，322第1主面，324第2主面，330被热处理部，340杂质扩散区域，410半导体基板，420底板基板，422第1主面，424第2主面，426保护层，428开口，430区域，450吸收层，500电子器件，510半导体基板，520底板基板，522第1主面，524第2主面，554阻挡层，556开口，562 Si_xGe_1-x晶体，566III-V族化合物半导体，570电子元件，571阱，572源极区域，574漏极区域，576栅极电极，578栅极绝缘膜，580电子元件，587输入输出电极，588输入输出电极，589栅极电极，592配线，593开口，594配线，595开口，596配线，910半导体基板，950吸收层，962 Si_xGe_1-x晶体，1200热处理装置，1210热处理炉，1212晶片装载口，1214气体流入部，1216气体排出部，1222盖部，1224支持体，1230灯单元，1232灯，1234反射部件，1236滤波器，1238电源部，1240灯单元，1242灯，1244反射部件，1248电源部，1252辐射温度计，1260控制部，1280底板基板，1282第1主面，1284第2主面，1290原料气体，1310半导体基板，1350吸收层，1354阻挡层，1356开口，1366III-V族化合物半导体，1390原料气体，1450保护层，1452遮蔽层，1490原料气体，2000 Si_xGe_1-x晶体

Claims (34)

1.一种半导体基板的制造方法，其对底板基板进行热处理来制造半导体基板，该底板基板设置有要被热处理的被热处理部，

该方法包括：

在所述底板基板上设置被加热部的步骤，该被加热部吸收电磁波而产生热、对所述被热处理部选择性地加热；

对所述底板基板照射电磁波的步骤；和

通过由于所述被加热部吸收所述电磁波而产生的热，降低所述被热处理部的晶格缺陷密度的步骤。

2.根据权利要求1所述半导体基板的制造方法，其特征在于，

在在所述底板基板上设置被加热部的步骤中，设置包括吸收层的所述被加热部，该吸收层产生的热量相对于被照射的所述电磁波的能量的比率，比在对所述被热处理部照射所述电磁波的情况下产生的热量相对于所述电磁波的能量的比率大，且该吸收层设置于所述被热处理部上方，

在降低所述晶格缺陷密度的步骤中，通过由于所述吸收层吸收所述电磁波而产生的热，降低所述被热处理部的晶格缺陷密度。

3.根据权利要求2所述的半导体基板的制造方法，其特征在于，

还包括在所述底板基板上形成电子元件的步骤；

所述吸收层产生的热量相对于所述电磁波的能量的比率，比对所述电子元件的至少一部分照射所述电磁波的情况下产生的热量相对于所述电磁波的能量的比率大。

4.根据权利要求3所述的半导体基板的制造方法，其特征在于，

所述吸收层对所述电磁波的吸收系数比所述电子元件的至少一部分对所述电磁波的吸收系数大。

5.根据权利要求1所述的半导体基板的制造方法，其特征在于，

所述底板基板是SOI基板或Si基板，

所述被热处理部对所述电磁波的吸收系数，比包含于所述底板基板中的Si对所述电磁波的吸收系数大。

6.根据权利要求1所述的半导体基板的制造方法，其特征在于，

在对所述底板基板照射电磁波的步骤中，对所述底板基板照射如下电磁波，所述电磁波是在所述被热处理部中的吸收系数比将所述底板基板切割而制造的电子器件上的所述被热处理部以外的区域中的吸收系数大的电磁波。

7.根据权利要求1所述的半导体基板的制造方法，其特征在于，

还包括使作为所述被热处理部的Si_xGe_1-x晶体的前体在所述底板基板上生长成为晶体的步骤，其中0≤x＜1。

8.根据权利要求7所述的半导体基板的制造方法，其特征在于，还包括：

在降低所述晶格缺陷密度的步骤之后，使与所述Si_xGe_1-x晶体晶格匹配或准晶格匹配的III-V族化合物半导体晶体生长的步骤，其中0≤x＜1。

9.根据权利要求8所述的半导体基板的制造方法，其特征在于，还包括：

在使所述Si_xGe_1-x晶体的前体生长成为晶体的步骤之后，不将所述底板基板暴露在大气中而使所述晶格缺陷密度降低的步骤。

10.根据权利要求9所述的半导体基板的制造方法，其特征在于，

使所述Si_xGe_1-x晶体的前体生长成为晶体的步骤和使所述晶格缺陷密度降低的步骤在同一反应容器中进行。

11.根据权利要求8所述的半导体基板的制造方法，其特征在于，

在使所述III-V族化合物半导体晶体生长的步骤中，使用在降低所述晶格缺陷密度的步骤中照射所述电磁波的光源，再次对所述底板基板照射所述电磁波。

12.根据权利要求1所述的半导体基板的制造方法，其特征在于，

在降低所述晶格缺陷密度的步骤中，对所述底板基板整体均匀地照射所述电磁波。

13.根据权利要求12所述的半导体基板的制造方法，其特征在于，

在降低所述晶格缺陷密度的步骤中，对所述底板基板脉冲状地照射所述电磁波多次。

14.根据权利要求1所述的半导体基板的制造方法，其特征在于，

在从设置有所述被热处理部的所述底板基板的主面的背面侧加热时，从所述底板基板的所述主面侧照射所述电磁波。

15.根据权利要求7所述的半导体基板的制造方法，其特征在于，

在降低所述晶格缺陷密度的步骤中，使所述Si_xGe_1-x晶体的所述晶格缺陷密度降低到10⁵cm^-2以下，其中0≤x＜1。

16.根据权利要求3所述的半导体基板的制造方法，其特征在于，还包括：

在电子元件的上方形成保护电子元件不受电磁波影响的保护层的步骤。

17.根据权利要求3所述的半导体基板的制造方法，其特征在于，

包括：在所述电子元件的上方形成阻挡所述被热处理部的前体在所述底板基板上生长成为晶体的阻挡层的步骤、

在所述阻挡层上形成贯通至所述底板基板的开口的步骤、

在所述开口内设置作为所述被热处理部的晶种的步骤、

形成加热所述晶种的所述吸收层的步骤、和

通过照射所述电磁波对所述晶种进行退火的步骤，

其中，所述阻挡层保护所述电子元件不受所述电磁波影响。

18.根据权利要求17所述的半导体基板的制造方法，其特征在于，

在所述退火步骤之后，还包括使与所述晶种晶格匹配或准晶格匹配的化合物半导体晶体生长的步骤。

19.根据权利要求18所述的半导体基板的制造方法，其特征在于，

所述晶种是Si_xGe_1-x晶体，其中0≤x＜1，所述化合物半导体是III-V族化合物半导体。

20.根据权利要求17所述的半导体基板的制造方法，其特征在于，

所述阻挡层的至少一部分配置于所述吸收层和所述晶种之间。

21.一种半导体基板，其特征在于，包括：

底板基板，

设置于所述底板基板上的Si_xGe_1-x晶体，其中0≤x＜1，和

通过吸收被照射到所述底板基板上的电磁波而产生的热，对所述Si_xGe_1-x晶体选择性地加热的吸收层，

其中，所述Si_xGe_1-x晶体的晶格缺陷密度在10⁵cm^-2以下。

22.根据权利要求21所述的半导体基板，其特征在于，还包括：

形成于所述底板基板上的电子元件，和

形成于所述电子元件上、阻挡所述Si_xGe_1-x晶体的前体生长成为晶体、且保护所述电子元件不受所述电磁波影响的阻挡层，

其中，所述Si_xGe_1-x晶体设置于贯通所述阻挡层直至所述底板基板的开口内。

23.一种电子器件的制造方法，其制造包括第1电子元件和第2电子元件的电子器件，该方法包括：

在底板基板上形成所述第1电子元件的步骤；

在所述底板基板上设置Si_xGe_1-x晶体的步骤，其中0≤x＜1；

设置选择性地加热所述Si_xGe_1-x晶体的吸收层的步骤；

对所述底板基板照射电磁波的步骤；

通过吸收所述电磁波的所述吸收层产生的热，降低所述Si_xGe_1-x晶体的晶格缺陷密度的步骤；

使与所述Si_xGe_1-x晶体晶格匹配或准晶格匹配的III-V族化合物半导体晶体生长的步骤；和

在所述化合物半导体上形成与所述第1电子元件电结合的所述第2电子元件的步骤。

24.根据权利要求23所述的电子器件的制造方法，其特征在于，

在形成所述吸收层的步骤，在所述Si_xGe_1-x晶体的上方形成所述吸收层，该吸收层产生的热量相对于被照射的所述电磁波的能量的比率，比对所述Si_xGe_1-x晶体照射所述电磁波的情况下产生的热量相对于所述电磁波的能量的比率大。

25.根据权利要求23所述的电子器件的制造方法，其特征在于，

在形成所述吸收层的步骤中，在所述Si_xGe_1-x晶体的上方形成所述吸收层，该吸收层产生的热量相对于被照射的所述电磁波的能量的比率，比对所述第1电子元件照射所述电磁波的情况下产生的热量相对于所述电磁波的能量的比率大。

26.一种电子器件的制造方法，其是制造包括第1电子元件和第2电子元件的电子器件的方法，包括：

在选自SOI基板或Si基板的底板基板上形成所述第1电子元件的步骤，

在所述底板基板上设置Si_xGe_1-x晶体的步骤，其中0≤x＜1，

对所述底板基板照射所述Si_xGe_1-x晶体的吸收系数比包含于所述底板基板中的Si的吸收系数大的电磁波的步骤，

通过所述Si_xGe_1-x晶体吸收所述被照射的所述电磁波而产生的热降低所述Si_xGe_1-x晶体的晶格缺陷密度的步骤，

使与所述Si_xGe_1-x晶体晶格匹配或准晶格匹配的III-V族化合物半导体晶体生长的步骤，和

在所述化合物半导体上形成所述第2电子元件的步骤。

27.根据权利要求23所述的电子器件的制造方法，其特征在于，还包括：

形成阻挡所述Si_xGe_1-x晶体的前体生长成为晶体、且保护所述第1电子元件不受所述电磁波影响的阻挡层，以使其至少覆盖所述第1电子元件的步骤，

在覆盖所述第1电子元件的区域以外的所述阻挡层的区域上，在所述阻挡层中形成贯通至所述底板基板的开口的步骤，

使所述Si_xGe_1-x晶体的前体在所述开口内生长成为晶体、设置所述Si_xGe_1-x晶体的步骤。

28.根据权利要求23所述的电子器件的制造方法，其特征在于，

所述第1电子元件是包含于所述第2电子元件的驱动电路、改善所述第2电子元件的输入输出特性的线性的校正电路、和所述第2电子元件的输入段的保护电路中的至少一个电路中的电子元件，

所述第2电子元件是在模拟电子器件、发光器件、和光接收器件中的至少一个的器件中包含的电子元件。

29.一种反应装置，其特征在于，包括：

保持底板基板的反应容器，所述底板基板包括选择性地加热要被热处理的被热处理部的被加热部，

从所述底板基板中的、形成有所述被加热部的主面侧照射电磁波的照射部，

从所述主面的背面侧整体地加热所述底板基板的加热部，

测定所述底板基板的温度的加热温度测定部，

测定所述被加热部的温度的温度测定部，和

基于所述加热温度测定部和所述温度测定部的测定结果控制所述照射部和所述加热部的控制部。

30.根据权利要求29所述的反应装置，其特征在于，所述温度测定部基于来自所述被加热部的辐射热来测定所述被加热部的温度。

31.根据权利要求29所述的反应装置，其特征在于，

所述控制部基于所述加热温度测定部的测定结果确定所述照射部照射所述电磁波的照射期间和所述照射部不照射所述电磁波的非照射期间。

32.根据权利要求29的反应装置，其特征在于，

在所述底板基板和所述照射部之间，还包括遮断在所述底板基板中的吸收系数比在所述被加热部中的吸收系数大的所述电磁波的波长成分的滤波器。

33.根据权利要求29的反应装置，其特征在于，

还包括向所述反应容器内部提供原料气体的气体供给部，

在所述反应容器内部使所述原料气体反应，使所述化合物半导体在所述被加热部上晶体生长。

34.根据权利要求33所述的反应装置，其特征在于，

所述原料气体的温度比所述底板基板的温度低，

所述原料气体在使所述化合物半导体晶体生长期间冷却所述底板基板。

Images