[go: up one dir, main page]

CN102227000B - 基于超级结的碳化硅mosfet器件及制备方法 - Google Patents

基于超级结的碳化硅mosfet器件及制备方法 Download PDF

Info

Publication number
CN102227000B
CN102227000B CN2011101692858A CN201110169285A CN102227000B CN 102227000 B CN102227000 B CN 102227000B CN 2011101692858 A CN2011101692858 A CN 2011101692858A CN 201110169285 A CN201110169285 A CN 201110169285A CN 102227000 B CN102227000 B CN 102227000B
Authority
CN
China
Prior art keywords
silicon carbide
region
temperature
source
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2011101692858A
Other languages
English (en)
Other versions
CN102227000A (zh
Inventor
汤晓燕
元磊
张玉明
张义门
王文
杨飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinlian Power Technology Shaoxing Co ltd
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN2011101692858A priority Critical patent/CN102227000B/zh
Publication of CN102227000A publication Critical patent/CN102227000A/zh
Application granted granted Critical
Publication of CN102227000B publication Critical patent/CN102227000B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/662—Vertical DMOS [VDMOS] FETs having a drift region having a doping concentration that is higher between adjacent body regions relative to other parts of the drift region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/01—Manufacture or treatment
    • H10D62/051—Forming charge compensation regions, e.g. superjunctions
    • H10D62/052—Forming charge compensation regions, e.g. superjunctions by forming stacked epitaxial layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种基于超级结的碳化硅MOSFET器件，主要解决现有技术中碳化硅MOSFET器件在低导通电阻时击穿电压难以提高的问题。它包括栅极(1)、SiO2氧化物介质(2)、源极(3)、N+源区(4)、P+接触区(5)、P阱(6)、JFET区(7)、N-外延层(9)、N+衬底(10)和漏极(11)，其中：N-外延层(9)的两侧，且在P阱(6)的正下方设有厚度为0.5～5μm，铝离子掺杂浓度为5×1015～1×1016cm-3的P-基(8)，以使P阱(6)和JFET区(7)拐点处的电场分布能更加均匀，提高器件的击穿电压。本发明器件具有导通电阻低、击穿电压高、开关反应速度快和功耗低的优点，可用于大功率电气设备、太阳能发电模块以及混合燃料电动车。

Description

基于超级结的碳化硅MOSFET器件及制备方法
技术领域
本发明属于微电子技术领域，涉及半导体器件，特别是一种基于超级结的碳化硅MOSFET器件及制备方法。
背景技术
SiC是最近十几年来迅速发展起来的宽禁带半导体材料，与其它半导体材料，比如Si，GaNg及GaAs相比，SiC材料具有宽禁带、高热导率、高载流子饱和迁移率、高功率密度等优点。SiC可以热氧化生成二氧化硅，使得SiC MOSFET器件和电路的实现成为可能。自20世纪90年代以来，SiC MOSFET已在开关稳压电源、高频加热、汽车电子以及功率放大器等方面取得了广泛的应用。
然而，作为一种功率器件，碳化硅MOSFET在性能上仍然存在很大的问题。其中最关键的一个就是击穿电压和导通电阻之间的制约关系，由于漂移区的限制，提高击穿电压和降低导通电阻往往不能同时实现，这就导致器件在大电压下工作时会有很大的能量损耗。
图1为传统的SiC MOSFET结构，区域7为JFET区，区域6为P阱，区域10为漏极，当给漏极10加大电压时，由于电场边缘集中现象，击穿点将会发生在JFET区7与P阱6的拐角处。降低漂移区的掺杂浓度会使击穿电压提高，但同时也会增加器件的导通电阻，从而增加器件的能量损耗。
发明内容
本发明的目的在于克服上述已有技术的缺点，提供一种基于超级结的碳化硅MOSFET器件及制备方法，以减小P阱拐角处的电场，在低导通电阻的情况下提高器件击穿电压。
为实现上述目的，本发明的器件包括栅极、SiO2氧化物介质、源极、N+源区、P+接触区、P阱、JFET区、N-外延层、N+衬底和漏极，其中，N-外延层的两侧，且在P阱的正下方设有P-基，以使P阱和JFET区拐点处的电场分布能更加均匀，提高器件的击穿电压。
所述的P-基的横向宽度与P阱的横向宽度相同。
所述的P-基的厚度为0.5～5μm，铝离子掺杂浓度为5×1015～1×1016cm-3。
为实现上述目的，本发明基于超级结的碳化硅MOSFET器件制作方法，包括如下步骤：
(1)在N+碳化硅衬底的正面上外延生长厚度为10μm、氮离子掺杂浓度为5×1015～1×1016cm-3的N-外延层，其外延生长温度为1600℃，压力100mbar，反应气体是硅烷和丙烷，载运气体为纯氢气，杂质源为液态氮气；
(2)采用ICP刻蚀工艺，对N-外延层的两侧进行刻蚀，形成P-基区域，刻蚀深度为0.5～5μm；
(3)在P-基区域上进行外延生长厚度为0.5～5μm、铝离子掺杂浓度为5×1015～1×1016cm-3的外延层，其外延生长温度为1600℃，压力100mbar，反应气体是硅烷和丙烷，载运气体为纯氢气，杂质源为三甲基铝；
(4)在整个碳化硅的正面外延生长形成厚度为0.5μm、铝离子掺杂浓度为5×1015cm-3的P阱外延层，其外延生长温度为1600℃，压力100mbar，反应气体是硅烷和丙烷，载运气体为纯氢气，杂质源为三甲基铝；
(5)在P阱外延层中间区域离子注入深度为0.5μm，掺杂浓度为1×1017cm-3的氮离子，形成JFET区；
(6)在P阱的边缘区域离子注入深度为0.5μm，掺杂浓度为1×1019cm-3的铝离子，形成P+欧姆接触区；
(7)在P阱中靠近P+欧姆接触区离子注入深度为0.25μm，掺杂浓度为1×1019cm-3的氮离子，形成N+源区；
(8)在整个碳化硅表面采用干氧氧化和湿氧氧化结合的工艺进行氧化，形成50nm的栅氧化层；
(9)在整个碳化硅表面用低压热壁化学汽相淀积法淀积厚度为150nm的多晶硅作为栅极，其淀积温度为600～700℃，压强为60～80Pa，反应气体为硅烷和磷化氢，载运气体为氦气；
(10)在P+欧姆接触区、N+源区以及整个碳化硅背面淀积Al/Ti合金，作为源极和漏极的接触金属层，然后在1100±50℃温度下，氮气气氛中对整个碳化硅退火3分钟形成欧姆接触电极。
所述步骤(2)所涉及的ICP刻蚀工艺条件为：ICP线圈功率850W，源功率100W，反应气体SF6和O2分别为48sccm和12sccm。
所述步骤(5)所涉及的离子注入，工艺条件为：注入温度：500℃，离子激活退火温度：1750℃，退火时间：10min。
所述步骤(6)所涉及的离子注入，工艺条件为：注入温度：650℃，离子激活退火温度：1750℃，退火时间：10min。
所述步骤(7)所涉及的离子注入，工艺条件为：注入温度：500℃，离子激活退火温度：1750℃，退火时间：10min。
所述步骤(8)所涉及的氧化工艺条件为：干氧氧化温度：1200℃，湿氧氧化温度：950℃。
所述步骤(10)所涉及的Al/Ti合金，厚度为300nm/100nm。
本发明与现有技术相比具有如下优点：
本发明由于引入P-基，使得器件P阱和JFET区拐角处的电场分布更加均匀，在导通电阻不变的条件下器件的击穿电压得到显著提高。
本发明相比于其他提高击穿电压的方法，制作工艺简单，且避免了较大深度的离子注入工艺以及离子注入工艺所带来的晶格损伤、低激活率的问题。
附图说明
图1是传统的VDMOSFET器件结构示意图；
图2是本发明基于超级结的碳化硅MOSFET器件结构示意图；
图3是本发明的制作工艺流程示意图。
具体实施方法
参照图2，本发明的器件包括：多晶栅1、SiO2氧化物介质2、源极3、N+源区4、P+欧姆接触区5、P阱6、JFET区7、P-基8、N-外延层9、衬底10和漏极11。其中，N+衬底10为高掺杂的N型碳化硅衬底片，N+衬底10的上面为厚度是9～10μm、氮离子掺杂浓度是5×1015～1×1016cm-3的N-外延层9；在N-外延层9的两侧为厚度是0.5～5μm、铝离子掺杂浓度是5×1015～1×1016cm-3的P-基8，；在N-外延层9中部上方为JFET区7，该JFET区7的厚度为0.5μm，氮离子掺杂浓度为1×1017cm-3；P阱6位于JFET区7两侧，其厚度为0.5μm，铝离子掺杂浓度为5×1015cm-3，横向宽度与P-基8的横向宽度相同；在P阱6的边缘为P+欧姆接触区5，其厚度为0.5μm，铝离子掺杂浓度为1×1019cm-3，由离子注入工艺形成；在P阱6中靠近P+欧姆接触区5的位置为N+源区4，其厚度为0.25μm，氮离子掺杂浓度为1×1019cm-3，由离子注入工艺形成；在JFET区7上面为厚度为50nm的SiO2隔离介质2，其通过干氧加湿氧的工艺形成；多晶栅1位于SiO2隔离介质2上面，采用低压热壁化学汽相淀积法形成，厚度为150nm；在N+源区4和P+欧姆接触区5上面由厚度分别为300nm/100nm的Al/Ti合金组成的源极4；N+衬底10的背面是由厚度分别300nm/100nm的Al/Ti合金组成的漏极11。
参照图3，本发明的制作方法通过下面实施例说明。
实施例1
步骤1.在N+碳化硅衬底片上外延生长N-漂移层，如图3a。
先对N+型碳化硅衬底片进行RCA标准清洗，再在其正面上用低压热壁化学气相淀积法外延生长厚度为10μm、氮离子掺杂浓度为5×1015cm-3的N-外延漂移层，其外延工艺条件是：温度为1600℃，压力100mbar，反应气体是硅烷和丙烷，载运气体为纯氢气，杂质源为液态氮气。
步骤2.刻蚀P-基区域，如图3b。
在N-外延漂移层两侧采用ICP刻蚀工艺，刻蚀形成深度为0.5μm的P-基区域，ICP刻蚀工艺条件为：ICP线圈功率850W，源功率100W，反应气体SF6和O2分别为48sccm和12sccm。
步骤3.选择性外延生长P-基区域，如图3c。
在P-基区域用低压热壁化学气相淀积法外延生长厚度为0.5μm、氮离子掺杂浓度为5×1015cm-3的P-基外延层，其外延工艺条件是：温度为1600℃，压力100mbar，反应气体是硅烷和丙烷，载运气体为纯氢气，杂质源为三甲基铝。
步骤4.外延生长p阱区域，如图3d。
在整个碳化硅的正面外延生长形成厚度为0.5μm、铝离子掺杂浓度为6×1017cm-3的P阱外延层，其外延生长工艺条件是：温度为1600℃，压力100mbar，反应气体是硅烷和丙烷，载运气体为纯氢气，杂质源为三甲基铝。
步骤5.在P阱的中间区域采用氮离子注入形成JFET区，如图3e。
(5.1)用低压化学汽相淀积方式在整个碳化硅表面淀积一层厚度为0.2μm的SiO2钝化层，再淀积厚度为1μm的Al作为JFET区中氮离子注入的阻挡层，通过光刻和刻蚀形成JFET注入区；
(5.2)在500C的环境温度下进行4次氮离子注入，先后注入能量分别为380keV、250keV、150keV和80keV，对应的剂量为1.66×1012cm-2、1.30×1012cm-2、1.02×1012cm-2和7.23×1011cm-2的氮离子；
(5.3)采用RCA清洗标准对碳化硅表面进行清洗，烘干后做C膜保护；然后在1750℃氩气氛围中进行离子激活退火15min。
步骤6.在P阱的边缘区域采用4次选择性铝离子注入工艺，形成P+欧姆接触区，如图3f。
(6.1)用低压化学汽相淀积方式在整个碳化硅表面淀积一层厚度为0.2μm的SiO2钝化层，再淀积厚度为1.0μm的Al作为P+欧姆接触区6氮离子注入的阻挡层，通过光刻和刻蚀形成P+欧姆接触注入区；
(6.2)在650℃的环境温度下进行四次铝离子注入，注入能量分别为280keV、180keV、100keV和40keV，对应的剂量为4.8×1014cm-2、4.0×1014cm-2、3.5×1014cm-2和2.7×1014cm-2；
(6.3)采用RCA标准清洗外延片，烘干后做C膜保护，在1700℃氩气氛围中作离子激活退火，时间为15min。
步骤7.在P-层中靠近P+欧姆接触区进行多次选择性氮离子注入，形成N+源区，如图3g。
(7.1)用低压化学汽相淀积方式在整个碳化硅表面淀积一层厚度为0.2μm的SiO2钝化层，再淀积厚度为0.5μm的Al来作为N+源区5中氮离子注入的阻挡层，通过光刻和刻蚀形成N+源注入区；
(7.2)在500℃的环境温度下进行3次氮离子注入，注入能量分别为180keV、100keV和30keV，对应的剂量为3.8×1015cm-2、2.5×1015cm-2和1.6×1015cm-2；
(7.3)采用RCA清洗标准对碳化硅表面进行清洗，烘干后做C膜保护，在1750℃氩气氛围中作离子激活退火15min。
步骤8.在整个碳化硅表面进行氧化工艺，形成栅氧化膜，如图3h。
先在1200℃下干氧氧化1.5小时，再在950℃下湿氧氧化1小时，形成50nm的栅氧化膜2，然后通过光刻、刻蚀形成图2中的SiO2氧化物介质2。
步骤9.淀积形成磷离子重掺杂的多晶硅栅，如图3i。
用低压热壁化学汽相淀积法在整个碳化硅表面生长150nm的多晶硅，然后通过光刻、刻蚀保留住栅氧化膜上的多晶硅作为栅极1，淀积工艺条件是：淀积温度为600℃，淀积压强为60Pa，反应气体采用硅烷和磷化氢，载运气体采用氦气。
步骤10.形成源、漏欧姆接触，如图3j。
(10.1)在整个碳化硅片正面涂光刻胶，然后通过显影形成N+以及P+欧姆接触区域，作为源接触金属区，整个碳化硅的背面作为漏接触金属区；
(10.2)对整个碳化硅片的正面和反面淀积300nm/100nm的Al/Ti合金，之后通过超声波剥离使正面形成源接触金属层，背面形成漏接触金属层；
(10.3)在1150℃温度下，氮气气氛中对整个碳化硅片退火3分钟，使源、漏接触金属层形成欧姆接触。
实施例2
第1步.在N+碳化硅衬底片上外延生长N-漂移层，如图3a。
先对N+型碳化硅衬底片进行RCA标准清洗，再在其正面上用低压热壁化学气相淀积法外延生长厚度为10μm、氮离子掺杂浓度为8×1015cm-3的N-外延漂移层，其外延工艺条件是：温度为1600℃，压力100mbar，反应气体是硅烷和丙烷，载运气体为纯氢气，杂质源为液态氮气。
第2步.刻蚀P-基区域，如图3b。
在N-外延漂移层两侧采用ICP刻蚀工艺，刻蚀形成深度为3μm的P-基区域，ICP刻蚀工艺条件为：ICP线圈功率850W，源功率100W，反应气体SF6和O2分别为48sccm和12sccm。
第3步.选择性外延生长P-基区域，如图3c。
在P-基区域用低压热壁化学气相淀积法外延生长厚度为3μm、氮离子掺杂浓度为8×1015cm-3的P-基外延层，其外延温度为1600℃，压力100mbar，反应气体是硅烷和丙烷，载运气体为纯氢气，杂质源为三甲基铝。
第4步.外延生长p阱区域，如图3d。
在整个碳化硅的正面外延生长形成厚度为0.5μm、铝离子掺杂浓度为6×1017cm-3的P阱外延层，其外延生长温度为1600℃，压力100mbar，反应气体是硅烷和丙烷，载运气体为纯氢气，杂质源为三甲基铝。
第5步.在P阱的中间区域采用氮离子注入形成JFET区，如图3e。
(5.1)用低压化学汽相淀积方式在整个碳化硅表面淀积一层厚度为0.2μm的SiO2钝化层，再淀积厚度为1μm的Al作为JFET区中氮离子注入的阻挡层，通过光刻和刻蚀形成JFET注入区；
(5.2)在500℃的环境温度下进行4次氮离子注入，先后注入能量分别为380keV、250keV、150keV和80keV，对应的剂量为1.66×1012cm-2、1.30×1012cm-2、1.02×1012cm-2和7.23×1011cm-2的氮离子；
(5.3)采用RCA清洗标准对碳化硅表面进行清洗，烘干后做C膜保护；然后在1750℃氩气氛围中进行离子激活退火15min。
第6步.在P阱的边缘区域采用4次选择性铝离子注入工艺，形成P+欧姆接触区，如图3f。
(6.1)用低压化学汽相淀积方式在整个碳化硅表面淀积一层厚度为0.2μm的SiO2钝化层，再淀积厚度为1.0μm的Al作为P+欧姆接触区6氮离子注入的阻挡层，通过光刻和刻蚀形成P+欧姆接触注入区；
(6.2)在650℃的环境温度下进行四次铝离子注入，注入能量分别为280keV、180keV、100keV和40keV，对应的剂量为4.8×1014cm-2、4.0×1014cm-2、3.5×1014cm-2和2.7×1014cm-2；
(6.3)采用RCA标准清洗外延片，烘干后做C膜保护，在1700℃氩气氛围中作离子激活退火，时间为15min。
第7步.在P-层中靠近P+欧姆接触区进行多次选择性氮离子注入，形成N+源区，如图3g。
(7.1)用低压化学汽相淀积方式在整个碳化硅表面淀积一层厚度为0.2μm的SiO2钝化层，再淀积厚度为0.5μm的Al来作为N+源区5中氮离子注入的阻挡层，通过光刻和刻蚀形成N+源注入区；
(7.2)在500℃的环境温度下进行3次氮离子注入，注入能量分别为180keV、100keV和30keV，对应的剂量为3.8×1015cm-2、2.5×1015cm-2和1.6×1015cm-2；
(7.3)采用RCA清洗标准对碳化硅表面进行清洗，烘干后做C膜保护，在1700℃氩气氛围中作离子激活退火15min。
第8步.在整个碳化硅表面进行氧化工艺，形成栅氧化膜，如图3h。
先在1200℃下干氧氧化1.5小时，再在950℃下湿氧氧化1小时，形成50nm的栅氧化膜2，然后通过光刻、刻蚀形成图2中的SiO2氧化物介质2。
第9步.淀积形成磷离子重掺杂的多晶硅栅，如图3i。
用低压热壁化学汽相淀积法在整个碳化硅表面生长150nm的多晶硅，然后通过光刻、刻蚀保留住栅氧化膜上的多晶硅作为栅极1，淀积工艺条件是：淀积温度为650℃，淀积压强为70Pa，反应气体采用硅烷和磷化氢，载运气体采用氦气。
第10步.形成源、漏欧姆接触，如图3j。
(10.1)在整个碳化硅片正面涂光刻胶，然后通过显影形成N+以及P+欧姆接触区域，作为源接触金属区，整个碳化硅的背面作为漏接触金属区；
(10.2)对整个碳化硅片的正面和反面淀积300nm/100nm的Al/Ti合金，之后通过超声波剥离使正面形成源接触金属层，背面形成漏接触金属层；
(10.3)在1150℃温度下，氮气气氛中对整个碳化硅片退火3分钟，使源、漏接触金属层形成欧姆接触。
实施例3
步骤A.在N+碳化硅衬底片上外延生长N-漂移层，如图3a。
先对N+型碳化硅衬底片进行RCA标准清洗，再在温度为1600℃，压力100mbar，反应气体是硅烷和丙烷，载运气体为纯氢气，杂质源为液态氮气的工艺条件下，用低压热壁化学气相淀积法外延生长厚度为10μm、氮离子掺杂浓度为1×1016cm-3的N-外延漂移层。
步骤B.刻蚀P-基区域，如图3b。
在N-外延漂移层两侧采用ICP刻蚀工艺，刻蚀形成深度为5μm的P-基区域，ICP刻蚀工艺的线圈功率为850W，源功率为100W，反应气体SF6和O2分别是48sccm和12sccm。
步骤C.选择性外延生长P-基区域，如图3c。
在P-基区域用低压热壁化学气相淀积法外延生长厚度为5μm、氮离子掺杂浓度为1×1016cm-3的P-基外延层，其外延工艺采用的反应气体为硅烷和丙烷，载运气体为纯氢气，杂质源为三甲基铝，温度为1600℃，压力100mbar。
步骤D.外延生长p阱区域，如图3d。
在整个碳化硅的正面外延生长形成厚度为0.5μm、铝离子掺杂浓度为6×1017cm-3的P阱外延层，其外延生长工艺条件是：温度为1600℃，压力100mbar，反应气体是硅烷和丙烷，载运气体为纯氢气，杂质源为三甲基铝。
步骤E.在P阱的中间区域采用氮离子注入形成JFET区，如图3e。
(E1)用低压化学汽相淀积方式在整个碳化硅表面淀积一层厚度为0.2μm的SiO2钝化层，再淀积厚度为1μm的Al作为JFET区中氮离子注入的阻挡层，通过光刻和刻蚀形成JFET注入区；
(E2)在500℃的环境温度下进行4次氮离子注入，先后注入能量分别为380keV、250keV、150keV和80keV，对应的剂量为1.66×1012cm-2、1.30×1012cm-2、1.02×1012cm-2和7.23×1011cm-2的氮离子；
(E3)采用RCA清洗标准对碳化硅表面进行清洗，烘干后做C膜保护；然后在1750℃氩气氛围中进行离子激活退火15min。
步骤F.在P阱的边缘区域采用4次选择性铝离子注入工艺，形成P+欧姆接触区，如图3f。
(F1)用低压化学汽相淀积方式在整个碳化硅表面淀积一层厚度为0.2μm的SiO2钝化层，再淀积厚度为1.0μm的Al作为P+欧姆接触区6氮离子注入的阻挡层，通过光刻和刻蚀形成P+欧姆接触注入区；
(F2)在650℃的环境温度下进行四次铝离子注入，注入能量分别为280keV、180keV、100keV和40keV，对应的剂量为4.8×1014cm-2、4.0×1014cm-2、3.5×1014cm-2和2.7×1014cm-2；
(F3)采用RCA标准清洗外延片，烘干后做C膜保护，在1750℃氩气氛围中作离子激活退火，时间为15min。
步骤G.在P-层中靠近P+欧姆接触区进行多次选择性氮离子注入，形成N+源区，如图3g。
(G1)用低压化学汽相淀积方式在整个碳化硅表面淀积一层厚度为0.2μm的SiO2钝化层，再淀积厚度为0.5μm的Al来作为N+源区5中氮离子注入的阻挡层，通过光刻和刻蚀形成N+源注入区；
(G2)在500℃的环境温度下进行3次氮离子注入，注入能量分别为180keV、100keV和30keV，对应的剂量为3.8×1015cm-2、2.5×1015cm-2和1.6×1015cm-2；
(G3)采用RCA清洗标准对碳化硅表面进行清洗，烘干后做C膜保护，在1750℃氩气氛围中作离子激活退火15min。
步骤H.在整个碳化硅表面进行氧化工艺，形成栅氧化膜，如图3h。
将整个碳化硅表面置于氧化炉中在1200℃温度下先进行1.5小时的干氧氧化，再在950℃下进行1小时的湿氧氧化，形成50nm的栅氧化膜，然后通过光刻、刻蚀形成图2中的SiO2氧化物介质2。
步骤I.淀积形成磷离子重掺杂的多晶硅栅，如图3i。
在温度为700℃，淀积压强为80Pa的条件下，用低压热壁化学汽相淀积法在整个碳化硅表面生长150nm的多晶硅，然后通过光刻、刻蚀保留住栅氧化膜上的多晶硅作为栅极1，其反应气体采用硅烷和磷化氢，载运气体采用氦气。
步骤J.形成源、漏欧姆接触，如图3j。
(J1)在整个碳化硅片正面涂光刻胶，然后通过显影形成N+以及P+欧姆接触区域，作为源接触金属区，整个碳化硅的背面作为漏接触金属区；
(J2)对整个碳化硅片的正面和反面淀积300nm/100nm的Al/Ti合金，之后通过超声波剥离使正面形成源接触金属层，背面形成漏接触金属层；
(J3)在1150℃温度下，氮气气氛中对整个碳化硅片退火3分钟，使源、漏接触金属层形成欧姆接触。

Claims (7)

1.一种基于超级结的碳化硅MOSFET器件制作方法，包括如下步骤：
（1）在N+碳化硅衬底的正面上外延生长厚度为10μm、氮离子掺杂浓度为5×1015~1×1016cm-3的N-外延层，其外延生长温度为1600℃，压力100mbar，反应气体是硅烷和丙烷，载运气体为纯氢气，杂质源为液态氮气；
（2）采用ICP刻蚀工艺，对N-外延层的两侧进行刻蚀，形成P-基区域，刻蚀深度为0.5~5μm；
（3）在P-基区域上进行外延生长厚度为0.5~5μm、铝离子掺杂浓度为5×1015~1×1016cm-3的外延层，其外延生长温度为1600℃，压力100mbar，反应气体是硅烷和丙烷，载运气体为纯氢气，杂质源为三甲基铝；
（4）在整个碳化硅的正面外延生长形成厚度为0.5μm、铝离子掺杂浓度为5×1015cm-3的P阱外延层，其外延生长温度为1600℃，压力100mbar，反应气体是硅烷和丙烷，载运气体为纯氢气，杂质源为三甲基铝；
（5）在P阱外延层中间区域离子注入深度为0.5μm，掺杂浓度为1×1017cm-3的氮离子，形成JFET区；
（6）在P阱的边缘区域离子注入深度为0.5μm，掺杂浓度为1×1019cm-3的铝离子，形成P+欧姆接触区；
（7）在P阱中靠近P+欧姆接触区离子注入深度为0.25μm，掺杂浓度为1×1019cm-3的氮离子，形成N+源区；
（8）在整个碳化硅表面采用干氧氧化和湿氧氧化结合的工艺进行氧化，形成50nm的栅氧化层；
（9）在整个碳化硅表面用低压热壁化学汽相淀积法淀积厚度为150nm的多晶硅作为栅极，其淀积温度为600~700℃，压强为60~80Pa，反应气体为硅烷和磷化氢，载运气体为氦气；
（10）在P+欧姆接触区、N+源区以及整个碳化硅背面淀积Al/Ti合金，作为源极和漏极的接触金属层，然后在1100±50℃温度下，氮气气氛中对整个碳化硅退火3分钟形成欧姆接触电极。
2.根据权利要求1所述的基于超级结的碳化硅MOSFET器件制作方法，其中步骤（2）所涉及的ICP刻蚀工艺条件为：ICP线圈功率850W，源功率100W，反应气体SF6和O2分别为48sccm和12sccm。
3.根据权利要求1所述的基于超级结的碳化硅MOSFET器件制作方法，其中步骤（5）所涉及的离子注入，工艺条件为：注入温度：500℃，离子激活退火温度：1750℃，退火时间：10min。
4.根据权利要求1所述的基于超级结的碳化硅MOSFET器件制作方法，其中步骤（6）所涉及的离子注入，工艺条件为：注入温度：650℃，离子激活退火温度：1750℃，退火时间：10min。
5.根据权利要求1所述的基于超级结的碳化硅MOSFET器件制作方法，其中步骤（7）所涉及的离子注入，工艺条件为：注入温度：500℃，离子激活退火温度：1750℃，退火时间：10min。
6.根据权利要求1所述的基于超级结的碳化硅MOSFET器件制作方法，其中步骤（8）所涉及的氧化工艺条件为：干氧氧化温度：1200℃，湿氧氧化温度：950℃。
7.根据权利要求1所述的基于超级结的碳化硅MOSFET器件制作方法，其中步骤（10）所涉及的Al/Ti合金，厚度为300nm/100nm。
CN2011101692858A 2011-06-23 2011-06-23 基于超级结的碳化硅mosfet器件及制备方法 Active CN102227000B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011101692858A CN102227000B (zh) 2011-06-23 2011-06-23 基于超级结的碳化硅mosfet器件及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011101692858A CN102227000B (zh) 2011-06-23 2011-06-23 基于超级结的碳化硅mosfet器件及制备方法

Publications (2)

Publication Number Publication Date
CN102227000A CN102227000A (zh) 2011-10-26
CN102227000B true CN102227000B (zh) 2013-02-27

Family

ID=44807961

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011101692858A Active CN102227000B (zh) 2011-06-23 2011-06-23 基于超级结的碳化硅mosfet器件及制备方法

Country Status (1)

Country Link
CN (1) CN102227000B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102610500B (zh) * 2012-03-22 2014-07-09 西安电子科技大学 N型重掺杂碳化硅薄膜外延制备方法
CN102832248A (zh) * 2012-09-10 2012-12-19 西安电子科技大学 基于半超结的碳化硅mosfet及制作方法
CN103456616A (zh) * 2013-09-02 2013-12-18 上海华力微电子有限公司 制备栅氧层的工艺
CN103928309B (zh) * 2014-04-21 2017-02-08 西安电子科技大学 N沟道碳化硅绝缘栅双极型晶体管的制备方法
CN104241348B (zh) * 2014-08-28 2018-03-27 西安电子科技大学 一种低导通电阻的SiC IGBT及其制备方法
CN107275393A (zh) * 2016-04-08 2017-10-20 株洲中车时代电气股份有限公司 碳化硅mosfet器件及其制备方法
WO2017201709A1 (zh) * 2016-05-26 2017-11-30 中山港科半导体科技有限公司 一种坚固的功率半导体场效应晶体管结构
CN106206734B (zh) * 2016-07-11 2019-10-29 中国科学院微电子研究所 一种超结mos晶体管
CN107256864B (zh) * 2017-06-09 2019-05-10 电子科技大学 一种碳化硅TrenchMOS器件及其制作方法
CN109461659A (zh) * 2018-11-08 2019-03-12 中国科学院微电子研究所 碳化硅mosfet器件及其制备方法
CN110473911B (zh) * 2019-09-06 2024-03-12 安徽长飞先进半导体有限公司 一种SiC MOSFET器件及其制作方法
US11894457B2 (en) 2020-05-09 2024-02-06 Joulwatt Technology Co., Ltd. Semiconductor device and manufacturing method thereof
CN111584634A (zh) * 2020-05-09 2020-08-25 杰华特微电子（杭州）有限公司 半导体器件及其制造方法
CN119361420B (zh) * 2024-12-26 2025-06-27 山东大学 一种激光退火碳化硅欧姆接触、器件及其制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1019720B (zh) * 1991-03-19 1992-12-30 电子科技大学 半导体功率器件
CN101950759A (zh) * 2010-08-27 2011-01-19 电子科技大学 一种Super Junction VDMOS器件

Also Published As

Publication number Publication date
CN102227000A (zh) 2011-10-26

Similar Documents

Publication Publication Date Title
CN102227000B (zh) 基于超级结的碳化硅mosfet器件及制备方法
CN102194885B (zh) N型隐埋沟道的碳化硅demosfet器件及制备方法
CN102832248A (zh) 基于半超结的碳化硅mosfet及制作方法
CN102244099B (zh) 外延沟道的SiCIEMOSFET器件及制备方法
CN110518070B (zh) 一种适用于单片集成的碳化硅ldmos器件及其制造方法
CN103928344B (zh) 一种基于N型纳米薄层来提高N型DiMOSFET沟道迁移率方法
CN101383287A (zh) 一种垂直双扩散金属氧化物半导体器件的制造方法
CN106711207B (zh) 一种纵向沟道的SiC结型栅双极型晶体管及其制备方法
CN105810722A (zh) 一种碳化硅mosfet器件及其制备方法
CN104241348A (zh) 一种低导通电阻的SiC IGBT及其制备方法
CN103928320B (zh) 沟槽栅碳化硅绝缘栅双极型晶体管的制备方法
CN109037333B (zh) 碳化硅金属氧化物半导体场效应晶体管及其制造方法
CN106876256B (zh) SiC双槽UMOSFET器件及其制备方法
CN103681256B (zh) 一种碳化硅mosfet器件及其制作方法
CN110534559A (zh) 一种碳化硅半导体器件终端及其制造方法
CN102184964B (zh) N沟道积累型SiC IEMOSFET器件的制备方法
TWI726004B (zh) 鑽石電子元件
CN108257856A (zh) 耐高温低功耗的SiC MOSFET功率器件的制备方法及其结构
CN107658215A (zh) 一种碳化硅器件及其制作方法
CN103928309A (zh) N沟道碳化硅绝缘栅双极型晶体管的制备方法
CN104282766A (zh) 一种新型碳化硅mosfet及其制造方法
CN103928529B (zh) 4H-SiC金属半导体场效应晶体管
CN103928524A (zh) 带有n型漂移层台面的碳化硅umosfet器件及制作方法
CN110600366A (zh) （100）晶向金刚石n沟道结型场效应晶体管及其制备方法
CN115224126A (zh) 一种空间转移掺杂p型高迁移率耗尽型氢终端金刚石场效应管及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20111026

Assignee: YANGZHOU YANGJIE ELECTRONIC TECHNOLOGY Co.,Ltd.

Assignor: Xidian University

Contract record no.: 2017610000002

Denomination of invention: Silicon-carbide MOSFET (metal-oxide-semiconductor field-effect transistor) device based on super junctions and manufacturing method thereof

Granted publication date: 20130227

License type: Exclusive License

Record date: 20170209

LICC Enforcement, change and cancellation of record of contracts on the licence for exploitation of a patent or utility model
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220525

Address after: No. 518, Linjiang Road, Gaobu Town, Yuecheng District, Shaoxing City, Zhejiang Province

Patentee after: Shaoxing SMIC integrated circuit manufacturing Co.,Ltd.

Address before: 710071 No. 2 Taibai South Road, Shaanxi, Xi'an

Patentee before: XIDIAN University

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20231218

Address after: Room 203-18, Building 1, No. 1433 Renmin East Road, Gaobu Street, Yuecheng District, Shaoxing City, Zhejiang Province, 312035

Patentee after: Xinlian Power Technology (Shaoxing) Co.,Ltd.

Address before: No. 518, Linjiang Road, Gaobu Town, Yuecheng District, Shaoxing City, Zhejiang Province

Patentee before: Shaoxing SMIC integrated circuit manufacturing Co.,Ltd.