CN102217300A - 具有集成非易失性存储器像素的cmos图像传感器阵列 - Google Patents

Abstract

成像系统包含成像阵列及读出电路。该成像阵列包含用于捕捉图像数据的图像传感器像素及用于储存非易失性存储器(NVM)数据的一个或多个NVM像素。该读出电路耦合至成像阵列以读出图像数据及非易失性存储器数据。

Description

具有集成非易失性存储器像素的CMOS图像传感器阵列

技术领域

本发明一般涉及图像传感器，且尤其但非穷尽地涉及具有集成非易失性存储器像素的CMOS图像传感器。

背景技术

图像传感器已普遍存在。图像传感器被广泛用于数字静物相机、蜂窝电话、安全相机，以及医疗、汽车及其他应用。用于制造图像传感器尤其是互补金属氧化物半导体(CMOS)图像传感器(CIS)的技术继续向前大步进展。举例而言，更高分辨率及更低功耗的要求助长这些图像传感器的更进一步的小型化及集成。

图1是一电路图，其示出在图像传感器阵列内的四晶体管(4T)图像传感器像素100的像素电路。该图像传感器像素被配置于一行及一列且与其他行的像素(图中未示出)分时共用单一读出列线(位线)。各个图像传感器像素100包含光电二极管105、转移晶体管T1、重置晶体管T2、源极跟随器(SF)或放大器(AMP)晶体管T3及列选择(RS)晶体管T4。

在操作期间，转移晶体管T1接收转移信号TX，转移晶体管T1将累积于光电二极管105中的电荷转移至浮置扩散节点FD。在重置信号RST的控制下，重置晶体管T2被耦合于电力轨VDD与浮置扩散节点FD之间以重置该像素(例如，使该FD及该光电二极管105放电或充电至预设电压)。该浮置扩散节点FD被耦合以控制AMP晶体管T3的栅极。AMP晶体管T3被耦合于该电力轨VDD与RS晶体管T4之间。AMP晶体管T3作为源极跟随器进行操作，提供至该浮置扩散FD的高阻抗连接。最后，在信号RS之控制下，RS晶体管T4选择性地将像素电路的输出耦合至读出列线。

附图简述

参照下面的附图描述本发明的非限定性和非穷尽性实施例，其中相同附图标记在各图中表示相同部分，除非另有指明。

图1是示出常规图像传感器像素的电路图。

图2A是示出根据本发明的实施例的成像系统的功能框图。

图2B是示出根据本发明的实施例的成像系统布局的功能框图。

图3是示出根据本发明的实施例的非易失性存储器像素的电路图。

图4是电路图，其示出根据本发明的实施例的包含编程开关及熔丝的非易失性存储器单元。

图5是示出根据本发明的实施例的非易失性存储器像素的电路布局。

图6是流程图，其示出根据本发明的实施例的包含非易失性存储器像素及成像像素的成像系统的操作。

图7是示出根据本发明的实施例的包含成像系统的论证性电子装置的框图。

详细描述

本文描述具有集成非易失性存储器的CMOS成像系统的系统及操作方法的实施例。在下文的描述中，许多具体细节被阐明以提供对该等实施例的彻底了解。然而，本领域的技术人员将认识到，本文中所描述的技术可在不包含这些具体细节之一或多者下，或藉由其他的方法、组件、材料等而被实践。在其他的情况下，已知的结构、材料或操作未被显示或详细描述，以避免使某些方面模糊。

贯穿说明书引用“一个实施例”或“一实施例”意指结合该实施例描述的具体的特征、结构或特性被包含于本发明的至少一个实施例中。因此，贯穿说明书的各处出现的用词“在一个实施例中”或“在一实施例中”并非必然全部指代相同的实施例。此外，在一个或多个实施例中，可以任何适当的方式组合具体特征、结构或特性。

图2A是示出根据本发明的实施例的成像系统200框图。成像系统200的所示实施例包含像素阵列205、读出电路210、功能逻辑220、控制电路225及非易失性存储器(NVM)程序电路230。

像素阵列205是图像传感器像素(例如，IP1、IP2、IP3…)及NVM像素(例如，MP1、MP2、MP3…MPX作为行且MPX…MPY作为列)的二维(2D)阵列。在一个实施例中，各个像素是互补金属氧化物半导体(CMOS)像素，然而亦可使用其他类型的像素(例如，电荷耦合器件)。如所示，各个像素被配置在一行(例如，行R1至RY)及一列(例如，列C1至CX)中，以提供数据。该图像传感器像素提供所捕捉图像的图像数据，且该NVM像素提供预编程NVM数据。可无差别地读出该两种类型像素，因此可使用相同组的编码器与解码器逻辑以选择及读出来自像素阵列205的图像数据及NVM数据两者。

当图像传感器像素获得所捕捉图像的图像数据时，可使用NVM像素来储存NVM数据，以达成各种目的，包含定制成像系统200。举例而言，该NVM数据可代表用于后处理校正的缺陷像素的位置或座标，可代表用于唯一标识像素阵列205的序号，可代表施加于该图像数据的后处理函数的系数，可代表并入有成像系统200的电子装置的原始设备制造商(OEM)的标识号码，可代表用于透镜选择的系数，或其他。该NVM数据亦可被用作与该被捕捉图像、捕捉器件、像素阵列205本身之操作等等有关的元数据。在一个实施例中，NVM数据包含可在算法中使用的系数，以补偿跨像素阵列205的遮蔽或色彩不平衡。上述列举并非意欲为一详尽性列举，而仅仅是用于储存于NVM像素中的NVM数据的电位的取样。此外，虽然所示的NVM像素置于像素阵列205内，但NVM像素亦可构成整合于与图像传感器像素相同的半导体管芯上的独立阵列。

图像传感器像素及NVM像素两者共用读出电路210。在所示的实施例中，读出电路210沿读出列线每次可读出像素阵列205的一行。一行可包含图像传感器像素、NVM像素或两者。在一个实施例中，读出电路210可读出像素阵列205，其利用各种其他的技术(未被阐示)，比如列读出、串行读出、同时对所有像素的完全并行读出或其他。

通过将NVM像素合并入像素阵列205中，存储器被加至成像系统200而不须将独立的硅面积分配至专用存储器元件阵列。在一个实施例中，读出电路210包含放大电路、模数(ADC)转换电路、保持电容器或其他。

NVM像素及图像传感器像素两者亦共用控制电路225内的解码器逻辑。控制电路225被耦合至像素阵列205以控制像素阵列205的操作特性。作为示例，控制电路225可控制图像数据及NVM数据读出的行及列选择的时序。类似于读出电路210，控制电路225亦可被正常地操作而无须区分图像传感器像素与该等NVM像素。使用控制电路225以对存储器库(NVM像素)及图像传感器像素两者进行寻址的能力，亦节省有价值的硅面积以用于其他用途。

在操作期间，功能逻辑220接收来自读出电路210的数据帧215。数据帧215可包含来自像素阵列205的图像数据及NVM数据。数据帧215被传递至功能逻辑220，可在功能逻辑220中操纵或修改数据帧215。举例而言，功能逻辑220可执行各种功能，比如储存数据帧215，解析来自数据帧215的图像数据或NVM数据的全部或一部分，通过施加后图像效应操纵数据帧215的全部或部分(例如，剪切、旋转、移除红眼，调整亮度，或调整对比度)或其他。

图2B是示出根据本发明的实施例的成像系统布局250的框图。成像系统布局250的所示实施例包含像素阵列205、读出电路210及控制电路220，以及如缓冲器及内建自测试(BIST)电路之类的其他电路。在此实施例中，沿像素阵列205之周边布局NVM像素(如行：MP1至MPX；及列：MPX至MPY)。沿像素阵列205之周边放置NVM像素，提供用于将附加信号路由(例如编程线、像素选择线等等)至NVM像素的可存取能力。在一个实施例中，NVM像素沿像素阵列205之两侧设置，其受其他电路(例如，成像系统布局250的像素阵列205之上侧与右侧)的阻碍最小。本领域的技术人员在得益于直接公开内容后将认识到NVM像素占有的周边位置可包含像素阵列205的一侧或多侧且可消耗像素阵列205的任一侧的一或多行或列。

图3是示出根据本发明的实施例的NVM像素300的电路图。NVM像素300代表用于实现诸如图2A所示的NVM像素的像素电路的一个可行实施例。NVM像素300包含NVM单元305、转移晶体管T5、重置晶体管T6、源极跟随器(SF)或放大器(AMP)晶体管T7及行选择(RS)晶体管T8。晶体管T5至T8及浮置扩散节点FD部分地形成NVM读出电路310。虽然图3示出4T像素结构，但是应理解本发明的实施例同样亦适用于3T、5T及各种其他的像素结构。

在一个实施例中，NVM像素300类似于像素阵列205的图像像素，惟其光电二极管被替换为NVM单元305除外。举例而言，可于相对应于图像传感器像素100的感光性区域的NVM像素300内的位置中设置NVM单元305。在所示实施例中，于节点N1处将NVM单元305耦合至转移晶体管T5。

图4是示出根据本发明的实施例的非易失性存储器单元400的电路图。NVM单元400代表NVM单元305的可行实施例。NVM单元400包含编程开关405、熔丝410及(选用地)电容元件415。于节点N1处将NVM单元400耦合至NVM单元读出电路310的转移晶体管T5。

NVM单元400的二种编程状态为熔丝熔断及熔丝未受损。当编程信号PG_SIG启用编程开关405时，该熔丝熔断状态被完成。当被启用时，编程开关405以低阻抗连接而将编程电压V_PROG耦合至熔丝410。结果，熔丝410被熔断或以其它方式被破坏。该熔丝未受损状态通过保持编程开关405开路及熔丝410未受损而被完成。在一个实施例中，编程开关405可被实施为晶体管。在一实施例中，熔丝410为金属，其宽度仅为制造工艺的最小宽度，且被成形为可被有效地熔断。替代地，熔丝410可被连接至V_PROG，同时编程开关405被接地以熔断熔丝410。

在正常操作条件下，该NVM像素经由节点N1读取NVM数据，且编程开关405使V_PROG与熔丝410隔离。通过熔丝410的编程状态而决定经由节点N1读取该NVM数据。当熔丝410为未受损且提供至接地的低阻抗连接时，节点N1使图3的浮置扩散节点FD放电。经放电的浮置扩散节点FD相对应于被转移至读出列的低电压。读出电路210或功能逻辑220将读出列上的低电压翻译为高强度像素值。来自一NVM像素的高强度像素值随后可被解译为逻辑“高”或数字“1”。或是，当熔丝410被熔断时，节点N1变成开路。于节点N1处的开路未使节点FD放电；然而，NVM单元读出电路310在像素阵列205的操作期间仍执行浮置扩散节点FD的常规重置。因此，重置节点FD导致高电压被转移至读出列。该读出列上的高电压翻译为低强度像素值。来自NVM像素的低强度像素值可被解译为逻辑“低”或数字“0”。在一个实施例中，电容元件415被设置于节点N1与接地之间以将电容负载加至节点N1。

可利用标准CMOS工艺制造NVM单元400的所示实施例。在一个实施例中，NVM单元可合并如EEPROM、MRAM、FeRAM或反熔丝等其他的存储器设计；然而，其他的存储器设计可取决于非标准CMOS工艺。虽然图4示出NVM单元400包含编程开关405，但是在替代实施例中各个NVM单元400可不包含其自身的编程开关405。更确切地，这些替代实施例可经由包含于控制电路220内的多工电路、像素电路或其他而共用单个编程开关。

图5是示出根据本发明的实施例的NVM像素布局500的电路布局。NVM像素布局500为NVM单元400的一个可能布局实现。NVM像素布局500的所示实施例包含编程开关505、信号线PG_SIG、电压线V_PROG及熔丝510。如图所示，编程开关505及熔丝510设置于图像传感器像素100中设置光电二极管105的区域相对应的位置。在一个实施例中，该选用的电容元件415可作为浮置二极管而被设置于编程开关505及熔丝510之下。

本发明的实施例可使NVM像素被置于该像素阵列内的任何位置；然而，将NVM像素置于像素阵列205的某处而非沿该阵列之周边，可能需要修改制造过程。举例而言，没有沿该像素阵列之周边设置的常规像素在所有侧被共用电路或配线围绕。因此，在制造过程中，可能需要一额外金属层以接入位于该像素阵列205中心的NVM像素的附加元件，例如编程开关505。

图6是示出根据本发明的实施例的成像系统200的操作的流程图。参照图2A与图4所示的电路图而描述进程600。出现在进程600中的进程框的某些或全部的顺序不应被视为限制。更确切地，得益于本公开的本领域的技术人员将理解该进程框的某些可以未示出的各种顺序来执行。

在进程框605中，NVM程序电路230有选择地启用像素阵列205中适当的NVM像素以用于编程及用NVM数据对该NVM像素进行编程。为促进编程，NVM程序电路230可能需要与控制电路225协同使用。在一个实施例中，对NVM像素编程包含经由编程开关405的适当确证而选择性地熔断NVM像素的各个中的熔丝410。

当NVM像素可被编程时，晶片上资源(如，NVM程序电路230)对NVM像素的编程能力提供多功能性。虽然NVM编程电路230可被用于在半导体管芯制造或测试期间对NVM像素编程，但是希望之后在成像系统200的寿命周期中进行编程。作为示例，OEM可能希望对NVM像素编程，以在将成像系统200置于产品中之后进行定制，或终端使用者可能要求将信息编程至NVM像素中，以用于防盗目的。

在程序框610中，从像素阵列205中读出图像数据及NVM数据。图像传感器像素与NVM像素两者都通过控制电路225寻址。通过自相同控制电路对两种像素类型进行寻址，硅面积不必被分配用于专用存储器寻址电路。随后通过读出电路210而读出来自两种像素类型的数据。可以相同读出电路210读出图像数据与该NVM数据两者而非利用专用于存储器库的读出电路而再次节省硅面积。读出电路210然后可输出图像数据及NVM数据作为数据帧215。

在进程框615中，功能逻辑220接收来自读出电路210的数据帧215及解析来自数据帧215的NVM数据。解析可简单地包含将该NVM数据从图像数据分离或识别NVM数据值，而同时允许该NVM数据仍是图像文件的部分。在一实施例中，功能逻辑220是由像素阵列205中的NVM像素的位置而被预编程及使用该预编程信息来执行解析功能。

在进程框620中，NVM数据可被应用于各种功能中。NVM数据可被用作为标识成像系统200的序号、并入有成像系统200的电子装置的OEM的标识号码、像素阵列205中的缺陷像素的座标等等。在一个实施例中，NVM数据包含可在算法中使用的系数，以补偿跨像素阵列205的遮蔽或色彩不平衡。在另一实施例中，NVM数据可作为原数据存储在成像数据文件中并且被用于调整彩色滤光。当然，NVM数据亦可被应用于本文中未明确提及之各种用途。

图7是示出根据本发明的实施例的包含成像系统200的论证性电子装置700(例如，无线通信装置)的框图。在电子装置700中，互补金属氧化物半导体(CMOS)图像传感器(CIS)阵列705被装载于模块中，该模块包含透镜，用于将光聚焦于CIS阵列705上。CIS阵列705捕捉图像数据及将该图像数据连同NVM数据传递至系统逻辑710。系统逻辑710可利用NVM数据以储存或显示图像。图像可包含或亦可不包含NVM数据。在一个实施例中，系统逻辑710利用该NVM数据以改良或提高图像的品质，这是通过将厂商专用的滤光器施用于成像数据而达成。

按照计算机软件和硬件对前面讨论的过程进行说明。所述技术可构成为在机器(例如计算机)可读存储介质中体现的机器可执行指令，该指令当由机器执行时使机器执行前述操作。另外，该进程可体现在硬件中，例如专用集成电路(ASIC)等。

机器可读存储介质包括提供(即存储)机器(例如计算机、网络设备、个人数字助理、制造工具、具有一组的一个或多个处理器的任何设备)可访问形式的信息的任何机构。例如，机器可读存储介质包括可记录/不可记录介质(例如，只读存储器(ROM)、随机存取存储器(RAM)、磁盘存储介质、光存储介质、闪存设备及其它)。

本发明所示实施例的前面说明——包括在摘要中描述的内容——不旨在是穷尽性的或将本发明限定在所公开的准确方式。尽管本发明的特定实施例和示例在本文中以示例目的给出，然而在本发明的范围内可作出许多改变，如本领域内技术人员所能理解的那样。

可鉴于前面的详细说明对本发明作出这些改变。下面权利要求中使用的术语不应当解释成将本发明限定在说明书所披露的特定实施例。相反，本发明的范围是由下面权利要求书整体限定的，它应当根据权利要求书解释的建立教条予以解释。

Claims (20)

1.一种成像系统，其包括：

成像阵列，包含：

多个图像传感器像素，用于捕捉图像数据；及

至少一个非易失性存储器(NVM)像素，用于储存NVM数据，及

耦合至所述成像阵列之读出电路，用于读出图像数据及NVM数据。

2.如权利要求1所述的成像系统，其特征在于，所述成像阵列进一步包括多个NVM像素。

3.如权利要求2所述的成像系统，其特征在于，所述多个NVM像素形成所述成像阵列的行或列中的至少一个。

4.如权利要求3所述的成像系统，其特征在于，所述多个NVM像素沿所述成像阵列的周边存在。

5.如权利要求2所述的成像系统，其特征在于，还包括NVM程序电路，所述NVM程序电路被耦合以选择性地将所述NVM数据编程至所述多个NVM像素中。

6.如权利要求1所述的成像系统，其特征在于：

所述多个图像传感器像素中的每一个包括：

位于感光区中的感光元件；及

耦合至所述感光元件的第一像素电路，用于从所述感光元件读出图像数据；以及，

所述NVM像素包括：

NVM单元，其位于与所述多个图像传感器像素的所述感光区域对应的区域中；及

耦合至所述NVM单元的第二像素电路，用于从所述NVM单元读出所述NVM数据。

7.如权利要求6所述的成像系统，其特征在于，所述第一像素电路与所述第二像素电路相同。

8.如权利要求6所述的成像系统，其特征在于，所述NVM单元包括可编程熔丝。

9.如权利要求1所述的成像系统，其特征在于，所述成像系统集成在单个半导体管芯上。

10.一种操作互补金属氧化物半导体(CMOS)图像传感器(CIS)阵列的方法，其具有包含于CIS阵列中的集成非易失性存储器(NVM)像素及图像传感器像素，该方法包括：

将NVM数据编程至所述NVM像素中；

利用所述图像传感器像素来获取图像数据；及

从该CIS阵列读出包含所述NVM数据及所述图像数据的数据帧。

11.如权利要求10所述的方法，其特征在于，还包括通过将所述数据帧传递到系统逻辑来接卸解析来自所述数据帧的NVM数据。

12.如权利要求11所述的方法，其特征在于，还包括将所述数据帧存储为图像文件，其中所述图像文件包含作为元数据而被存储的NVM数据。

13.如权利要求11所述的方法，其特征在于，所述NVM数据包含系数，用于将算法应用于所述图像数据。

14.如权利要求10所述的方法，其特征在于，所述NVM数据包含序号，用于唯一地标识所述CIS阵列。

15.如权利要求10所述的方法，其特征在于，所述NVM数据包含座标，用于标识所述CIS阵列中的缺陷图像传感器像素。

16.如权利要求10所述的方法，其特征在于，在制造之后执行将所述NVM数据编程入所述NVM像素。

17.如权利要求10所述的方法，其特征在于，将所述NVM数据编程入所述NVM像素包括：

利用NVM编程电路来选择编程晶体管；及

经由所述编程晶体管来对熔丝施加电压。

18.一种系统，其包括：

互补金属氧化物半导体(CMOS)图像传感器(CIS)阵列，其包含用于储存非易失性存储器(NVM)数据的多个NVM像素及用于捕捉图像数据的多个图像传感器像素；

耦合至所述CIS阵列的读出电路，用于读出所述图像数据及所述NVM数据；及

被耦合以接收来自所述读出电路的所述NVM数据及所述图像数据的系统逻辑，所述系统逻辑能够从所述图像数据辨别所述NVM数据。

19.如权利要求18所述的系统，其特征在于，所述多个NVM像素存储数据以用于改良或修改捕捉图像的质量。

20.如权利要求18所述的系统，其特征在于，所述系统是无线通信装置。

Images