CN102208407A - 复合电源电路以及双向晶闸管 - Google Patents

Abstract

本发明提供了一种复合电源电路以及双向晶闸管，其中所述复合电源电路包括至少两个独立供电的功能单元，所述功能单元包括电源线以及地线，其特征在于：所述任意两个功能单元的电源线之间耦接有双向晶闸管电路；所述任意两个功能单元的地线之间耦接有双向晶闸管电路或者背靠背双向二极管组；本发明提高了复合电源电路的ESD静电保护能力。

Description

复合电源电路以及双向晶闸管

技术领域

本发明涉及静电放电(ESD)保护领域，特别涉及一种具有ESD保护能力的复合电源电路以及双向晶闸管。

背景技术

集成电路在制造、装配、测试或最终的应用中，很容易遭受到制造或者使用过程中的破坏性静电放电(ESD)，从而使得集成电路受到静电的损伤。因此通常在集成电路中，通常会形成ESD保护电路，从而使得输入/输出焊垫(I/O pad)耦接有可以将I/O pad上的静电释放的放电单元，从而可以将I/O pad上的静电释放掉，减小静电对集成电路带来的损伤。

上述ESD保护模式仅适于具有单个供电电源的简单功能单元，而对于复合电源电路，尤其是SOC芯片中，各个功能单元由于存在工作电压的差异，其供电电源较为复杂，上述ESD保护模式则无法满足要求。

图1为一个复合电源电路的电路示意图，所述复合电源电路包括两个功能单元，各功能单元均独立供电。其中第一功能单元I中包括第一电源线VDD1、第一地线GND1；耦接于第一电源线VDD1、第一地线GND1间的电源钳位电路10以及功能电路20。所述功能电路20的输入输出焊垫(I/O PAD)耦接有可以释放功能电路上的静电的ESD保护单元21。第二功能单元II的基本结构与第一功能单元II相同，区别仅在于供电部分，包括第二电源线VDD2、第二地线GND2。由于第一底线GND1以及第二地线GND2在生产制造时，均基于半导体衬底，故两者之间可以等效视为通过一个衬底电阻R_sub相连接。

上述各功能单元中，功能电路20的输入输出焊垫(I/O PAD)上可能发生的破坏性静电放电现象，均会通过ESD保护单元21被释放至各自供电的电源线或者地线上。但如果破坏性静电放电现象发生在电源钳位电路10上时，由于各功能单元的供电相互独立，则各功能单元之间的ESD保护就难以实现。以下以一个ESD测试情况为例。假设在第一功能单元I中与第一电源线VDD1连接的焊垫(VDD1PAD)上通过测试探针加入正向的ESD静电脉冲，而在第二功能单元II中与第二电源线VDD2连接的焊垫(VDD2PAD)上设置接地的探针。如果要将上述ESD静电脉冲导出仅仅存在如下路径：将经由第一功能单元I的电源钳位电路10，流入第一地线GND1，通过衬底电阻R_sub流入第二功能单元II的第二地线GND2，进而触发第二功能单元II的电源钳位电路10最终从第二电源VDD2上的焊垫(VDD2PAD)导出。上述路径中需要两次触发电源钳位电路10，同时还得考虑衬底电阻R_sub上的压降；因此常常出现的情况是，ESD静电脉冲尚未能够从接地探针导出，就直接流入功能电路20内，烧坏芯片。

为了避免上述ESD静电破坏现象的发生，图2提供了一种具有ESD保护能力的复合电源电路。其基本结构与图1所示电路相类似，所述复合电源电路也包括两个功能单元，各功能单元均独立供电。其中第一功能单元I中包括第一电源线VDD1、第一地线GND1；耦接于第一电源线VDD1、第一地线GND1间的电源钳位电路10以及功能电路20。所述功能电路20的输入输出焊垫(I/O PAD)耦接有可以释放功能电路上的静电的ESD保护单元21。第二功能单元II的基本结构与第一功能单元II相同，区别仅在于供电部分，包括第二电源线VDD2、第二地线GND2。所述第一电源线VDD1与第二电源线VDD2之间、第一地线GND1与第二地线GND2之间均耦接有背靠背的双向二极管组。所述背靠背的双向二极管组包括两条并联且导通方向相反的二极管串联通路，一般为了简化结构，在一个双向二极管组内，各二极管的规格均相同，且两条通路上的二极管数量也相同。

假设第一电源线VDD1与第二电源线VDD2之间耦接的背靠背双向二极管组，每条通路均串联有n个二极管(即二极管的级数为n)。由于二极管导通压降是一个固定值V_t，即只有当第一电源线VDD1与第二电源线VDD2之间的电势差超过nV_t时，上述背靠背双向二极管组中的一条二极管串联通路才会导通，具体哪条通路导通取决于两端电源线电势差高低。反之，如果两条电源线之间的电势差小于nV_t时，则上述背靠背双向二极管组不导通。因此，在选取二极管的规格以及级数时，只需使得背靠背双向二极管组的单条通路上导通电势差大于复合电源电路正常工作时第一电源线VDD1与第二电源线VDD2之间的电势差而小于ESD静电破坏产生时上述电源线之间的电势差即可。对于第一地线GND1以及第二地线GND2之间的背靠背双向二极管组也采用上述同样的配置原则。在复合电源电路正常工作时，由于上述背靠背双向二极管组的任意通路的导通电压nV_t均大于电源线或者地线之间的电势差，因此上述双向二极管组均不导通，即第一功能单元I与第二功能单元II在正常工作时供电独立，互不干扰。

以下同样以一个ESD测试情况为例，假设在第一功能单元I中与第一电源线VDD1连接的焊垫(VDD1PAD)上通过测试探针加入正向的ESD静电脉冲，而在第二功能单元II中与第二电源线VDD2连接的焊垫(VDD2PAD)上设置接地的探针。则将上述ESD静电脉冲导出的最短路径也即阻抗最小路径为：经由第一电源线VDD1，通过背靠背双向二极管组流向第二电源线VDD2，最终从第二电源VDD2上的焊垫(VDD2PAD)导出。由于ESD静电脉冲的电压较高很容易超过所述背靠背双向二极管组的导通电压，故所述复合电源电路在上述测试时，ESD静电脉冲将被即时导出，实现对功能电路20的ESD保护。

现有的具有电源ESD保护能力的复合电源电路存在如下问题：由于需要在电源线/地线之间增加背靠背二极管组，所述各通路串联的二极管将占用大量的芯片面积，单个二极管的压降能力有限，当复合电源电路中功能单元之间的工作电压相差较大时，上述背靠背二极管组就要采用大PN结面积的二极管，造成芯片面积的增长；或者采用更多的二极管级数，进一步导致复合电源电路在布线上的困难。另外，当有大的ESD静电脉冲流过时，二极管级数越多，其导通电阻越大，不利于及时释放。

发明内容

本发明解决的技术问题是提供一种复合电源电路，结构简单易于布线，且具有较强的ESD静电保护能力。

本发明提供的一种复合电源电路，包括至少两个独立供电的功能单元，所述功能单元包括电源线以及地线，其特征在于：

所述任意两个功能单元的电源线之间耦接有双向晶闸管电路；

所述任意两个功能单元的地线之间耦接有双向晶闸管电路或者背靠背双向二极管组；

可选的，所述双向晶闸管电路包括两个规格相同的单向晶闸管；其中一个单向晶闸管的输入端与另一个单向晶闸管的输出端连接构成双向晶闸管电路的第一端，而其输出端与另一个单向晶闸管的输入端连接构成双向晶闸管电路的第二端；所述第一端以及第二端作为双向晶闸管电路耦接时的连接端。

可选的，所述背靠背双向二极管组中，每条通路的二极管数量相等且规格相同。

作为另一种可选方案，所述双向晶闸管电路仅包括单个双向晶闸管，其连接端即作为所述双向晶闸管电路耦接时的连接端。

本发明还提供了一种复合电源电路，包括至少两个独立供电的功能单元，所述功能单元包括电源线以及地线，其特征在于，还包括电源总线以及地线总线；

所述每个功能单元的电源线与电源总线之间耦接有双向晶闸管电路；

所述每个功能单元的地线与地线总线之间耦接有双向晶闸管电路；

可选的，所述双向晶闸管电路包括两个规格相同的单向晶闸管；其中一个单向晶闸管的输入端与另一个单向晶闸管的输出端连接构成双向晶闸管电路的第一端，而其输出端与另一个单向晶闸管的输入端连接构成双向晶闸管电路的第二端；所述第一端以及第二端作为双向晶闸管电路耦接时的连接端。

作为另一个可选方案，所述双向晶闸管电路仅包括单个双向晶闸管，其连接端即作为所述双向晶闸管电路耦接时的连接端。

本发明还提供了一种双向晶闸管，其特征在于，包括：

P型半导体衬底；

形成于半导体衬底内的第一N阱、P阱以及第二N阱；所述P阱分别与第一N阱以及第二N阱相邻；

形成于第一N阱内且相互隔离的第一N+型注入区、第一P+型注入区，形成于第二N阱内且相互隔离的第二N+型注入区、第二P+型注入区；

所述第一N+型注入区与第一P+型注入区连接阳极，第二N+型注入区与第二P+型注入区连接阴极；

形成于P阱内且相互隔离的第一N+型连接区、第二N+型连接区，所述第一N+型连接区与第一N阱相邻，第二N+型连接区与第二N阱相邻。

所述半导体衬底接地

还包括形成于半导体衬底内的P型连接阱，所述P型连接阱内形成有第三P+型注入区。将第三P+型注入区接地。

所述第一N+型连接区与第二N+型连接区之间形成有浅沟槽隔离。

所述第一N+型连接区、第二N+型连接区内靠近浅沟槽隔离一侧均形成有LDD轻掺杂区以及位于LDD轻掺杂区外侧的HALO注入区。所述LDD轻掺杂区的掺杂类型为N型轻掺杂。所述HALO注入区的掺杂类型为P型轻掺杂。

与现有技术相比，本发明主要具有以下优点：

本发明通过在复合电源电路中，任意电源线之间或者地线之间耦接双向晶闸管电路，利用晶闸管在关闭时的高阻抗以及触发导通时的低阻抗特性，实现电源部分产生ESD静电破坏时对功能电路的保护。相较于多级双极管，采用晶闸管可以大幅降低占用芯片的面积，减小导通电阻，具有良好的稳定性以及对ESD静电脉冲的响应性能。

进一步的，本发明通过设置电源总线以及地线总线，并在各功能单元的电源线与电源总线之间、地线与地线总线之间耦接双向晶闸管电路，能够从总体上减少所需耦接的晶闸管数目，同时保持良好的ESD静电保护能力，进一步降低ESD保护电路部分对芯片面积的占用以及芯片的布线难度，简化芯片结构。

附图说明

通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。

图1为现有的一种复合电源电路的电路示意图；

图2为现有的另一种复合电源电路的电路示意图；

图3为本发明第一实施例的复合电源电路示意图；

图4为本发明第二实施例的复合电源电路示意图；

图5为本发明第三实施例的复合电源电路示意图；

图6为本发明第四实施例的复合电源电路示意图；

图7为本发明的双向晶闸管电路示意图；

图8为本发明所述双向晶闸管的半导体结构示意图；

图9为图8中A所示区域的结构放大图；

图10为图8所示双向晶闸管第一端第二端正向偏置时的等效电路图；

图11为图8所示双向晶闸管第一端第二端反向偏置的等效电路图。

具体实施方式

由背景技术可知，现有的复合电源电路为了在电源电路中发生ESD静电破坏时，能够即时将ESD静电脉冲导出，采用多级二极管串联的方式，将各条电源线或者地线之间耦接，利用二极管的固定压降特性，使得正常工作时各条电源线或者地线之间不互相干扰，而在发生ESD静电破坏后，能够导通各功能单元的电源线或者地线，迅速释放ESD静电脉冲，而实现ESD静电保护的目的。

但由于二极管的压降能力有限，上述方法适用范围较小，为了提高ESD静电保护能力，有时需要增大二极管的占用面积或者二极管的级数，不利于芯片的微缩集成以及布线。此外二极管自身存在的延迟，在经过多级串联后将被放大，使得上述ESD静电保护存在响应较慢的问题，如果不能即时释放ESD静电脉冲，反而加剧ESD静电破坏对功能电路的影响。

本发明的发明人经过大量的实验，得到了一种具有较强ESD保护能力的电源复合电路，使用晶闸管代替多级二极管，利用晶闸管在关闭时的高阻抗以及触发导通时的低阻抗且响应较为灵敏的特性，更好地实现上述ESD静电保护；同时晶闸管无需采用多级结构能够减少对芯片面积占用，便于器件的微缩集成以及布线。

下面结合现有复合电源电路存在的问题，以及本发明所述复合电源电路的优点，对本发明的技术方案进行详细的说明。

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。

第一实施例

图3为本发明第一实施例的复合电源电路示意图。下面结合图3对本发明第一实施例的复合电源电路进行说明，为了简化说明，上述复合电源电路仅包括两个独立供电的功能单元，即第一功能单元I以及第二功能单元II，且除供电部分外两个功能单元的基本单元结构相同。其中第一功能单元I中包括第一电源线VDD1、第一地线GND1；耦接于第一电源线VDD1、第一地线GND1间的电源钳位电路10以及功能电路20。所述功能电路20的输入输出焊垫(I/O PAD)耦接有可以释放功能电路上的静电的ESD保护单元21。第二功能单元II与第一功能单元II的区别仅在于供电部分，包括第二电源线VDD2、第二地线GND2。

所述第一电源线VDD1与第二电源线VDD2之间耦接有双向晶闸管电路40，所述第一地线GND1与第二地线GND2之间耦接有背靠背双向二极管组30。

所述双向晶闸管电路40具有双向触发导通能力，即在耦接至第一电源线VDD1与第二电源线VDD2情况下，两连接端电势差小于触发电压时，双向晶闸管电路40闭合，第一电源线VDD1与第二电源线VDD2隔绝；而当两连接端的电势差大于触发电压时，双向晶闸管电路40触发导通，导通阻抗迅速降低至极小，第一电源线VDD1与第二电源线VDD2可视为直接连接。通常为了简化结构，使得所述双向晶闸管电路40在不同方向下的触发电压相同。

此外在通常情况下，复合电源电路中各功能单元的地线在生产制造时均基于同一个半导体衬底，故在本实施例中，第一地线GND1与第二地线GND2大部分时候的电势位相等，对ESD静电保护的要求较低，采用级数较少的背靠背双向二极管组30耦接便可以满足需求。同样为了简化结构，所述背靠背双向二极管组30中，每条通路的二极管数量相等且规格相同，使得导通时的两条通路的最低电压相同。

下面分别以正常工作以及ESD测试情况为例，说明本实施例复合电源电路的工作原理。

在复合电源电路正常工作时，假设第一电源线VDD1的工作电压为V1，第二电源线VDD2的工作电压为V2，且V1＞V2，则第一电源线VDD1与第二电源线VDD2施加在所述双向晶闸管电路40上的电势差为V1-V2。所述双向晶闸管电路40的触发导通电压为V_th，在选取双向晶闸管电路40时，使得所述触发导通电压V_th大于V1-V2，则在正常工作时，第一电源线VDD1与第二电源线VDD2隔绝不导通。另外需要指出的V_th应当小于流经ESD静电脉冲时在两条电源线之间产生的电势差，以便于静电保护，通常V_th越小，双向晶闸管电路40也可以做的越小，具体根据需要选择。此外第一地线GND1与第二地线GND2如果基于同一半导体衬底均接地，两者电位可以基本保持一致，即使将两者之间连通也不会影响复合电源电路的正常工作。

在进行ESD测试时，假设在第一功能单元I中与第一电源线VDD1连接的焊垫(VDD1 PAD)上通过测试探针加入正向的ESD静电脉冲，而在第二功能单元II中与第二电源线VDD2连接的焊垫(VDD2 PAD)上设置接地的探针。上述ESD静电脉冲将抬高第一电源线VDD1的电位，使得第一电源线VDD1与第二电源线VDD2之间的电势差迅速升高，直至大于双向晶闸管电路40的导通触发电压。所述双向晶闸管电路40将开启，导通阻抗下落至极低水平，可视为第一电源线VDD1与第二电源线VDD2直接连通，所述ESD静电脉冲将经由双向晶闸管电路40流向第二电源线VDD2，最终从第二电源VDD2上的焊垫(VDD2 PAD)导出。所述ESD静电脉冲释放之后，第一电源线VDD1的电位将回复至正常工作电压V1，第一电源线VDD1与第二电源线VDD2之间的电势差也回复至V1-V2，所述双向晶闸管电路40关闭，完成ESD静电保护。上述ESD静电脉冲的导出路径为最短路径，所述ESD静电脉冲也有可能部分经由第一功能单元I的电源钳位电路10，依次通过第一地线GND1、背靠背双向二极管组30、第二地线GND2、第二功能单元II的电源钳位电路10，从第二电源VDD2上的焊垫(VDD2PAD)导出。由于电源电路上ESD静电破坏产生的随意性，经由电源线或者地线释放静电电荷，均是可能的，基本遵循选择阻抗最小路径的原则，本实施例仅仅以其中一种情况为例以说明本发明效果。

第二实施例

图4为本发明第一实施例的复合电源电路示意图。在第一实施例中，第一功能单元I与第二功能单元II的地线视为基于同一半导体衬底接地，电位基本保持一致。而在很多较为复杂的复合电源电路中，供电的两条地线均可能处于不同电位。即如图4所示，所述第一地线GND1与第二地线GND2基于不同半导体衬底，各自处于不同的基准电势位，两者之间存在较大电势差。则为了满足进一步的ESD静电保护需求，本实施例在第一地线GND1与第二地线GND2之间也耦接有双向晶闸管电路40。为了简化结构，可以在第一地线GND1与第二地线GND2之间以及第一电源线VDD1与第二电源线VDD2之间均耦接有双向晶闸管电路40。

本实施例在正常工作时，双向晶闸管电路40保持关闭，第一地线GND1与第二地线GND2之间以及第一电源线VDD1与第二电源线VDD2之间相互隔绝，而在产生ESD静电脉冲后，所述ESD静电脉冲就近选择最短释放导出路径，而触发导通相应的双向晶闸管电路40，实现ESD静电保护。具体工作原理与第一实施例基本相同，不再赘述。

第三实施例

图5为本发明第三实施例的复合电源电路示意图。通常SOC芯片系统(system on chip)包括若干个功能单元，以组合实现一定的系统功能，各功能单元之间的工作电压根据需要不尽相同，因此需要对各功能单元分别供电，构成了复合电源电路。本实施例所述的复合电源电路包括两个以上独立供电的功能单元，图5中仅以4个功能单元I、II、III、IV为示意。各功能单元内部结构省略说明，相应的供电部分均包括一根电源线VDD以及一根地线GND，图中依次编号为第一电源线VDD1、第二电源线VDD2、第三电源线VDD3以及第四电源线VDD4；第一地线GND1、第二地线GND2、第三地线GND3以及第四电源线GND4。

根据前述实施例中的ESD静电保护工作原理进行扩展推广，本实施例中，各功能单元电源部分的ESD静电保护，只需要在各电源线之间以及各地线之间耦接相应的双向晶闸管电路40即可实现。为了可以满足各种随机性ESD静电破坏时，释放ESD静电脉冲的需求，提供多种放电路径，需要将任意电源线之间或者任意地线之间通过双向晶闸管电路40进行耦接。

本实施例所述复合电源电路在正常工作时，双向晶闸管电路40保持关闭，各条电源线之间以及各条地线之间均相互隔绝，而在产生ESD静电脉冲后，所述ESD静电脉冲就近选择最短释放导出路径，触发导通相应路径上的双向晶闸管电路40，实现ESD静电保护。具体工作原理与前述实施例相同也不再赘述。

第四实施例

图6为本发明第四实施例的复合电源电路示意图。对于大型SOC芯片系统，随着功能单元日益复杂，集成的单元数量越来越多，供电电路也越来越复杂。在任意电源线或者地线之间均耦接双向晶闸管，数目众多，呈指数级的增长，将耗费大量的芯片面积。进一步的，本实施例提供了另一种复合电源电路。所述的复合电源电路包括两个以上独立供电的功能单元，图6中也仅以4个功能单元I、II、III、IV为示意。各功能单元内部结构省略说明，相应的供电部分均包括一根电源线VDD以及一根地线GND，图中依次编号为第一电源线VDD1、第二电源线VDD2、第三电源线VDD3以及第四电源线VDD4；第一地线GND1、第二地线GND2、第三地线GND3以及第四电源线GND4。除此之外，本实施例所述复合电源电路还包括一条电源总线VDD_share以及一条地线总线GND_share。

所述各条电源线与电源总线VDD_share之间耦接有双向晶闸管电路40；各条地线与地线总线GND_share之间也耦接有双向晶闸管电路40。

在本实施例中，任意两个功能单元的电源线之间均通过两个双向晶闸管电路40以及电源总线VDD_share相连接；而任意两个功能单元的地线之间也通过两个双向晶闸管电路40以及地线总线GND_share相连接。随着功能单元的数量增多，本实施例所述的复合电源电路中，双向晶闸管电路40的数目最多是功能单元数的两倍，但ESD静电脉冲的释放导通路径并未减少，能够保证ESD静电保护需求的同时，进一步简化电路的结构，且更易于布线集成。

本实施例所述复合电源电路在正常工作时，双向晶闸管电路40均保持关闭，各条电源线之间以及各条地线之间均相互隔绝，电源总线VDD_share与地线总线GND_share可以处于悬置状态。而在产生ESD静电脉冲后，所述ESD静电脉冲就近选择最短路径，触发相应的双向晶闸管电路40，先流向电源总线VDD_share或者地线总线GND_share，然后再触发相应路径上的双向晶闸管电路40，流向其他电源线或者地线，从而导通释放，实现ESD静电保护。具体工作原理不再赘述。

以上复合电源电路均基于双向晶闸管电路的双向触发导通能力。如图7所示，本发明实施例提供了一种双向晶闸管电路。

所述双向晶闸管电路包括两个单向晶闸管，即第一单向晶闸管41以及第二单向晶闸管42。根据前述内容，通常为了保持双向触发导通电压一致，所述第一单向晶闸管41以及第二单向晶闸管42的规格可以相同；其中第一个单向晶闸管41的输入端与第二单向晶闸管42的输出端连接构成双向晶闸管电路的第一端1，而其输出端与第二单向晶闸管42的输入端连接构成双向晶闸管电路的第二端2；所述第一端1以及第二端2作为双向晶闸管电路耦接时的连接端。

本实施例所述双向晶闸管电路的工作原理如下：

根据公知内容，单向晶闸管等效于PNPN结，其中P型注入区的一端为输入端，而N型注入区的一端为输出端。假设上述第一单向晶闸管41以及第二单向晶闸管42的触发导通电压均为V_th。在上述双向晶闸管电路中，当第一端1与第二端2的电势差小于V_th时，所述双向晶闸管电路处于关闭状态，第一端1与第二端2相互隔绝。而当第一端1的电势大于第二端2的电势，且电势差大于V_th时，则第一单向晶闸管41将触发导通，第二单向晶闸管42则处于反接状态，产生从第一端1流向第二端2的电流，且阻抗极低。反之当第一端1的电势小于第二端2的电势，且电势差大于V_th时，则第一单向晶闸管41处于反接状态，第二单向晶闸管42则触发导通，产生从第二端2流向第一端1的电流，阻抗同样极低。

上述双向晶闸管电路包括了两个独立单向晶闸管器件，进一步的，如图8所示，本发明实施例还提供了一种双向晶闸管电路，仅包括一个双向晶闸管，可以进一步减少器件大小，节省芯片面积。

所述双向晶闸管包括：

P型半导体衬底400；形成于半导体衬底内的第一N阱401、P阱403以及第二N阱402；所述P阱403分别与第一N阱401以及第二N阱402相邻；

本实施例中，第一N阱401以及第二N阱402关于P阱403对称设置，使得P阱403与第一N阱401以及第二N阱402分别构成PN结界面。

形成于第一N阱401内且相互隔离的第一N+型注入区501、第一P+型注入区502，形成于第二N阱402内且相互隔离的第二N+型注入区601、第二P+型注入区602；第一N+型注入区501与第一P+型注入区502连接第一端1，第二N+型注入区601与第二P+型注入区602连接第二端2；所述第一端1以及第二端2即双向晶闸管耦接时的连接端。

本实施例中，第一N+型注入区501、第一P+型注入区502形成于第一N阱401的表面区域，两者之间通过浅沟槽隔离700相隔离；第二N+型注入区601、第二P+型注入区602形成于第二N阱402的表面区域，两者之间也通过浅沟槽隔离700相隔离。其中在同一阱区内各注入区的具体位置关系，并无特定要求。图示仅为可选的一种排列方式，例如图7中，第一N+型注入区501与第一P+型注入区502的位置关系即可以调换，而并不会影响整个晶闸管的工作机制，同样第二N+型注入区601与第二P+型注入区602也可以调换位置。

本发明提供的双向晶闸管还包括形成于P阱内且相互隔离的第一N+型连接区301、第二N+型连接区302，所述第一N+型连接区301与第一N阱401相邻，第二N+型连接区302与第二N阱402相邻。

在本实施例中，所述双向晶闸管还包括形成于半导体衬底400内的P型连接阱404，所述P型连接阱404的表面区域形成有第三P+型注入区701，将第三P+型注入区701接地即可。

所述第一N+型连接区301与第二N+型连接区302之间也形成有浅沟槽隔离700。第一N+型连接区301以及第二N+型连接区302在靠近浅沟槽隔离700的一侧均形成有LDD轻掺杂区304以及位于LDD轻掺杂区外侧的HALO注入区305(如图8中A所指示区域，图9为该区域的放大示意图)。所述LDD轻掺杂区304的掺杂类型为N型轻掺杂，HALO注入区305的掺杂类型为P型轻掺杂。

本发明提供的双向晶闸管，第一端1以及第二端2在不同方向的偏置电压下，工作时的等效电路并不相同，下面结合上述双向晶闸管的结构，对其不同偏压下的工作机制作进一步介绍。为固定衬底电势位，可以将所述半导体衬底400接地。

1、假设第一端1接高电势，第二端2接低电势，且第一端与衬底之间的电势差逐渐施加至超出晶闸管的触发电压。

如图8所示，同掺杂类型的区域在相邻时，可视为电连接。故当晶闸管未导通时，第一端1以及衬底上的电势差，将被转移至第一N+型连接区301与P阱403之间。进一步如图9所示，在第一N+型连接区301上的N-型LDD轻掺杂区304以及P-型HALO注入区305之间构成了PN结，P-型HALO注入区305相当于与P阱403电连接。相对于其它的PN结界面，N-型LDD轻掺杂区304以及P-型HALO注入区305所构成的PN结，由于注入浓度最低，势垒也最低，最易于被反向击穿，因此对于本发明晶闸管来说，触发电压即N-型LDD轻掺杂区304以及P-型HALO注入区305所构成的PN结的反向击穿电压。

在本发明晶闸管中，由于N-型LDD轻掺杂区304以及P-型HALO注入区305所构成的PN结作为触发PN结，因此并不希望第一N+型连接区301与第二N+型连接区302之间产生漏电流，所以需要通过浅沟槽隔离700隔离第一N+型连接区301以及第二N+型连接区302。

图10为本发明双向晶闸管，第一端1与第二端2正向偏置时的等效电路图。结合图8以及图10所示，定义第一N阱401的内阻为R₁，第二N阱402的内阻为R₂，半导体衬底100的内阻为R_sub，而各注入区的内阻忽略不计。当晶闸管导通后，第一N阱401、P阱403与第二N+型连接区302构成NPN三极管T2，其中P阱403与第二N+型连接区302构成的PN界面为发射极，经由第二N阱402、第二N+型注入区601连接至第二端2；第一P+型注入区502、第一N阱401以及P阱403构成PNP三极管T1，其中第一P+型注入区502与第一N阱401构成的PN界面为发射极，并连接至第一端1。其中，P阱既作为NPN三极管T1的基极，同时也作为PNP三极管T2的集电极，并经由P型衬底100、P型连接阱404、第三P+型注入区701接地，而第一N阱401即作为NPN三极管T1的集电极，同时也作为PNP三极管T2的基极，并经由第一N+型注入区501连接至第一端1。

再如图10，上述具体的等效电路如下：NPN型三极管T2的发射极经由第二N阱402的内阻R₂连接晶闸管的第二端2，基极连接PNP型三极管T1的集电极，而集电极经由第一N阱401的内阻R₁连接晶闸管的第一端1；同时PNP型三极管T1的基极连接NPN型三极管T2的集电极，发射极连接晶闸管的第一端1，集电极经由衬底的内阻R_sub连接地。

根据上述等效电路，NPN型三极管T2与PNP型三极管T1的连接，构成了典型的晶闸管结构，与现有的晶闸管类似，不再详述其工作机制，本发明所述双向晶闸管在第一端1与第二端2正向偏置时能够正常导通。

2、假设第一端1接低电势，第二端2接高电势，反向偏置，且第二端2与衬底两者之间的电势差逐渐施加至超出晶闸管的触发电压。

再如图8所示，当晶闸管未导通时，第二端2以及衬底上的电势差，将被转移至第二N+型连接区302与P阱403之间。进一步如图5所示，在第二N+型连接区302上的N-型LDD轻掺杂区304以及P-型HALO注入区305之间也构成了PN结，P-型HALO注入区305相当于与P阱403电连接。相对于其它的PN界面，N-型LDD轻掺杂区304以及P-型HALO注入区305所构成的PN结，由于注入浓度最低，势垒也最低，最易于被反向击穿，因此对于本发明晶闸管来说，反向偏置时的触发电压依然是N-型LDD轻掺杂区304以及P-型HALO注入区305所构成的PN结的反向击穿电压。

图11为本发明双向晶闸管，第一端1与第二端2反向偏置时的等效电路图。结合图8以及图11所示，同样定义第一N阱401的内阻为R₁，第二N阱402的内阻为R₂，半导体衬底100的内阻为R_sub，而各注入区的内阻忽略不计。当晶闸管导通后，第二N阱402、P阱403与第一N+型连接区301构成NPN三极管T4，其中P阱403与第一N+型连接区301构成的PN界面为发射极，经由第一N阱401、第一N+型注入区501连接至第一端1；第二P+型注入区602、第二N阱402以及P阱403构成PNP三极管T3，其中第二P+型注入区602与第二N阱402构成的PN界面为发射极，并连接至第二端2。其中，P阱既作为NPN三极管T4的基极，同时也作为PNP三极管T3的集电极，并经由P型衬底100、P型连接阱404、第三P+型注入区701接地，而第二N阱402即作为NPN三极管T4的集电极，同时也作为PNP三极管T3的基极，并经由第二N+型注入区601连接至第二端2。

再如图11，上述具体的等效电路如下：NPN型三极管T4的发射极经由第一N阱401的内阻R₁连接晶闸管的第一端1，基极连接PNP型三极管T3的集电极，而集电极经由第二N阱402的内阻R₂连接晶闸管的第二端2；同时PNP型三极管T3的基极连接NPN型三极管T4的集电极，发射极连接晶闸管的第二端2，集电极经由衬底的内阻R_sub连接地。

根据上述等效电路，NPN型三极管T4与PNP型三极管T3的连接，也构成了典型的晶闸管结构，本发明所述双向晶闸管在第一端1与第二端2反向偏置时依然能够正常导通。

综上两种偏置电压方向，本发明所述的双向晶闸管等效电路并不相同，但均能够构成典型的晶闸管电路，从而实现双向触发导通；进一步的，分别通过第一N+型连接区301以及第二N+型连接区302上LDD轻掺杂区与其外侧的HALO注入区所构成的小尺寸PN结作为正向偏置或反向偏置时，晶闸管的触发PN结，能够降低晶闸管导通触发电压。

将上述双向晶闸管应用至第一实施例至第四实施例所述的复合电源电路中，即可实现ESD静电保护。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (15)

1.一种复合电源电路，包括至少两个独立供电的功能单元，所述功能单元包括电源线以及地线，其特征在于：

所述任意两个功能单元的电源线之间耦接有双向晶闸管电路；

所述任意两个功能单元的地线之间耦接有双向晶闸管电路或者背靠背双向二极管组；

2.根据权利要求1所述的复合电源电路，其特征在于，所述双向晶闸管电路包括两个规格相同的单向晶闸管；其中一个单向晶闸管的输入端与另一个单向晶闸管的输出端连接构成双向晶闸管电路的第一端，而其输出端与另一个单向晶闸管的输入端连接构成双向晶闸管电路的第二端；所述第一端以及第二端作为双向晶闸管电路耦接时的连接端。

3.根据权利要求1所述的复合电源电路，其特征在于，所述背靠背双向二极管组中，每条通路的二极管数量相等且规格相同。

4.根据权利要求1所述的复合电源电路，其特征在于，所述双向晶闸管电路仅包括单个双向晶闸管，其连接端即作为所述双向晶闸管电路耦接时的连接端。

5.一种复合电源电路，包括至少两个独立供电的功能单元，所述功能单元包括电源线以及地线，其特征在于，还包括电源总线以及地线总线；

所述每个功能单元的电源线与电源总线之间耦接有双向晶闸管电路；

所述每个功能单元的地线与地线总线之间耦接有双向晶闸管电路；

6.根据权利要求5所述的复合电源电路，其特征在于，所述双向晶闸管电路包括两个规格相同的单向晶闸管；其中一个单向晶闸管的输入端与另一个单向晶闸管的输出端连接构成双向晶闸管电路的第一端，而其输出端与另一个单向晶闸管的输入端连接构成双向晶闸管电路的第二端；所述第一端以及第二端作为双向晶闸管电路耦接时的连接端。

7.根据权利要求5所述的复合电源电路，其特征在于，所述双向晶闸管电路仅包括单个双向晶闸管，其连接端即作为所述双向晶闸管电路耦接时的连接端。

8.一种双向晶闸管，其特征在于，包括：

P型半导体衬底；

形成于半导体衬底内的第一N阱、P阱以及第二N阱；所述P阱分别与第一N阱以及第二N阱相邻；

形成于第一N阱内且相互隔离的第一N+型注入区、第一P+型注入区，形成于第二N阱内且相互隔离的第二N+型注入区、第二P+型注入区；

所述第一N+型注入区与第一P+型注入区连接阳极，第二N+型注入区与第二P+型注入区连接阴极；

形成于P阱内且相互隔离的第一N+型连接区、第二N+型连接区，所述第一N+型连接区与第一N阱相邻，第二N+型连接区与第二N阱相邻。

9.如权利要求8所述的双向晶闸管，其特征在于，所述半导体衬底接地。

10.如权利要求8所述的双向晶闸管，其特征在于，还包括形成于半导体衬底内的P型连接阱，所述P型连接阱内形成有第三P+型注入区。

11.如权利要求10所述的双向晶闸管，其特征在于，将第三P+型注入区接地。

12.如权利要求8所述的双向晶闸管，其特征在于，所述第一N+型连接区与第二N+型连接区之间形成有浅沟槽隔离。

13.如权利要求12所述的双向晶闸管，其特征在于，所述第一N+型连接区、第二N+型连接区内靠近浅沟槽隔离一侧均形成有LDD轻掺杂区以及位于LDD轻掺杂区外侧的HALO注入区。

14.如权利要求13所述的双向晶闸管，其特征在于，所述LDD轻掺杂区的掺杂类型为N型轻掺杂。

15.如权利要求14所述的双向晶闸管，其特征在于，所述HALO注入区的掺杂类型为P型轻掺杂。

Images