[go: up one dir, main page]

CN102184864A - 薄膜晶体管及其制造方法 - Google Patents

薄膜晶体管及其制造方法 Download PDF

Info

Publication number
CN102184864A
CN102184864A CN2011100952311A CN201110095231A CN102184864A CN 102184864 A CN102184864 A CN 102184864A CN 2011100952311 A CN2011100952311 A CN 2011100952311A CN 201110095231 A CN201110095231 A CN 201110095231A CN 102184864 A CN102184864 A CN 102184864A
Authority
CN
China
Prior art keywords
transparent
oxide
film transistor
drain
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011100952311A
Other languages
English (en)
Inventor
张锡明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Huaying Display Technology Co Ltd
CPTF Optronics Co Ltd
Chunghwa Picture Tubes Ltd
Original Assignee
Fujian Huaying Display Technology Co Ltd
Chunghwa Picture Tubes Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Huaying Display Technology Co Ltd, Chunghwa Picture Tubes Ltd filed Critical Fujian Huaying Display Technology Co Ltd
Priority to CN2011100952311A priority Critical patent/CN102184864A/zh
Publication of CN102184864A publication Critical patent/CN102184864A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Abstract

本发明涉及一种薄膜晶体管及其制造方法。于基板上形成彼此电性绝缘的透明源极与透明汲极。于基板上形成图案化透明氧化物半导体层而完全包覆透明源极与透明汲极。于基板上形成闸绝缘层,闸绝缘层至少覆盖于透明源极与透明汲极之间的部分图案化透明氧化物半导体层。于透明源极、透明汲极上方的闸绝缘层上形成透明闸极。本发明不仅能提高薄膜晶体管的制作良率,而且能降低制作成本。

Description

薄膜晶体管及其制造方法
技术领域
本发明是有关于一种薄膜晶体管及其制造方法,且特别是有关于一种采用氧化物半导体层的透明的薄膜晶体管及其制造方法。
背景技术
近来环保意识抬头,具有低消耗功率、空间利用效率佳、无辐射、高画质等优越特性的液晶显示面板(Liquid crystal display panel, LCD panel)已成为市场主流。
以往,液晶显示面板大多采用非晶硅(a-Si)薄膜晶体管、或低温多晶硅(Low-temperature polysilicon, LTPS)薄膜晶体管作为各个画素结构的开关组件。然而,近年来,已有研究指出:相较于非晶硅薄膜晶体管,氧化物半导体(oxide semiconductor)薄膜晶体管具有较高的载子移动率(mobility);并且,相较于低温多晶硅薄膜晶体管,氧化物半导体薄膜晶体管具有较佳的临界电压(threshold voltage,Vth)均匀性。因此,氧化物半导体薄膜晶体管有潜力成为下一代平面显示器的关键组件。
在各种氧化物半导体薄膜晶体管的应用中,有一种应用是:利用氧化物半导体薄膜晶体管来制作透明的薄膜晶体管数组基板(TFT array substrate)。基于提升透明性的考虑,设计者采用了将薄膜晶体管数组基板中不透光的组件(如采用金属的源极、汲极、闸极、扫描线与数据线等)的材料更换为透光的材料(如铟锡氧化物, ITO)。然而,由于铟锡氧化物的材料特性与氧化物半导体薄膜晶体管中的氧化物半导体层(如氧化铟镓锌(IGZO))的材料特性十分相似,即两者的蚀刻选择比(etch selection ratio)相当接近,将产生以下的问题。
更详细而言,于底部闸极(bottom gate)型氧化物半导体薄膜晶体管的制程中,在蚀刻上层的源极、汲极(采用ITO)时,容易发生位在源极、汲极下方的氧化物半导体层(采用IGZO)也被蚀刻,导致氧化物半导体层损坏的情形。
另外,于顶部闸极(top gate)型氧化物半导体薄膜晶体管的制程中,在蚀刻上层的氧化物半导体层(采用IGZO)时,则容易发生位在氧化物半导体层下方的源极、汲极(采用ITO)也被蚀刻,导致源极、汲极被损坏的情形。
发明内容
有鉴于此,本发明提供一种薄膜晶体管的制造方法,可提高薄膜晶体管的制作良率,并能降低制作成本。
本发明提供一种薄膜晶体管,具有高制程良率、且制作成本低。
本发明提供一种薄膜晶体管的制造方法。于基板上形成彼此电性绝缘的透明源极与透明汲极。于基板上形成图案化透明氧化物半导体层而完全包覆透明源极与透明汲极。于基板上形成闸绝缘层,闸绝缘层至少覆盖于透明源极与透明汲极之间的部分图案化透明氧化物半导体层。于透明源极、透明汲极上方的闸绝缘层上形成透明闸极。
本发明提供另一种薄膜晶体管的制造方法。于基板上形成图案化透明氧化物半导体层。于部分图案化透明氧化物半导体层上形成图案化蚀刻阻挡层。于图案化蚀刻阻挡层的两侧分别形成彼此电性绝缘的透明源极与透明汲极,透明源极、透明汲极与图案化蚀刻阻挡层共同完全包覆图案化透明氧化物半导体层。于基板上形成闸绝缘层,闸绝缘层覆盖透明源极与透明汲极。于透明源极、透明汲极上方的闸绝缘层上形成透明闸极。
本发明提供一种薄膜晶体管,包括:彼此电性绝缘的透明源极与透明汲极、图案化透明氧化物半导体层、闸绝缘层以及透明闸极。图案化透明氧化物半导体层完全包覆透明源极与透明汲极。闸绝缘层至少覆盖于透明源极与透明汲极之间的部分图案化透明氧化物半导体层。透明闸极位于透明源极、透明汲极上方的闸绝缘层上。
本发明提供另一种薄膜晶体管,包括:图案化透明氧化物半导体层、图案化蚀刻阻挡层、透明源极、透明汲极、闸绝缘层以及透明闸极。图案化蚀刻阻挡层位于部分图案化透明氧化物半导体层上。透明源极与透明汲极彼此电性绝缘、且位于图案化蚀刻阻挡层的两侧,其中,透明源极、透明汲极与图案化蚀刻阻挡层共同完全包覆图案化透明氧化物半导体层。闸绝缘层覆盖透明源极与透明汲极。透明闸极位于透明源极、透明汲极上方的闸绝缘层上。
在本发明的一实施例中,前述的透明源极、透明汲极的材质是选自于:铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、铟锗锌氧化物及其组合。
在本发明的一实施例中,前述的图案化透明氧化物半导体层的材质是选自于:氧化铟镓锌(IGZO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化锡(ZnO)、 氧化镉、 氧化锗(2CdO·GeO2)、氧化镍钴(NiCo2O4)及其组合。
在本发明的一实施例中,前述的于基板上形成透明源极与透明汲极的同时,更包括:于基板上形成画素电极与透明资料线,画素电极与透明汲极电性连接,透明数据线与透明源极电性连接。
在本发明的一实施例中,前述的于基板上形成图案化透明氧化物半导体层而完全包覆透明源极与透明汲极的同时,图案化透明氧化物半导体层还包覆画素电极与透明资料线。
在本发明的一实施例中,前述的画素电极与透明资料线的材质是选自于:铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、铟锗锌氧化物及其组合。
在本发明的一实施例中,前述的透明源极、透明汲极上方的闸绝缘层上形成透明闸极的同时,更包括:于基板上形成透明扫描线,且透明扫描线与透明闸极电性连接。
在本发明的一实施例中,前述的透明闸极与透明扫描线的材质是选自于:铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、铟锗锌氧化物及其组合。
在本发明的一实施例中,前述的于透明源极、透明汲极上方的闸绝缘层上形成透明闸极之后,更包括:于基板上形成图案化保护层,图案化保护层具有多个接触窗开口,曝露出薄膜晶体管的透明资料线的端部与透明扫描线的端部,以使透明扫描线与透明数据线经由接触窗开口分别电性连接到外部驱动讯号提供源。
在本发明的一实施例中,前述的薄膜晶体管可进一步包括图案化保护层。图案化保护层覆盖整个薄膜晶体管,图案化保护层具有多个接触窗开口,曝露出薄膜晶体管的透明扫描线的端部与透明资料线的端部,以使透明扫描线与透明数据线经由接触窗开口分别电性连接到外部驱动讯号提供源。
基于上述,在本发明的薄膜晶体管及其制造方法中,藉由图案化透明氧化物半导体层完全包覆透明源极与透明汲极,于蚀刻出图案化透明氧化物半导体层的过程中,位于图案化透明氧化物半导体层下方的材质相近的透明源极与透明汲极便不会受到蚀刻而导致损伤。如此一来,本发明的薄膜晶体管可具有高良率及低制作成本。
类似地,在本发明的另一薄膜晶体管及其制造方法中,藉由透明源极、透明汲极与图案化蚀刻阻挡层共同完全包覆图案化透明氧化物半导体层,于蚀刻出透明源极、透明汲极的过程中,位于透明源极、透明汲极的下方的材质相近的图案化透明氧化物半导体层便不会受到蚀刻而导致损伤。如此一来,本发明的薄膜晶体管可具有高良率及低制作成本。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合所附图式作详细说明如下。
附图说明
图1A 至图1E为本发明第一实施例的薄膜晶体管制造流程的上视示意图。
图2A 至图2E是依次对应于图1A至图1E的线A-A’所绘示的薄膜晶体管制造流程的剖面示意图。
图3A至图3F为本发明第二实施例的薄膜晶体管制造流程的上视示意图。
图4A 至图4F是依次对应于图3A至图3F的线A-A’所绘示的薄膜晶体管制造流程的剖面示意图。
【主要组件符号说明】
100、200:薄膜晶体管
102、202:基板
104、204:图案化透明氧化物半导体层
106、208:闸绝缘层
108:图案化保护层
206:图案化蚀刻阻挡层
D:透明汲极
DL:透明资料线
DLT:透明资料线的端部
G:透明闸极
H:接触窗开口
PE:画素电极
PS:外部驱动讯号提供源
S:透明源极
SL:透明扫描线
SLT:透明扫描线的端部。
具体实施方式
第一实施例]
[薄膜晶体管的制造方法]
图1A至图1E为本发明第一实施例的薄膜晶体管制造流程的上视示意图。图2A至图2E为根据图1A至图1E的线A-A’所绘示的薄膜晶体管制造流程的剖面示意图。
请参照图1A及图2A,首先,于基板102上形成彼此电性绝缘的透明源极S与透明汲极D。形成透明源极S与透明汲极D时,可同时于基板102上形成画素电极PE与透明资料线DL,其中画素电极PE与透明汲极D电性连接,透明数据线DL与透明源极S电性连接。
基板102的材质例如为玻璃、石英、有机聚合物、或是其它合适的透光材料。透明源极S、透明汲极D、画素电极PE与透明资料线DL的材质可选自于:铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、铟锗锌氧化物及其组合,但本发明不以上述为限。
透明源极S、透明汲极D、画素电极PE与透明数据线DL的制作方式可采用一般的溅镀成膜、配合微影蚀刻制程(亦即光阻涂布、微影、蚀刻、剥膜等步骤),而形成透明源极S、透明汲极D、画素电极PE与透明数据线DL的图案,在此不予详述。
请参照图1B及图2B,接着,于基板102上形成图案化透明氧化物半导体层104而完全包覆透明源极S与透明汲极D。图案化透明氧化物半导体层104还完全包覆画素电极PE与透明资料线DL。图案化透明氧化物半导体层104的材质是选自于:氧化铟镓锌(IGZO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化锡(ZnO)、氧化镉、氧化锗(2CdO·GeO2)、氧化镍钴(NiCo2O4)及其组合。
值得一提的是,图案化透明氧化物半导体层104是完全包覆透明源极S与透明汲极D、画素电极PE与透明资料线DL。如此一来,于蚀刻出图案化透明氧化物半导体层104的过程中,位于图案化透明氧化物半导体层104下方的材质相近的透明源极S、透明汲极D、画素电极PE与透明数据线DL便不会受到蚀刻而导致损伤,进而使得薄膜晶体管的制作良率提升、制作成本降低。
形成图案化透明氧化物半导体层104的制作方式可采用一般的溅镀成膜、配合微影蚀刻制程(亦即光阻涂布、微影、蚀刻、剥膜等步骤),而形成图案化透明氧化物半导体层104的图案,在此不予详述。
请参照图1C及图2C,接着,于基板102上形成闸绝缘层106。闸绝缘层106至少覆盖于透明源极S与透明汲极D之间的部分图案化透明氧化物半导体层104。举例而言,闸绝缘层106可全面性地形成于基板102上,而覆盖透明源极S与透明汲极D、画素电极PE、透明数据线DL与图案化透明氧化物半导体层104。
闸绝缘层106的材质例如为无机介电材料(如氧化硅、氮化硅、氮氧化硅或上述至少二种材料的堆栈层)、有机介电材料或有机与无机介电材料的组合,但不限于此。
请参照图1D及图2D,接着,于透明源极S、透明汲极D上方的闸绝缘层106上形成透明闸极G。于形成透明闸极G时,更可同时于基板102上形成透明扫描线SL,且透明扫描线SL与透明闸极G电性连接。透明闸极G与透明扫描线SL的材质是选自于:铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、铟锗锌氧化物及其组合,但不限于此。
透明闸极G与透明扫描线SL的制作方式可采用一般的溅镀成膜、配合微影蚀刻制程(亦即光阻涂布、微影、蚀刻、剥膜等步骤),而形成闸极G与扫描线SL的图案,在此不予详述。至此,透明闸极G、透明源极S与透明汲极D可构成薄膜晶体管100,且此薄膜晶体管100以图案化透明氧化物半导体层104作为通道层。当来自透明扫描线SL的扫描电压开启此薄膜晶体管100的图案化透明氧化物半导体层104(通道层)时,来自透明数据线DL的影像数据电压可依序经过透明源极S、图案化透明氧化物半导体层104、透明汲极D而传送到画素电极PE。
请参照图1E及图2E,接着,还可于基板102上形成图案化保护层108。图案化保护层108具有多个接触窗开口H,接触窗开口H曝露出薄膜晶体管100的透明资料线DL的端部DLT与透明扫描线SL的端部SLT,以使透明扫描线SL与透明数据线DL经由接触窗开口H分别电性连接到外部驱动讯号提供源PS。
图案化保护层108的材料可为无机材料(例如:氮化硅、氧化硅、氮氧化硅、或上述至少二种材料的堆栈层)、有机材料或上述的组合。外部驱动讯号提供源PS例如为驱动芯片。至此,薄膜晶体管100与画素电极PE可构成用以显示影像数据的画素结构,且图案化保护层108可保护此画素结构。
[薄膜晶体管]
图1D为本发明第一实施例的薄膜晶体管的上视示意图剖面示意图。图2D为根据图1D的线A-A’所绘示的薄膜晶体管的剖面示意图。请参照图1D及图2D,薄膜晶体管100包括:彼此电性绝缘的透明源极S与透明汲极D、图案化透明氧化物半导体层104、闸绝缘层106、以及透明闸极G。
图案化透明氧化物半导体层104完全包覆透明源极S与透明汲极D。闸绝缘层106至少覆盖于透明源极S与透明汲极D之间的部分图案化透明氧化物半导体层104。一透明闸极G位于透明源极S、透明汲极D上方的闸绝缘层106上。
此外,如图1E与图2E所示,薄膜晶体管100可进一步包括:图案化保护层108。图案化保护层108覆盖整个薄膜晶体管100。图案化保护层110具有多个接触窗开口H。接触窗开口H曝露出薄膜晶体管100的透明扫描线SL的端部SLT与透明资料线DL的端部DLT,以使透明扫描线SL与透明数据线DL经由接触窗开口H分别电性连接到外部驱动讯号提供源PS。薄膜晶体管100与画素电极PE可构成用以显示影像数据的画素结构。上述的薄膜晶体管100具有简单的结构与低制作成本。
[第二实施例]
[薄膜晶体管的制造方法]
图3A至图3F为本发明第二实施例的薄膜晶体管制造流程的上视示意图。图4A至图4F为根据图3A至图3F的线A-A’所绘示的薄膜晶体管制造流程的剖面示意图。
请参照图3A及图4A,首先,于基板202上形成图案化透明氧化物半导体层204。基板202的材质例如为玻璃、石英、有机聚合物或是其它合适的透光材料。图案化透明氧化物半导体层204的材质是选自于:氧化铟镓锌(IGZO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化锡(ZnO)、氧化镉、氧化锗(2CdO·GeO2)、氧化镍钴(NiCo2O4)及其组合。
形成图案化透明氧化物半导体层204的制作方式可采用一般的溅镀成膜、配合微影蚀刻制程(亦即光阻涂布、微影、蚀刻、剥膜等步骤),而形成图案化透明氧化物半导体层204的图案,在此不予详述。
请参照图3B及图4B,接着,于部分图案化透明氧化物半导体层204上形成图案化蚀刻阻挡层206。图案化蚀刻阻挡层206覆盖部分区域的图案化氧化物半导体层204,用以保护图案化蚀刻阻挡层206下方的图案化氧化物半导体层204在经过后续制程后仍可维持半导体特性(可作为后续源极S与汲极D之间的信道层),因此图案化蚀刻阻挡层206又可称为通道保护层。图案化蚀刻阻挡层206的材质可以是二氧化硅或其它适合的材质。
形成图案化蚀刻阻挡层206的制作方式可采用一般的溅镀成膜、配合微影蚀刻制程(亦即光阻涂布、微影、蚀刻、剥膜等步骤),而形成图案化蚀刻阻挡层206的图案,在此不予详述。
请参照图3C及图4C,接着,于图案化蚀刻阻挡层206的两侧分别形成彼此电性绝缘的透明源极S与透明汲极D,透明源极S、透明汲极D与图案化蚀刻阻挡层206共同完全包覆图案化透明氧化物半导体层204。形成透明源极S与透明汲极D时,还可同时于基板202上形成画素电极PE与透明资料线DL,其中画素电极PE与透明汲极D电性连接,透明数据线DL与透明源极S电性连接。
透明源极S、透明汲极D、画素电极PE与透明资料线DL的材质可选自于:铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、铟锗锌氧化物及其组合,但本发明不以上述为限。
透明源极S、透明汲极D、画素电极PE与透明数据线DL的制作方式可采用一般的溅镀成膜、配合微影蚀刻制程(亦即光阻涂布、微影、蚀刻、剥膜等步骤),而形成透明源极S、透明汲极D、画素电极PE与透明数据线DL的图案,在此不予详述。
值得一提的是,透明源极S、透明汲极D与图案化蚀刻阻挡层206是共同完全包覆图案化透明氧化物半导体层204。如此一来,于蚀刻出透明源极S、透明汲极D的过程中,位于透明源极S、透明汲极D下方的材质相近的图案化透明氧化物半导体层204便不会受到蚀刻而导致损伤,可使得薄膜晶体管的制作良率提升、制作成本降低。
请参照图3D及图4D,接着,于基板202上形成闸绝缘层208。闸绝缘层208覆盖透明源极S与透明汲极D。更进一步说,闸绝缘层208可全面性地形成于基板202上,而覆盖透明源极S、透明汲极D、图案化透明氧化物半导体层204、图案化蚀刻阻挡层206、画素电极PE与透明资料线DL。
闸绝缘层208的材质例如为无机介电材料(如氧化硅、氮化硅、氮氧化硅或上述至少二种材料的堆栈层)、有机介电材料或有机与无机介电材料的组合,但不限于此。
请参照图3E及图4E,接着,于透明源极S、透明汲极D上方的闸绝缘层208上形成透明闸极G。于形成透明闸极G时,更可同时于基板202上形成透明扫描线SL,且透明扫描线SL与透明闸极G电性连接。
透明闸极G与透明扫描线SL的材质是选自于:铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、铟锗锌氧化物及其组合,但不限于此。
透明闸极G与扫描线SL的制作方式可采用一般的溅镀成膜、配合微影蚀刻制程(亦即光阻涂布、微影、蚀刻、剥膜等步骤),而形成透明闸极G与扫描线SL的图案,在此不予详述。至此,透明闸极G、透明源极S与透明汲极D可构成薄膜晶体管200,且此薄膜晶体管200以图案化透明氧化物半导体层204作为通道层。当来自透明扫描线SL的扫描电压开启此薄膜晶体管200的图案化透明氧化物半导体层204(通道层)时,来自透明数据线DL的影像数据电压可依序经过透明源极S、图案化透明氧化物半导体层204、透明汲极D而传送到画素电极PE。
请再参照图3F及图4F,接着,还可于基板202上形成图案化保护层210。图案化保护层210具有多个接触窗开口H,接触窗开口H曝露出薄膜晶体管200的透明资料线DL的端部DLT与透明扫描线SL的端部SLT,以使透明扫描线SL与透明数据线DL经由接触窗开口H分别电性连接到外部驱动讯号提供源PS。
图案化保护层210的材料可为无机材料(例如:氮化硅、氧化硅、氮氧化硅、或上述至少二种材料的堆栈层)、有机材料或上述的组合。外部驱动讯号提供源PS例如为驱动芯片。至此,薄膜晶体管200与画素电极PE可构成用以显示影像数据的画素结构,且图案化保护层210可保护此画素结构。
[薄膜晶体管]
图3E为本发明第二实施例的薄膜晶体管的上视示意图。图4E为根据图3E的线A-A’所绘示的薄膜晶体管的剖面示意图。请参照图3E及图4E,薄膜晶体管200包括:图案化透明氧化物半导体层204、图案化蚀刻阻挡层206、透明源极S、透明汲极D、闸绝缘层208以及透明闸极G。
图案化蚀刻阻挡层206位于部分图案化透明氧化物半导体层204上。透明源极S与透明汲极D彼此电性绝缘、且位于图案化蚀刻阻挡层206的两侧,其中,透明源极S、透明汲极D与图案化蚀刻阻挡层206共同完全包覆图案化透明氧化物半导体层204。闸绝缘层208覆盖透明源极S与透明汲极D。透明闸极G位于透明源极S、透明汲极D上方的闸绝缘层208上。
此外,如图3F与图4F所示,薄膜晶体管200可进一步包括:图案化保护层210。图案化保护层210覆盖整个薄膜晶体管200。图案化保护层210具有多个接触窗开口H。接触窗开口H曝露出薄膜晶体管200的透明扫描线SL的端部SLT与透明资料线DL的端部DLT,以使透明扫描线SL与透明数据线DL经由接触窗开口H分别电性连接到外部驱动讯号提供源PS。
薄膜晶体管200与画素电极PE可构成用以显示影像数据的画素结构。上述的薄膜晶体管200具有简单的结构与低制作成本。
综上所述,本发明的薄膜晶体管及其制造方法至少具有以下优点:
藉由图案化透明氧化物半导体层完全包覆透明源极与透明汲极,于蚀刻出图案化透明氧化物半导体层的过程中,位于图案化透明氧化物半导体层下方的材质相近的透明源极与透明汲极便不会受到蚀刻而导致损伤。如此一来,薄膜晶体管可具有高良率及低制作成本。
类似地,藉由透明源极、透明汲极与图案化蚀刻阻挡层共同完全包覆图案化透明氧化物半导体层,于蚀刻出透明源极、透明汲极的过程中,位于透明源极、透明汲极下方且的材质相近的图案化透明氧化物半导体层便不会受到蚀刻而导致损伤。如此一来,薄膜晶体管可具有高良率及低制作成本。
虽然本发明已以实施例揭露如上,然其并非用以限定本发明,任何所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,故本发明的保护范围当视后附的申请专利范围所界定者为准。

Claims (19)

1.一种薄膜晶体管的制造方法,其特征在于,包括:
于一基板上形成彼此电性绝缘的一透明源极与一透明汲极;
于该基板上形成一图案化透明氧化物半导体层而完全包覆该透明源极与该透明汲极;
于该基板上形成一闸绝缘层,至少覆盖于该透明源极与该透明汲极之间的部分该图案化透明氧化物半导体层;以及
于该透明源极、该透明汲极上方的该闸绝缘层上形成一透明闸极。
2.根据权利要求1所述的薄膜晶体管的制造方法,其特征在于:所述透明源极、该透明汲极、该透明闸极的材质是选自于:铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、铟锗锌氧化物及其组合,该图案化透明氧化物半导体层的材质是选自于:氧化铟镓锌、氧化铟锌、氧化铟镓、氧化锡、 氧化镉、 氧化锗、氧化镍钴及其组合。
3.根据权利要求1所述的薄膜晶体管的制造方法,其特征在于:于该基板上形成该透明源极与该透明汲极的同时,更包括:于该基板上形成一画素电极与一透明资料线,该画素电极与该透明汲极电性连接,该透明数据线与该透明源极电性连接。
4.根据权利要求3所述的薄膜晶体管的制造方法,其特征在于:于该基板上形成该图案化透明氧化物半导体层而完全包覆该透明源极与该透明汲极的同时,该图案化透明氧化物半导体层还包覆该画素电极与该透明资料线。
5.根据权利要求3所述的薄膜晶体管的制造方法,其特征在于:该画素电极与该透明资料线的材质是选自于:铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、铟锗锌氧化物及其组合。
6.根据权利要求1所述的薄膜晶体管的制造方法,其特征在于:于该透明源极、该透明汲极上方的该闸绝缘层上形成该透明闸极的同时,其特征在于:更包括:于该基板上形成一透明扫描线,且该透明扫描线与该透明闸极电性连接。
7.根据权利要求6所述的薄膜晶体管的制造方法,其特征在于:该透明扫描线的材质是选自于:铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、铟锗锌氧化物及其组合。
8.根据权利要求1所述的薄膜晶体管的制造方法,其特征在于:于该透明源极、该透明汲极上方的该闸绝缘层上形成该透明闸极之后,更包括:
于该基板上形成一图案化保护层,具有多个接触窗开口,曝露出该薄膜晶体管的一透明资料线的端部与一透明扫描线的端部,以使该透明扫描线与该透明数据线经由该些接触窗开口分别电性连接到一外部驱动讯号提供源。
9.一种薄膜晶体管的制造方法,其特征在于,包括:
于一基板上形成一图案化透明氧化物半导体层;
于部分该图案化透明氧化物半导体层上形成一图案化蚀刻阻挡层;
于该图案化蚀刻阻挡层的两侧分别形成彼此电性绝缘的一透明源极与一透明汲极,该透明源极、该透明汲极与该图案化蚀刻阻挡层共同完全包覆该图案化透明氧化物半导体层;
于该基板上形成一闸绝缘层,覆盖该透明源极与该透明汲极;以及
于该透明源极、该透明汲极上方的该闸绝缘层上形成一透明闸极。
10.根据权利要求9所述的薄膜晶体管的制造方法,其特征在于:该透明源极、该透明汲极与该透明闸极的材质是选自于:铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、铟锗锌氧化物及其组合,该图案化透明氧化物半导体层的材质是选自于:氧化铟镓锌、氧化铟锌、氧化铟镓、氧化锡、 氧化镉、 氧化锗、氧化镍钴及其组合。
11.根据权利要求9所述的薄膜晶体管的制造方法,其特征在于:于该图案化蚀刻阻挡层的两侧分别形成彼此电性绝缘的该透明源极与该透明汲极的同时,更包括:于该基板上形成一画素电极与一透明资料线,该画素电极与该透明汲极电性连接,该透明数据线与该透明源极电性连接。
12.根据权利要求11所述的薄膜晶体管的制造方法,其特征在于:该画素电极与该透明资料线的材质是选自于:铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、铟锗锌氧化物及其组合。
13.根据权利要求9所述的薄膜晶体管的制造方法,其特征在于:于该透明源极、该透明汲极上方的该闸绝缘层上形成该透明闸极的同时,更包括:于该基板上形成一透明扫描线,且该透明扫描线与该透明闸极电性连接。
14.根据权利要求13所述的薄膜晶体管的制造方法,其特征在于:该透明扫描线的材质是选自于:铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、铟锗锌氧化物及其组合。
15.根据权利要求9所述的薄膜晶体管的制造方法,其特征在于:于该透明源极、该透明汲极上方的该闸绝缘层上形成该透明闸极之后,更包括:
于该基板上形成一图案化保护层,具有多个接触窗开口,曝露出该薄膜晶体管的一透明扫描线的端部与一透明资料线的端部,以使该透明扫描线与该透明数据线经由该些接触窗开口分别电性连接到一外部驱动讯号提供源。
16.一种薄膜晶体管,其特征在于,包括:
彼此电性绝缘的一透明源极与一透明汲极;
一图案化透明氧化物半导体层,完全包覆该透明源极与该透明汲极;
一闸绝缘层,至少覆盖于该透明源极与该透明汲极之间的部分该图案化透明氧化物半导体层;以及
一透明闸极,位于透明源极、该透明汲极上方的该闸绝缘层上。
17.根据权利要求16所述的薄膜晶体管,其特征在于,更包括:
一图案化保护层,覆盖整个该薄膜晶体管,该图案化保护层具有多个接触窗开口,曝露出该薄膜晶体管的一透明扫描线的端部与一透明资料线的端部,以使该透明扫描线与该透明数据线经由该些接触窗开口分别电性连接到一外部驱动讯号提供源。
18.一种薄膜晶体管,其特征在于,包括:
一图案化透明氧化物半导体层;
一图案化蚀刻阻挡层,位于部分该图案化透明氧化物半导体层上;
一透明源极与一透明汲极,彼此电性绝缘、且位于该图案化蚀刻阻挡层的两侧,其中,该透明源极、该透明汲极与该图案化蚀刻阻挡层共同完全包覆该图案化透明氧化物半导体层;
一闸绝缘层,覆盖该透明源极与该透明汲极;以及
一透明闸极,位于该透明源极、该透明汲极上方的该闸绝缘层上。
19.根据权利要求18所述的薄膜晶体管,其特征在于,更包括:
一图案化保护层,覆盖整个该薄膜晶体管,该图案化保护层具有多个接触窗开口,曝露出该薄膜晶体管的一透明扫描线的端部与一透明资料线的端部,以使该透明扫描线与该透明数据线经由该些接触窗开口分别电性连接到一外部驱动讯号提供源。
CN2011100952311A 2011-04-15 2011-04-15 薄膜晶体管及其制造方法 Pending CN102184864A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011100952311A CN102184864A (zh) 2011-04-15 2011-04-15 薄膜晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011100952311A CN102184864A (zh) 2011-04-15 2011-04-15 薄膜晶体管及其制造方法

Publications (1)

Publication Number Publication Date
CN102184864A true CN102184864A (zh) 2011-09-14

Family

ID=44571018

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011100952311A Pending CN102184864A (zh) 2011-04-15 2011-04-15 薄膜晶体管及其制造方法

Country Status (1)

Country Link
CN (1) CN102184864A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104992981A (zh) * 2015-05-26 2015-10-21 中国科学院宁波材料技术与工程研究所 氧化物薄膜晶体管及其制备方法和反相器及其制备方法
GB2557192A (en) * 2016-11-29 2018-06-20 Flexenable Ltd Semiconductor patterning

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086808A (ja) * 2001-09-10 2003-03-20 Masashi Kawasaki 薄膜トランジスタおよびマトリクス表示装置
CN101309864A (zh) * 2005-11-18 2008-11-19 出光兴产株式会社 半导体薄膜及其制造方法以及薄膜晶体管
TW200952178A (en) * 2008-06-10 2009-12-16 Taiwan Tft Lcd Ass Method for fabricating thin film transistor
CN101809748A (zh) * 2007-09-26 2010-08-18 佳能株式会社 制造氧化物半导体场效应晶体管的方法
JP2010258018A (ja) * 2009-04-21 2010-11-11 Konica Minolta Holdings Inc 半導体薄膜およびこれを用いた薄膜トランジスタ
JP2011077106A (ja) * 2009-09-29 2011-04-14 Dainippon Printing Co Ltd 薄膜集積回路装置及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086808A (ja) * 2001-09-10 2003-03-20 Masashi Kawasaki 薄膜トランジスタおよびマトリクス表示装置
CN101309864A (zh) * 2005-11-18 2008-11-19 出光兴产株式会社 半导体薄膜及其制造方法以及薄膜晶体管
CN101809748A (zh) * 2007-09-26 2010-08-18 佳能株式会社 制造氧化物半导体场效应晶体管的方法
TW200952178A (en) * 2008-06-10 2009-12-16 Taiwan Tft Lcd Ass Method for fabricating thin film transistor
JP2010258018A (ja) * 2009-04-21 2010-11-11 Konica Minolta Holdings Inc 半導体薄膜およびこれを用いた薄膜トランジスタ
JP2011077106A (ja) * 2009-09-29 2011-04-14 Dainippon Printing Co Ltd 薄膜集積回路装置及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104992981A (zh) * 2015-05-26 2015-10-21 中国科学院宁波材料技术与工程研究所 氧化物薄膜晶体管及其制备方法和反相器及其制备方法
CN104992981B (zh) * 2015-05-26 2018-03-06 中国科学院宁波材料技术与工程研究所 氧化物薄膜晶体管及其制备方法和反相器及其制备方法
GB2557192A (en) * 2016-11-29 2018-06-20 Flexenable Ltd Semiconductor patterning
GB2557192B (en) * 2016-11-29 2021-03-10 Flexenable Ltd Semiconductor patterning

Similar Documents

Publication Publication Date Title
US11592699B2 (en) Backplane substrate including in-cell type touch panel, liquid crystal display device using the same, and method of manufacturing the same
US9577011B2 (en) Complementary metal oxide semiconductor transistor and fabricating method thereof
US10013124B2 (en) Array substrate, touch screen, touch display device, and fabrication method thereof
US20210296371A1 (en) Logic circuit and semiconductor device
CN102280491B (zh) 混合式薄膜晶体管及其制造方法以及显示面板
CN106684155B (zh) 双栅薄膜晶体管及其制备方法、阵列基板及显示装置
US10964790B1 (en) TFT substrate and manufacturing method thereof
KR102089244B1 (ko) 더블 게이트형 박막 트랜지스터 및 이를 포함하는 유기 발광 다이오드 표시장치
KR102246529B1 (ko) 반도체 장치
TWI559408B (zh) 顯示裝置和其製造方法
US20190204668A1 (en) Array substrate, manufacturing method, display panel and display device
CN103022149B (zh) 薄膜晶体管、阵列基板及制造方法和显示器件
CN105470196B (zh) 薄膜晶体管、阵列基板及其制造方法、和显示装置
TW201021208A (en) Semiconductor device and manufacturing method thereof
EP3168865A1 (en) Array substrate manufacturing method
JP2021184098A (ja) 半導体装置の作製方法
CN105070726B (zh) 薄膜晶体管以及像素结构
KR20240038663A (ko) 표시 기판 및 이의 제조 방법
US20190267476A1 (en) Back-channel-etched tft substrate and manufacturing method thereof
US9165954B2 (en) Array substrate and method for manufacturing the same, and display device
CN102184864A (zh) 薄膜晶体管及其制造方法
CN102569413A (zh) 薄膜晶体管及其制造方法
CN102184865B (zh) 薄膜晶体管及其制造方法
CN103474468A (zh) 氧化物半导体薄膜晶体管
EP3196938B1 (en) Unit pixel, array substrate, display device and manufacturing method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20110914