[go: up one dir, main page]

CN102176098A - 像素结构及其制作方法 - Google Patents

像素结构及其制作方法 Download PDF

Info

Publication number
CN102176098A
CN102176098A CN201110052295.3A CN201110052295A CN102176098A CN 102176098 A CN102176098 A CN 102176098A CN 201110052295 A CN201110052295 A CN 201110052295A CN 102176098 A CN102176098 A CN 102176098A
Authority
CN
China
Prior art keywords
layer
electrode
pixel structure
oxide
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201110052295.3A
Other languages
English (en)
Other versions
CN102176098B (zh
Inventor
林武雄
陈勃学
陈信学
沈光仁
叶家宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AUO Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN102176098A publication Critical patent/CN102176098A/zh
Application granted granted Critical
Publication of CN102176098B publication Critical patent/CN102176098B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00—Function characteristic
    • G02F2203/01—Function characteristic transmissive
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开了一种像素结构及其制造方法，选择在形成主动层时以相同的材质来制作储存电容的电极，其中材质可采用具有良好透光率的氧化半导体，如此除了可通过储存电容来维持像素结构显示画面的稳定性，又能够兼顾良好的开口率，甚至进一步降低能源的耗费。

Description

像素结构及其制作方法
技术领域
本发明涉及一种像素结构及其制造方法，且尤其涉及一种具有储存电容的像素结构及其制造方法。
背景技术
由于显示器的需求与日遽增，加上近年来绿色环保概念的兴起，具有高画质、空间利用效率佳、低消耗功率、无辐射等优越特性的薄膜晶体管液晶显示器(thin film transistor liquid crystal display，TFT-LCD)已逐渐成为显示器市场的主流。为了满足使用者的需求，薄膜晶体管液晶显示器的性能不断朝向高对比(high contrast ratio)、无灰阶反转(no gray scale inversion)、色偏小(little color shift)、高亮度(high luminance)、高色彩丰富度、高色饱和度、快速反应、显示画面稳定与广视角等特性发展。
一般而言，薄膜晶体管液晶显示器主要由分别配置有像素阵列与彩色滤光阵列的两基板以及配置于此两基板间的液晶层所组成。图1为现有的薄膜晶体管液晶显示器的像素结构的剖面图。像素结构100包括薄膜晶体管110、像素电极120以及储存电容下电极130。像素电极120电性连接薄膜晶体管110。储存电容下电极130与像素电极120构成储存电容，以维持像素结构100显示影像的稳定。
然而，现有此种储存电容下电极130与薄膜晶体管110的栅极112是以相同的金属层制作，而降低影响像素结构100的开口率(aperture ratio)。若像素结构100应用于穿透式液晶显示器时，则必须提高背光源的发光效能以维持适当的显示亮度，如此将造成能源的耗费。
发明内容
本发明提供所要解决的技术问题是提出一种像素结构，其具有储存电容，且可维持良好的开口率。
本发明更提供一种前述像素结构的制作方法。
为具体描述本发明的内容，在此提出一种像素结构，包括一基板、一扫描线、一栅极、一栅绝缘层、一主动层、一阻挡层、一电容电极、一源极电极、一漏极电极、一数据线、一共享线、一保护层以及一像素电极。扫描线配置于基板上。栅极配置于基板上且电性连接扫描线。栅绝缘层配置于基板上且覆盖栅极与扫描线。主动层配置于栅绝缘层上且对应位于栅极上方。主动层包括一源极区、一漏极区以及位于源极区与漏极区之间的一通道区，其中源极区与漏极区的片电阻小于通道区的片电阻。阻挡层配置于主动层的通道区上，且暴露出源极区与漏极区。电容电极配置于栅绝缘层上。源极电极位于栅绝缘层上，且源极电极电性连接主动层的源极区。漏极电极位于栅绝缘层上，且漏极电极电性连接主动层的漏极区。数据线配置于栅绝缘层上且电性连接源极电极。数据线的延伸方向与扫描线的延伸方向相交。共享线配置于栅绝缘层上且连接电容电极。保护层配置于栅绝缘层上。保护层覆盖主动层、阻挡层、电容电极、源极电极、漏极电极、数据线以及共享线，且保护层具有一接触窗暴露出漏极电极。像素电极配置于保护层上。像素电极经由接触窗电性连接至该漏极电极。
在本发明之一实施例中，共享线的延伸方向实质上平行于数据线的延伸方向
在本发明之一实施例中，源极电极与漏极电极覆盖局部的主动层，而共享线覆盖局部的电容电极。
在本发明之一实施例中，主动层覆盖局部的源极电极与局部的漏极电极，而电容电极覆盖局部的共享线。
在此更提出一种像素结构的制作方法，包括下列步骤：提供一基板；形成一第一图案化金属层于基板上，第一图案化金属层包括一扫描线以及一栅极，栅极电性连接扫描线；形成一栅绝缘层于基板上，栅绝缘层覆盖栅极与扫描线；形成一图案化半导体层于栅绝缘层上，图案化半导体层包括一主动层以及一电容电极，其中主动层对应位于栅极上方，且主动层包括一源极区、一漏极区以及位于源极区与漏极区之间的一通道区；形成一阻挡层于主动层的通道区上，且阻挡层暴露出源极区与漏极区；以阻挡层为掩膜对主动层的源极区与漏极区以及电容电极进行一退火(annealing)工艺，使源极区与漏极区的片电阻小于通道区的片电阻；形成一第二图案化金属层于栅绝缘层上，第二图案化金属层包括一数据线、一共享线、一源极电极以及一漏极电极，源极电极电性连接主动层的源极区，漏极电极电性连接主动层的漏极区，数据线电性连接源极电极，且数据线的延伸方向与扫描线的延伸方向相交，共享线电性连接电容电极；形成一保护层于栅绝缘层上，保护层覆盖主动层、阻挡层、电容电极、源极电极、漏极电极、数据线以及共享线；形成一接触窗于保护层中，接触窗暴露出漏极电极；以及，形成一像素电极于保护层上，像素电极经由接触窗电性连接至漏极电极。
在本发明的一实施例中，所述共享线的延伸方向实质上平行于数据线的延伸方向。
在本发明的一实施例中，所述图案化半导体层是在第二图案化金属层形成之前形成。
在本发明的一实施例中，所述图案化半导体层是在第二图案化金属层形成之后形成。
在本发明的一实施例中，所述退火工艺包括一准分子激光退火(excimer laser annealing，ELA)工艺或等离子退火(plasma annealing)工艺。
在本发明的一实施例中，电容电极与主动层由同一透明材料层图案化而成。
在本发明的一实施例中，所述透明材料层例如是氧化半导体层，例如氧化铟镓锌(IGZO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化锌(ZnO)、氧化镉·氧化锗(2CdO·GeO2)或氧化镍钴(NiCo2O4)。在本发明之一实施例中，阻挡层的材质包括氧化硅(SiOx)、氮化硅(SiNx)、氧化钛(TiOx)、三氧化二铟(In2O3)、氧化铟镓(InGaO3)、氧化铟镓锌(InGaZnO)、二氧化锡(SnO2)、氧化锌(ZnO)、氧化铟锌(Zn2In2O5)、银(Ag)、三氧化锌锡(ZnSnO3)、四氧化二锌锡(Zn2SnO4)或非晶硅(a-Si)，或上述组合所组成的群组其中之一。
在本发明的一实施例中，阻挡层对于波长为308纳米(nm)的光线的光穿透率介于2％至10％之间。
在本发明的一实施例中，阻挡层对于波长为308纳米(nm)的光线的光穿透率为4％。
在本发明的一实施例中，源极区与漏极区的片电阻为104欧姆/单位面积(Ω/□或Ω/sq)，而通道区的片电阻为1012(Ω/□)。
基于上述，本发明提出一种有别以往的像素结构，其可选择在形成主动层时以相同的材质来制作储存电容的电极，其中材质可采用具有良好透光率的氧化半导体，如此除了可通过储存电容来维持像素结构显示画面的稳定性，又能够兼顾良好的开口率，甚至进一步降低能源的耗费。
附图说明
图1为现有的薄膜晶体管液晶显示器的像素结构的剖面图。
图2绘示依照本发明的一实施例的一种像素结构。
图3为图2的像素结构的上视图。
图4A～4F依序绘示依照本发明的一实施例的一种像素结构的制作流程。
图5A～5E绘示图4A～4F的制作流程的上视图。
图6绘示依照本发明的一实施例的一种像素结构。
其中，附图标记：
100：像素结构
110：薄膜晶体管
120：像素电极
130：储存电容下电极
210：基板
222：栅极
224：扫描线
230：栅绝缘层
240：主动层
242：源极区
244：漏极区
246：通道区
248：电容电极
250：阻挡层
262：源极电极
264：漏极电极
266：数据线
268：共享线
270：保护层
272：接触窗
280：像素电极
340：主动层
342：源极区
344：漏极区
346：通道区
348：电容电极
350：阻挡层
362：源极电极
364：漏极电极
368：共享线
L：准分子激光
具体实施方式
图2绘示依照本发明的一实施例的一种像素结构。图3为图2的像素结构的上视图。如图2与3所示，栅极222与扫描线224与配置于基板210上，且栅极222电性连接扫描线224。在本实施例中，基板210例如是玻璃、塑料等透光材质。栅绝缘层230配置于基板210上且覆盖栅极222与扫描线224。主动层240配置于栅绝缘层230上且对应位于栅极222上方。主动层240的材质例如是氧化铟镓锌(IGZO或InGaZnO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化锌(ZnO)、氧化镉·氧化锗(2CdO·GeO2)或氧化镍钴(NiCo2O4)等氧化半导体，且主动层240包括具有不同片电阻的源极区242、漏极区244以及通道区246。通道区246位于源极区242与漏极区244之间，且源极区242与漏极区244的片电阻小于通道区246的片电阻。举例而言，源极区242与漏极区244的片电阻可为小于104Ω/□，而通道区246的片电阻为大于1012Ω/□。
请再参考图2与3，阻挡层250配置于主动层240的通道区246上，且暴露出源极区242与漏极区244。在本实施例中，阻挡层的材质例如是氧化硅(SiOx)、氮化硅(SiNx)、氧化钛(TiOx)、三氧化二铟(In2O3)、氧化铟镓(InGaO3)、氧化铟镓锌(InGaZnO)、二氧化锡(SnO2)、氧化锌(ZnO)、氧化铟锌(Zn2In2O5)、银(Ag)、三氧化锌锡(ZnSnO3)、四氧化二锌锡(Zn2SnO4)或非晶硅(a-Si)，或上述组合所组成的群组其中之一。阻挡层250可作为对主动层240进行退火工艺时的掩膜，即，以自我对准(self-alignment)的方式来形成源极区242、漏极区244以及通道区246。本实施例可采用的退火工艺可为准分子激光退火(excimer laser annealing，ELA)工艺或等离子退火(plasma annealing)工艺。阻挡层250可在退火过程中减轻通道层246被激光照射或等离子轰击的程度，使得通道区246的片电阻高于源极区242与漏极区244的片电阻。具体而言，以采用波长为308纳米(nm)的准分子激光来进行退火工艺，则选用的阻挡层250对于波长为308纳米(nm)的光线的光穿透率可介于2％至10％之间，例如4％。
电容电极248配置于栅绝缘层230上，且可选择与主动层240采用同一透明材料层图案化而成。更具体而言，用以形成电容电极248的透明材料图案可与主动层240同时进行退火工艺，而具有与主动层240的源极区242、漏极区244相同的材料特性，例如，具有相同的低片电阻。
此外，源极电极262以及漏极电极264位于栅绝缘层230上，且分别电性连接至主动层240的源极区242与漏极区244。数据线266配置于栅绝缘层230上且电性连接源极电极262。数据线266的延伸方向与扫描线224的延伸方向相交。此外，共享线268配置于栅绝缘层230上且连接电容电极248。在本实施例中，源极电极262、漏极电极264、数据线266以及共享线268是对同一金属层图案化而来。共享线268的延伸方向实质上平行于数据线266的延伸方向。源极电极262与漏极电极264覆盖局部的主动层240，以分别连接主动层240的源极区242与漏极区244。共享线268覆盖局部的电容电极248。
保护层270配置于栅绝缘层230上，以覆盖主动层240、阻挡层250、电容电极248、源极电极262、漏极电极264、数据线266以及共享线268，且保护层270具有接触窗272暴露出漏极电极264的至少一部分。像素电极280配置于保护层270上，且像素电极280经由接触窗272电性连接至漏极电极264。
在本实施例所述的像素结构中，主动层240与电容电极248可采用具有良好透光率的氧化半导体来同时制作。电容电极248可与像素电极280形成储存电容，以维持像素结构显示画面的稳定性。此外，由于电容电极248具有良好透光率，因此有助于提高像素结构的开口率。换言之，显示时不需提高背光源的发光效能，便可维持适当的显示亮度，因而可避免能源的耗费。
下文更举例说明前述像素结构的制作方法。图4A～4F依序绘示该制作流程的剖面结构。图5A～5E为该制作流程的上视图。
首先，如图4A与5A所示，提供基板210，并且形成一第一图案化金属层于基板210上。此处的第一图案化金属层先在基板210上全面沉积形成一金属材料层，再对该金属材料层进行图案化工艺而得。所述第一图案化金属层包括图标的栅极222以及扫描线224，其中栅极222电性连接扫描线224。此外，形成栅绝缘层230于基板210上，使栅绝缘层230覆盖栅极222与扫描线224。
接着，如图4B所示，形成一图案化半导体层于栅绝缘层230上。此处的图案化半导体层系先在栅绝缘层230上全面沉积形成一透明的半导体材料层，再对该半导体材料层进行图案化工艺而得。半导体材料层的材质例如包括氧化铟镓锌(IGZO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化锌(ZnO)、氧化镉·氧化锗(2CdO·GeO2)或氧化镍钴(NiCo2O4)等氧化半导体。在本实施例中，所述图案化半导体层包括主动层240以及电容电极248，其中主动层240对应位于栅极222上方，且主动层240被划分为源极区242、漏极区244以及位于源极区242与漏极区244之间的通道区246。
然后，如图4C与5B所示，形成阻挡层250于主动层240的通道区246上，且阻挡层250暴露出源极区242与漏极区244。并且，以阻挡层250为掩膜对主动层240的源极区242与244漏极区以及电容电极248进行一退火(annealing)工艺。经由退火工艺可以降低源极区242、漏极区244以及电容电极248的片电阻，使源极区242、漏极区244以及电容电极248具有导体的导电特性。在此，退火工艺例如是准分子激光退火工艺，其中通过准分子激光L来照射主动层240以及电容电极248。阻挡层250的材质包括氧化硅(SiOx)、氮化硅(SiNx)、氧化钛(TiOx)、三氧化二铟(In2O3)、氧化铟镓(InGaO3)、氧化铟镓锌(InGaZnO)、二氧化锡(SnO2)、氧化锌(ZnO)、氧化铟锌(Zn2In2O5)、银(Ag)、三氧化锌锡(ZnSnO3)、四氧化二锌锡(Zn2SnO4)或非晶硅(a-Si)，或上述组合所组成的群组其中之一。
另外，准分子激光L的波长例如是308纳米，则可选用对于波长为308纳米的光线的光穿透率介于2％至10％之间的材料作为阻挡层250。例如，阻挡层250对于波长为308纳米(nm)的光线的光穿透率可为4％。换言之，本实施例选用的阻挡层250仍可容许少量的激光光L通过，因此除了未被阻挡层250覆盖的源极区242、漏极区244以及电容电极248会与准分子激光L作用之外，被阻挡层250覆盖的通道区246也会受到少量的准分子激光L的照射，以通过准分子激光L来改善通道区246的材料特性。例如，戴子移动率(carrier mobility)次临界摆辐(ss，sub-threhold swing)。由于照光程度不同，因此源极区242、漏极区244以及电容电极248的片电阻会低于通道区246的片电阻。例如，源极区242、漏极区244以及电容电极248的片电阻为小于104Ω/□，而通道区246的片电阻为大于1012Ω/□。
当然，在可能的情况下，本发明也可以选择其它技术，如氢(H2)等离子退火工艺，来取代准分子激光退火工艺。
接着，如图4D与5C，形成一第二图案化金属层于栅绝缘层230上。此处的第二图案化金属层先在栅绝缘层230上全面沉积形成一金属材料层，再对该金属材料层进行图案化工艺而得。所述第二图案化金属层包括图标的数据线266、共享线268、源极电极262以及漏极电极264。源极电极262电性连接主动层240的源极区242。漏极电极264电性连接主动层240的漏极区244。数据线266电性连接源极电极262，且数据线266的延伸方向与扫描线224的延伸方向相交。此外，共享线268电性连接电容电极248，且共享线268的延伸方向例如实质上平行于数据线266的延伸方向。
然后，如图4E与5D，形成保护层270于栅绝缘层230上，以覆盖主动层240、阻挡层250、电容电极248、源极电极262、漏极电极264、数据线266以及共享线268。并且形成接触窗272于保护层270中，使接触窗272暴露出漏极电极264。
之后，如图4F与5E所示，形成像素电极280于保护层270上，使像素电极280经由接触窗272电性连接至漏极电极264。像素电极280与电容电极248之间可形成储存电容，以维持像素结构显示画面的稳定性。此外，由于电容电极248具有良好透光率，因此有助于提高像素结构的开口率。
前述实施例是先如图4B、4C与5B所示形成图案化半导体层，再如图4D与5C所示形成第二图案化金属层。然而，在其它实施例中，也可以选择先进行图4D与5C的步骤，即先形成第二图案化金属层，再进行图4B、4C与5B所示的步骤，形成图案化半导体层。图6即绘示依此制作流程所形成的像素结构。图6所示的像素结构与图2所绘示的像素结构类似，除了：图6的主动层340(包括源极区342、漏极区344、通道区346)以及阻挡层350会覆盖局部的源极电极362与局部的漏极电极364，而电容电极348覆盖局部的共享线368。图6的其它元件的相关说明可参照图2与3，此处不再赘述。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明权利要求的保护范围。

Claims (20)

1.一种像素结构，其特征在于，包括：
一基板；
一扫描线，配置于该基板上；
一栅极，配置于该基板上且电性连接该扫描线；
一栅绝缘层，配置于该基板上且覆盖该栅极与该扫描线；
一主动层，配置于该栅绝缘层上且对应位于该栅极上方，该主动层包括一源极区、一漏极区以及位于该源极区与该漏极区之间的一通道区，其中该源极区与该漏极区的片电阻小于该通道区的片电阻；一阻挡层，配置于该主动层的该通道区上，且暴露出该源极区与该漏极区；
一电容电极，配置于该栅绝缘层上；
一源极电极，位于该栅绝缘层上，且该源极电极电性连接该主动层的该源极区；
一漏极电极，位于该栅绝缘层上，且该漏极电极电性连接该主动层的该漏极区；
一数据线，配置于该栅绝缘层上且电性连接该源极电极，该数据线的延伸方向与该扫描线的延伸方向相交；
一共享线，配置于该栅绝缘层上且连接该电容电极；
一保护层，配置于该栅绝缘层上，该保护层覆盖该主动层、该阻挡层、该电容电极、该源极电极、该漏极电极、该数据线以及该共享线，且该保护层具有一接触窗暴露出至少部分该漏极电极；以及
一像素电极，配置于该保护层上，该像素电极经由该接触窗电性连接至该漏极电极。
2.根据权利要求1所述的像素结构，其特征在于，该共享线的延伸方向平行于该数据线的延伸方向。
3.根据权利要求1所述的像素结构，其特征在于，该源极电极与该漏极电极覆盖局部的该主动层，该共享线覆盖局部的该电容电极。
4.根据权利要求1所述的像素结构，其特征在于，该主动层覆盖局部的该源极电极与局部的该漏极电极，该电容电极覆盖局部的该共享线。
5.根据权利要求1所述的像素结构，其特征在于，该电容电极与该主动层由同一透明材料层图案化而成。
6.根据权利要求5所述的像素结构，其特征在于，该透明材料层包括一氧化半导体层。
7.根据权利要求6所述的像素结构，其特征在于，该氧化半导体层的材质包括氧化铟镓锌、氧化铟锌、氧化铟镓、氧化锌、氧化镉·氧化锗或氧化镍钴。
8.根据权利要求1所述的像素结构，其特征在于，该阻挡层的材质包括氧化硅、氮化硅、氧化钛、三氧化二铟、氧化铟镓、氧化铟镓锌、二氧化锡、氧化锌、氧化铟锌、银、三氧化锌锡、四氧化二锌锡或非晶硅，或上述组合所组成的群组其中之一。
9.根据权利要求1所述的像素结构，其特征在于，该阻挡层对于波长为308纳米的光线的光穿透率介于2％至10％之间。
10.根据权利要求1所述的像素结构，其特征在于，该源极区与该漏极区的片电阻为小于104Ω/□，该通道区的片电阻为大于1012Ω/□。
11.一种像素结构的制作方法，其特征在于，包括：
提供一基板；
形成一第一图案化金属层于该基板上，该第一图案化金属层包括一扫描线以及一栅极，该栅极电性连接该扫描线；
形成一栅绝缘层于该基板上，该栅绝缘层覆盖该栅极与该扫描线；
形成一图案化半导体层于该栅绝缘层上，该图案化半导体层包括一主动层以及一电容电极，其中该主动层对应位于该栅极上方，且该主动层包括一源极区、一漏极区以及位于该源极区与该漏极区之间的一通道区；
形成一阻挡层于该主动层的该通道区上，且该阻挡层暴露出该源极区与该漏极区；
以该阻挡层为掩膜对该主动层的该源极区与该漏极区以及该电容电极进行一退火工艺；
形成一第二图案化金属层于该栅绝缘层上，该第二图案化金属层包括一数据线、一共享线、一源极电极以及一漏极电极，该源极电极电性连接该主动层的该源极区，该漏极电极电性连接该主动层的该漏极区，该数据线电性连接该源极电极，且该数据线的延伸方向与该扫描线的延伸方向相交，该共享线电性连接该电容电极；
形成一保护层于该栅绝缘层上，该保护层覆盖该主动层、该阻挡层、该电容电极、该源极电极、该漏极电极、该数据线以及该共享线；
形成一接触窗于该保护层中，该接触窗暴露出至少部分该漏极电极；以及
形成一像素电极于该保护层上，该像素电极经由该接触窗电性连接至该漏极电极。
12.根据权利要求11所述的像素结构的制作方法，其特征在于，该共享线的延伸方向平行于该数据线的延伸方向。
13.根据权利要求11所述的像素结构的制作方法，其特征在于，该图案化半导体层是在该第二图案化金属层形成之前形成。
14.根据权利要求11所述的像素结构的制作方法，其特征在于，该图案化半导体层是在该第二图案化金属层形成之后形成。
15.根据权利要求11所述的像素结构的制作方法，其特征在于，该图案化半导体层包括一氧化半导体层。
16.根据权利要求15所述的像素结构的制作方法，其特征在于，该氧化半导体层的材质包括氧化铟镓锌、氧化铟锌、氧化铟镓、氧化锌、氧化镉·氧化锗或氧化镍钴。
17.根据权利要求11所述的像素结构的制作方法，其特征在于，该退火工艺包括一准分子激光退火工艺或等离子退火工艺。
18.根据权利要求11所述的像素结构的制作方法，其特征在于，该阻挡层的材质包括氧化硅、氮化硅、氧化钛、三氧化二铟、氧化铟镓、氧化铟镓锌、二氧化锡、氧化锌、氧化铟锌、银、三氧化锌锡、四氧化二锌锡或非晶硅，或上述组合所组成的群组其中之一。
19.根据权利要求11所述的像素结构的制作方法，其特征在于，该阻挡层对于波长为308纳米的光线的光穿透率介于2％至10％之间。
20.根据权利要求11所述的像素结构的制作方法，其特征在于，该源极区与该漏极区的片电阻为小于104Ω/□，而该通道区的片电阻为大于1012Ω/□。
CN201110052295.3A 2010-12-01 2011-03-02 像素结构及其制作方法 Active CN102176098B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW099141790 2010-12-01
TW099141790A TWI432865B (zh) 2010-12-01 2010-12-01 畫素結構及其製作方法

Publications (2)

Publication Number Publication Date
CN102176098A true CN102176098A (zh) 2011-09-07
CN102176098B CN102176098B (zh) 2013-06-12

Family

ID=44519293

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110052295.3A Active CN102176098B (zh) 2010-12-01 2011-03-02 像素结构及其制作方法

Country Status (3)

Country Link
US (1) US8604477B2 (zh)
CN (1) CN102176098B (zh)
TW (1) TWI432865B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103065972A (zh) * 2012-12-28 2013-04-24 昆山工研院新型平板显示技术中心有限公司 一种金属氧化物半导体薄膜及其制备方法与应用
CN103151389A (zh) * 2013-03-11 2013-06-12 华映视讯（吴江）有限公司 薄膜晶体管及其制造方法
CN103972297A (zh) * 2013-02-05 2014-08-06 财团法人工业技术研究院 半导体元件结构及其制造方法
CN104992981A (zh) * 2015-05-26 2015-10-21 中国科学院宁波材料技术与工程研究所 氧化物薄膜晶体管及其制备方法和反相器及其制备方法
JP2018170511A (ja) * 2012-12-25 2018-11-01 株式会社半導体エネルギー研究所 半導体装置
JP2018195832A (ja) * 2013-01-30 2018-12-06 株式会社半導体エネルギー研究所 半導体装置
JP2025000813A (ja) * 2013-05-21 2025-01-07 株式会社半導体エネルギー研究所 表示装置、電子機器

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI459563B (zh) * 2011-04-01 2014-11-01 Chunghwa Picture Tubes Ltd 電晶體陣列基板
CN104508549B (zh) 2012-08-03 2018-02-06 株式会社半导体能源研究所 半导体装置
US8937307B2 (en) * 2012-08-10 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9625764B2 (en) * 2012-08-28 2017-04-18 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US9018624B2 (en) * 2012-09-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
JP2014074908A (ja) * 2012-09-13 2014-04-24 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の駆動方法
KR102038633B1 (ko) * 2012-11-13 2019-10-30 삼성전자주식회사 디스플레이 장치의 구동 소자 및 그 제조 방법
US9905585B2 (en) * 2012-12-25 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising capacitor
TWI505476B (zh) 2012-12-27 2015-10-21 E Ink Holdings Inc 薄膜電晶體結構
TWI607510B (zh) * 2012-12-28 2017-12-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
KR102440904B1 (ko) * 2012-12-28 2022-09-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
TWI614813B (zh) * 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US10566455B2 (en) * 2013-03-28 2020-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9915848B2 (en) * 2013-04-19 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US9893192B2 (en) * 2013-04-24 2018-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6490914B2 (ja) * 2013-06-28 2019-03-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9293480B2 (en) * 2013-07-10 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
US9424950B2 (en) * 2013-07-10 2016-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6400961B2 (ja) 2013-07-12 2018-10-03 株式会社半導体エネルギー研究所 表示装置
KR102244553B1 (ko) * 2013-08-23 2021-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 용량 소자 및 반도체 장치
JP6367655B2 (ja) * 2013-09-13 2018-08-01 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2015179247A (ja) * 2013-10-22 2015-10-08 株式会社半導体エネルギー研究所 表示装置
JP6625796B2 (ja) * 2013-10-25 2019-12-25 株式会社半導体エネルギー研究所 表示装置
JP6433757B2 (ja) * 2013-10-31 2018-12-05 株式会社半導体エネルギー研究所 半導体装置、表示装置、電子機器
US20150155313A1 (en) * 2013-11-29 2015-06-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6496132B2 (ja) * 2013-12-02 2019-04-03 株式会社半導体エネルギー研究所 半導体装置
CN104362127A (zh) * 2014-11-21 2015-02-18 深圳市华星光电技术有限公司 薄膜晶体管基板的制作方法及制造设备
JP6832624B2 (ja) * 2015-12-22 2021-02-24 三菱電機株式会社 液晶表示装置およびその製造方法
CN105702742A (zh) * 2016-02-25 2016-06-22 深圳市华星光电技术有限公司 氧化物薄膜晶体管及其制备方法
CN106024706B (zh) * 2016-06-22 2019-02-19 深圳市华星光电技术有限公司 阵列基板及其制作方法
JP7528664B2 (ja) * 2020-09-15 2024-08-06 住友電気工業株式会社 半導体装置
CN113985669B (zh) 2021-10-27 2022-09-27 Tcl华星光电技术有限公司 一种阵列基板及显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1363920A (zh) * 2000-12-30 2002-08-14 Lg.菲利浦Lcd株式会社 液晶显示装置及其制造方法
CN101083261A (zh) * 2006-06-02 2007-12-05 三星Sdi株式会社 有机发光显示器以及制造方法
US20090280587A1 (en) * 2008-05-09 2009-11-12 Sang-Woo Whangbo Method of treating soda-lime glass substrate and method of manufacturing a display substrate using the same
CN101807586A (zh) * 2009-02-13 2010-08-18 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200408323A (en) * 2002-08-18 2004-05-16 Asml Us Inc Atomic layer deposition of high k metal oxides
JP5540517B2 (ja) 2008-02-22 2014-07-02 凸版印刷株式会社 画像表示装置
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP4844617B2 (ja) 2008-11-05 2011-12-28 ソニー株式会社 薄膜トランジスタ基板および表示装置
JP5491833B2 (ja) 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 半導体装置
WO2011013502A1 (en) * 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011013561A1 (en) * 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2011221424A (ja) * 2010-04-14 2011-11-04 Nitto Denko Corp 偏光板および画像表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1363920A (zh) * 2000-12-30 2002-08-14 Lg.菲利浦Lcd株式会社 液晶显示装置及其制造方法
CN101083261A (zh) * 2006-06-02 2007-12-05 三星Sdi株式会社 有机发光显示器以及制造方法
US20090280587A1 (en) * 2008-05-09 2009-11-12 Sang-Woo Whangbo Method of treating soda-lime glass substrate and method of manufacturing a display substrate using the same
CN101807586A (zh) * 2009-02-13 2010-08-18 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018170511A (ja) * 2012-12-25 2018-11-01 株式会社半導体エネルギー研究所 半導体装置
CN103065972A (zh) * 2012-12-28 2013-04-24 昆山工研院新型平板显示技术中心有限公司 一种金属氧化物半导体薄膜及其制备方法与应用
JP2018195832A (ja) * 2013-01-30 2018-12-06 株式会社半導体エネルギー研究所 半導体装置
CN103972297A (zh) * 2013-02-05 2014-08-06 财团法人工业技术研究院 半导体元件结构及其制造方法
CN103151389A (zh) * 2013-03-11 2013-06-12 华映视讯（吴江）有限公司 薄膜晶体管及其制造方法
CN103151389B (zh) * 2013-03-11 2016-02-24 华映视讯（吴江）有限公司 薄膜晶体管及其制造方法
JP2025000813A (ja) * 2013-05-21 2025-01-07 株式会社半導体エネルギー研究所 表示装置、電子機器
JP7714759B2 (ja) 2013-05-21 2025-07-29 株式会社半導体エネルギー研究所 表示装置、電子機器
CN104992981A (zh) * 2015-05-26 2015-10-21 中国科学院宁波材料技术与工程研究所 氧化物薄膜晶体管及其制备方法和反相器及其制备方法
CN104992981B (zh) * 2015-05-26 2018-03-06 中国科学院宁波材料技术与工程研究所 氧化物薄膜晶体管及其制备方法和反相器及其制备方法

Also Published As

Publication number Publication date
US8604477B2 (en) 2013-12-10
TW201224620A (en) 2012-06-16
TWI432865B (zh) 2014-04-01
US20120138932A1 (en) 2012-06-07
CN102176098B (zh) 2013-06-12

Similar Documents

Publication Publication Date Title
CN102176098B (zh) 像素结构及其制作方法
JP7603867B2 (ja) 表示装置
JP6567711B2 (ja) 表示装置
US8377760B2 (en) Thin film transistor
WO2017159413A1 (ja) 半導体装置および半導体装置の製造方法
CN105633016A (zh) Tft基板的制作方法及制得的tft基板
CN103227147B (zh) Tft-lcd阵列基板及其制造方法、液晶显示器
KR20090079686A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
CN102064109B (zh) 薄膜晶体管及其制造方法
CN104637950A (zh) 薄膜晶体管驱动背板及其制造方法
CN107968097B (zh) 一种显示设备、显示基板及其制作方法
CN103489920A (zh) 一种薄膜晶体管及其制备方法、阵列基板和显示装置
CN103531640A (zh) 薄膜晶体管、阵列基板及其制造方法和显示装置
CN105070726B (zh) 薄膜晶体管以及像素结构
US10205029B2 (en) Thin film transistor, manufacturing method thereof, and display device
CN113054036B (zh) 薄膜晶体管及其制备方法、显示面板、显示装置
CN105140291A (zh) 薄膜晶体管及其制作方法、阵列基板以及显示装置
KR20160044168A (ko) 표시 기판 및 이의 제조 방법
KR20140030285A (ko) 박막 트랜지스터 기판 및 이의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant