CN102163184A - 一种基于专用多芯片串行互连接口的主从传输系统及方法 - Google Patents
一种基于专用多芯片串行互连接口的主从传输系统及方法 Download PDFInfo
- Publication number
- CN102163184A CN102163184A CN2011100699135A CN201110069913A CN102163184A CN 102163184 A CN102163184 A CN 102163184A CN 2011100699135 A CN2011100699135 A CN 2011100699135A CN 201110069913 A CN201110069913 A CN 201110069913A CN 102163184 A CN102163184 A CN 102163184A
- Authority
- CN
- China
- Prior art keywords
- ebus
- chip
- slave
- master
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Information Transfer Systems (AREA)
Abstract
本发明公开了一种基于专用多芯片串行互连接口的主从传输系统及方法,系统中,主EBUS模块用于基于EBUS接口的EBUS总线与从EBUS模块互连,实现主芯片与从芯片间的地址访问和数据传输;从EBUS模块用于基于EBUS接口的EBUS总线与主EBUS模块互连,实现主芯片与从芯片间的地址访问和数据传输;其中,EBUS接口为专用多芯片串行互连接口。本发明还公开了一种基于专用多芯片串行互连接口的主从传输方法,其中的EBUS接口为专用多芯片串行互连接口。采用本发明的系统及方法,由于采用专用的接口,因此,既能降低接口设计的复杂度,又能确保数据传输的高效、快捷及准确性。
Description
技术领域
本发明涉及芯片的同步串行互连领域,尤其涉及一种基于专用多芯片串行互连接口实现主芯片与从芯片间互连访问的主从传输系统及方法。
背景技术
随着数据高速传输系统复杂度的不断增加,传输系统的芯片间互连通信技术的应用也越来越广泛。目前大量采用的主从传输系统中,可以采用通用的接口AMBA接口连接一些专用接口,比如快速串行输入输出(SRIO)接口,SRIO接口一般接口属性复杂,接口设计的复杂度高。在需要采用同步串行互连接口实现主、从芯片间的互连访问,即应用于主从传输系统中主芯片与从芯片间的地址访问和数据传输功能的领域尚未有专用的接口。为了实现主芯片与从芯片间的地址访问和数据传输功能,且确保数据传输的高效、快捷及准确性,目前迫切需要一种接口设计简单的专用接口。
发明内容
有鉴于此,本发明的主要目的在于提供一种基于专用多芯片串行互连接口的主从传输系统及方法,采用专用的接口,既能降低接口设计的复杂度,又能确保数据传输的高效、快捷及准确性。
为达到上述目的,本发明的技术方案是这样实现的:
一种基于专用多芯片串行互连接口的主从传输系统,所述系统包括一个主芯片和多个从芯片,所述主芯片中包括配置为主模式的主EBUS模块,所述从芯片中包括配置为从模式的从EBUS模块;其中,
所述主EBUS模块,用于基于EBUS接口的EBUS总线与所述从EBUS模块互连,实现主芯片与从芯片间的地址访问和数据传输,能将主芯片中发起的AMBA总线命令转化为EBUS总线命令;
所述从EBUS模块,用于基于EBUS接口的EBUS总线与所述主EBUS模块互连,实现主芯片与从芯片间的地址访问和数据传输,能将从芯片中接收的EBUS总线命令转化为AMBA总线命令;
其中,所述EBUS接口为专用多芯片串行互连接口。
其中,所述EBUS接口的属性具体包括:决定主、从芯片间控制信号和数据传输信号方向的控制指示信号MGRANT、时钟控制信号CLK、数据传输信号DATA和基于握手机制的互连通信信号READY;其中,所述CLK、所述DATA和所述READY是双向传输信号,传输方向由所述MGRANT决定。
其中,所述CLK为在有效数据传输时才会使用的控制信号;
所述READY为控制数据正确传输的控制信号;所述从芯片或所述主芯片用于作为发送方的情况下,当检测到所述READY为有效时,才能发起数据传输。
其中,所述MGRANT由主芯片输出;所述主芯片在MGRANT为高电平时作为发送方,所述从芯片在MGRANT为高电平时作为接收方;
在所述主芯片在MGRANT为高电平时作为发送方的情况下,所述CLK和所述DATA为输出状态,所述READY为输入状态;
在所述从芯片在MGRANT为高电平时作为接收方的情况下,所述CLK和所述DATA为输入状态,所述READY为输出状态。
其中,所述MGRANT由主芯片输出;所述主芯片在MGRANT为低电平时作为接收方,所述从芯片在MGRANT为低电平时作为发送方;
在所述主芯片在MGRANT为低电平时作为接收方的情况下,所述CLK和所述DATA为输入状态,所述READY为输出状态;
在所述从芯片在MGRANT为低电平时作为发送方的情况下,所述CLK和所述DATA为输出状态,所述READY为输入状态。
一种基于专用多芯片串行互连接口的主从传输方法,所述方法包括:主EBUS模块基于EBUS接口的EBUS总线与从EBUS模块互连,实现主芯片与从芯片间的地址访问和数据传输;所述EBUS接口为专用多芯片串行互连接口;其中,
所述主EBUS模块能将主芯片中发起的AMBA总线命令转化为EBUS总线命令;所述从EBUS模块能将从芯片中接收的EBUS总线命令转化为AMBA总线命令。
其中,所述EBUS接口的属性具体包括:决定主、从芯片间控制信号和数据传输信号方向的控制指示信号MGRANT、时钟控制信号CLK、数据传输信号DATA和基于握手机制的互连通信信号READY;其中,所述CLK、所述DATA和所述READY是双向传输信号,传输方向由所述MGRANT决定。
其中,所述CLK为在有效数据传输时才会使用的控制信号;
所述READY为控制数据正确传输的控制信号;所述从芯片或所述主芯片用于作为发送方的情况下,当检测到所述READY为有效时,才能发起数据传输。
本发明包括一个主芯片和多个从芯片,主芯片中包括配置为主模式的主EBUS模块,从芯片中包括配置为从模式的从EBUS模块;其中,主EBUS模块用于基于EBUS接口的EBUS总线与从EBUS模块互连,实现主芯片与从芯片间的地址访问和数据传输,能将主芯片中发起的AMBA总线命令转化为EBUS总线命令;从EBUS模块用于基于EBUS接口的EBUS总线与主EBUS模块互连,实现主芯片与从芯片间的地址访问和数据传输,能将从芯片中接收的EBUS总线命令转化为AMBA总线命令;EBUS接口为专用多芯片串行互连接口。
采用本发明,由于基于专用多芯片串行互连接口EBUS接口,因此,既能降低接口设计的复杂度,又能提高系统的运行效率,从而使系统中主、从芯片的地址访问和数据传输更高效、快捷及准确。而且,由于能实现EBUS总线命令与AMBA总线命令的转化,即能在EBUS接口与AMBA接口转化,因此,EBUS总线挂在AMBA总线情况下的这种转化,使得即便采用专用接口仍旧能兼容通用接口的使用,不影响通用接口所实现的功能。
附图说明
图1为本发明实施例主、从芯片基于EBUS接口通过EBUS模块互连的示意图;
图2为本发明应用实例主、从芯片互连时EBUS接口属性的示意图。
具体实施方式
本发明的基本思想是:基于专用多芯片串行互连接口EBUS接口实现主、从芯片间的互连,并能实现EBUS接口与AMBA接口的转化。
下面结合附图对技术方案的实施作进一步的详细描述。
一种基于专用多芯片串行互连接口的主从传输系统,主要包括以下内容:
系统包括一个主芯片和多个从芯片,其特征在于,所述主芯片中包括配置为主模式的主EBUS模块,所述从芯片中包括配置为从模式的从EBUS模块。其中,主EBUS模块用于基于EBUS接口的EBUS总线与从EBUS模块互连,实现主芯片与从芯片间的地址访问和数据传输,能将主芯片中发起的AMBA总线命令转化为EBUS总线命令;从EBUS模块用于基于EBUS接口的EBUS总线与主EBUS模块互连,实现主芯片与从芯片间的地址访问和数据传输,能将从芯片中接收的EBUS总线命令转化为AMBA总线命令。所述EBUS接口为专用多芯片串行互连接口。
进一步的,EBUS接口的属性具体包括:决定主、从芯片间控制信号和数据传输信号方向的控制指示信号MGRANT、时钟控制信号CLK、数据传输信号DATA和基于握手机制的互连通信信号READY。其中,所述CLK、所述DATA和所述READY是双向传输信号,传输方向由所述MGRANT决定。
进一步的,所述CLK为在有效数据传输时才会使用的控制信号。所述READY为控制数据正确传输的控制信号;所述从芯片或所述主芯片用于作为发送方的情况下,当检测到所述READY为有效时,才能发起数据传输。
进一步的,MGRANT由主芯片输出;主芯片在MGRANT为高电平时作为发送方,从芯片在MGRANT为高电平时作为接收方。其中,在主芯片在MGRANT为高电平时作为发送方的情况下,所述CLK和所述DATA为输出状态,所述READY为输入状态;在从芯片在MGRANT为高电平时作为接收方的情况下,所述CLK和所述DATA为输入状态,所述READY为输出状态。
进一步的,MGRANT由主芯片输出;主芯片在MGRANT为低电平时作为接收方,从芯片在MGRANT为低电平时作为发送方。其中,在主芯片在MGRANT为低电平时作为接收方的情况下,所述CLK和所述DATA为输入状态,所述READY为输出状态;在从芯片在MGRANT为低电平时作为发送方的情况下,所述CLK和所述DATA为输出状态,所述READY为输入状态。
综上所述,本发明基于EBUS接口的互连,为主芯片提供了一个主芯片访问从芯片任意地址空间,并与从芯片间进行数据传输的解决方案。本发明的EBUS接口是一种自定义的接口,支持1主多从的半双工传输,EBUS接口实现芯片的同步串行互连,输出的伴路时钟最高可达100M,并且保证有效数据输出时才有时钟控制信号CLK,其他时间CLK关断输出低电平。在EBUS接口增加了硬件握手机制(基于握手机制的互连通信信号READY)来保证数据正确的传输;同时芯片中基于EBUS接口互连的EBUS模块支持主从两种模式(本文将配置为支持主模式的EBUS模块称为主EBUS模块;将配置为支持从模式的EBUS模块称为从EBUS模块),为了保证串行接口处主从不会发生输入输出冲突,在接口的定义中增加了EBUS接口的EBUS总线转换的状态并且在EBUS接口定义的接口属性中还增加了信号来指示传输方向(该指示即为决定主、从芯片间控制信号和数据传输信号方向的控制指示信号MGRANT)。本发明采用专用接口与现有技术采用通用接口相比,采用EBUS接口实现主从芯片互连,作为专用接口,有效地实现了主芯片访问从芯片任意地址空间的通路,由于作为专用接口,接口设计简单,能够减小电路规模,配置简单,并且有较小的链路开销,主芯片通过支持外设模式,实现比较高的软件运行效率。
以下对本发明进行举例阐述。
实施例:
主、从芯片中的EBUS模块可以配置为主模式或从模式,具体实现即为图1所示的主EBUS模块和从EBUS模块。在主芯片中,主EBUS模块支持主模式,是总线从设备,可以将AMBA总线主设备的命令转化为EBUS总线命令。在从芯片中,从EBUS模块支持从模式,是总线主设备,可以将EBUS总线传来的EBUS总线命令转化为AMBA总线命令。主芯片与从芯片通过主EBUS模块基于EBUS接口的EBUS总线与从EBUS模块互连,主芯片可以通过EBUS接口访问任一从芯片的任意地址。
这里,EBUS接口的属性包括:MGRANT、CLK、DATA、READY,其中CLK、DATA、READY是双向传输,方向由MGRANT决定。
这里,输出信号在时钟下降沿变化,输入信号在上升沿检测。
这里,MGRANT信号由主芯片输出。MGRANT信号为高点平的情况,表示主芯片为发送方,此时,主芯片的时钟(CLK)、数据(DATA)为输出状态,READY为输入状态,从芯片为接收方,从芯片的时钟(CLK)、数据(DATA)为输入状态,READY为输出状态。而MGRANT信号为低电平的情况,表示主芯片为接收方,主芯片的时钟(CLK)、数据(DATA)为输入状态,READY为输出状态,从芯片为发送方,从芯片的时钟(CLK)、数据(DATA)为输出状态,READY为输入状态。
这里,MGRANT作为决定主、从芯片间控制信号和数据传输信号方向的控制指示信号,决定主、从芯片间控制信号和数据传输信号方向(即:决定主、从芯片的管脚的输出属性),是以上所有接口属性中至关重要的内容,因此,为避免由于时序的关系影响到MGRANT变化瞬间无法有效控制而使得主、从芯片的某个信号同为输出属性的问题,在MGRANT信号变化时,会有一个主从转换状态(TurnAround)时间,在TurnAround中,主从芯片的时钟(CLK)、数据(DATA)、READY这些双向信号都呈高阻态,在TurnAround时间内,CLK、READY靠外部电阻下拉(pull_down),该下拉时间持续的时钟数可由寄存器设置,初始值为4个时钟周期。
这里,用于外部电阻下拉的时钟下拉电阻的阻值尽可能大,如最小不超过2000欧姆;用于外部电阻下拉的的READY下拉电阻的阻值尽可能小,如最大不低于400欧姆。因为时钟频率高,时钟下拉电阻的阻值如果太小,则负载会过大。
这里,对于主模式,数据传输分为发送命令、发送地址、发送数量、发送写数据、接收读数据5种类型;对于从模式,数据传输分为接收命令、接收地址、接收数量、接收写数据、发送读数据5种类型。而且,发送方只有检测到READY为有效时(READY为高电平),才能发起传输,否则,待当前传输完成且停止数据传输后,直至检测到READY有效,再次重新发起数据传输。
应用实例:EBUS接口的属性:MGRANT、CLK、DATA和READY,如图2所示,具体为EBUS_MGRANT、EBUS_CLK、EBUS_DATA和EBUS_READY。且图2中的“RX”指发送;“TX”指接收。
一种基于专用多芯片串行互连接口的主从传输方法,该方法主要包括以下内容:
主EBUS模块基于EBUS接口的EBUS总线与从EBUS模块互连,实现主芯片与从芯片间的地址访问和数据传输;EBUS接口为专用多芯片串行互连接口。其中,主EBUS模块能将主芯片中发起的AMBA总线命令转化为EBUS总线命令;从EBUS模块能将从芯片中接收的EBUS总线命令转化为AMBA总线命令。
进一步的,EBUS接口的属性具体包括:决定主、从芯片间控制信号和数据传输信号方向的控制指示信号MGRANT、时钟控制信号CLK、数据传输信号DATA和基于握手机制的互连通信信号READY。其中,所述CLK、所述DATA和所述READY是双向传输信号,传输方向由所述MGRANT决定。
进一步的,所述CLK为在有效数据传输时才会使用的控制信号。所述READY为控制数据正确传输的控制信号;所述从芯片或所述主芯片用于作为发送方的情况下,当检测到所述READY为有效时,才能发起数据传输。
以上所述,仅为本发明的较佳实施例而已,并非用于限定本发明的保护范围。
Claims (8)
1.一种基于专用多芯片串行互连接口的主从传输系统,所述系统包括一个主芯片和多个从芯片,其特征在于,所述主芯片中包括配置为主模式的主EBUS模块,所述从芯片中包括配置为从模式的从EBUS模块;其中,
所述主EBUS模块,用于基于EBUS接口的EBUS总线与所述从EBUS模块互连,实现主芯片与从芯片间的地址访问和数据传输,能将主芯片中发起的AMBA总线命令转化为EBUS总线命令;
所述从EBUS模块,用于基于EBUS接口的EBUS总线与所述主EBUS模块互连,实现主芯片与从芯片间的地址访问和数据传输,能将从芯片中接收的EBUS总线命令转化为AMBA总线命令;
其中,所述EBUS接口为专用多芯片串行互连接口。
2.根据权利要求1所述的系统,其特征在于,所述EBUS接口的属性具体包括:决定主、从芯片间控制信号和数据传输信号方向的控制指示信号MGRANT、时钟控制信号CLK、数据传输信号DATA和基于握手机制的互连通信信号READY;其中,所述CLK、所述DATA和所述READY是双向传输信号,传输方向由所述MGRANT决定。
3.根据权利要求2所述的系统,其特征在于,所述CLK为在有效数据传输时才会使用的控制信号;
所述READY为控制数据正确传输的控制信号;所述从芯片或所述主芯片用于作为发送方的情况下,当检测到所述READY为有效时,才能发起数据传输。
4.根据权利要求2或3所述的系统,其特征在于,所述MGRANT由主芯片输出;所述主芯片在MGRANT为高电平时作为发送方,所述从芯片在MGRANT为高电平时作为接收方;
在所述主芯片在MGRANT为高电平时作为发送方的情况下,所述CLK和所述DATA为输出状态,所述READY为输入状态;
在所述从芯片在MGRANT为高电平时作为接收方的情况下,所述CLK和所述DATA为输入状态,所述READY为输出状态。
5.根据权利要求2或3所述的系统,其特征在于,所述MGRANT由主芯片输出;所述主芯片在MGRANT为低电平时作为接收方,所述从芯片在MGRANT为低电平时作为发送方;
在所述主芯片在MGRANT为低电平时作为接收方的情况下,所述CLK和所述DATA为输入状态,所述READY为输出状态;
在所述从芯片在MGRANT为低电平时作为发送方的情况下,所述CLK和所述DATA为输出状态,所述READY为输入状态。
6.一种基于专用多芯片串行互连接口的主从传输方法,其特征在于,所述方法包括:主EBUS模块基于EBUS接口的EBUS总线与从EBUS模块互连,实现主芯片与从芯片间的地址访问和数据传输;所述EBUS接口为专用多芯片串行互连接口;其中,
所述主EBUS模块能将主芯片中发起的AMBA总线命令转化为EBUS总线命令;所述从EBUS模块能将从芯片中接收的EBUS总线命令转化为AMBA总线命令。
7.根据权利要求6所述的方法,其特征在于,所述EBUS接口的属性具体包括:决定主、从芯片间控制信号和数据传输信号方向的控制指示信号MGRANT、时钟控制信号CLK、数据传输信号DATA和基于握手机制的互连通信信号READY;其中,所述CLK、所述DATA和所述READY是双向传输信号,传输方向由所述MGRANT决定。
8.根据权利要求7所述的方法,其特征在于,所述CLK为在有效数据传输时才会使用的控制信号;
所述READY为控制数据正确传输的控制信号;所述从芯片或所述主芯片用于作为发送方的情况下,当检测到所述READY为有效时,才能发起数据传输。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011100699135A CN102163184A (zh) | 2011-03-22 | 2011-03-22 | 一种基于专用多芯片串行互连接口的主从传输系统及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011100699135A CN102163184A (zh) | 2011-03-22 | 2011-03-22 | 一种基于专用多芯片串行互连接口的主从传输系统及方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102163184A true CN102163184A (zh) | 2011-08-24 |
Family
ID=44464417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011100699135A Pending CN102163184A (zh) | 2011-03-22 | 2011-03-22 | 一种基于专用多芯片串行互连接口的主从传输系统及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102163184A (zh) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102508808A (zh) * | 2011-11-14 | 2012-06-20 | 北京北大众志微系统科技有限责任公司 | 一种实现主芯片与扩展芯片通信的系统及方法 |
| CN103312636A (zh) * | 2012-03-09 | 2013-09-18 | 佳能株式会社 | 信息处理装置、串行通信系统和装置以及通信初始化方法 |
| CN103516627A (zh) * | 2012-06-20 | 2014-01-15 | 中兴通讯股份有限公司 | 多芯片通信中数据包发送、接收的方法和装置 |
| CN104461991A (zh) * | 2013-09-18 | 2015-03-25 | 英飞凌科技股份有限公司 | 具有较高吞吐量的增强型串行接口系统和方法 |
| WO2016000339A1 (zh) * | 2014-06-30 | 2016-01-07 | 深圳市中兴微电子技术有限公司 | 一种芯片互连的方法、芯片及装置 |
| WO2016095435A1 (zh) * | 2014-12-18 | 2016-06-23 | 深圳市中兴微电子技术有限公司 | 一种多芯片级联的方法、芯片和装置、存储介质 |
| CN109947605A (zh) * | 2017-12-21 | 2019-06-28 | 北京比特大陆科技有限公司 | 故障诊断方法 |
| CN109947555A (zh) * | 2017-12-21 | 2019-06-28 | 北京比特大陆科技有限公司 | 数据处理装置、数据发送方法及计算设备 |
| CN109947556A (zh) * | 2017-12-21 | 2019-06-28 | 北京比特大陆科技有限公司 | 任务分配方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1318171A (zh) * | 1999-03-26 | 2001-10-17 | 皇家菲利浦电子有限公司 | 具有串行连接外围组件互连接口的系统总线 |
| CN101076788A (zh) * | 2004-04-26 | 2007-11-21 | 爱特梅尔股份有限公司 | 通信控制用的双向串行接口 |
| CN101231628A (zh) * | 2007-01-23 | 2008-07-30 | 三星电子株式会社 | 控制串行数据线的状态转换的定时的方法和设备 |
| CN101324875A (zh) * | 2007-06-11 | 2008-12-17 | 大唐移动通信设备有限公司 | 一种扩展i2c总线的方法及i2c总线扩展装置 |
-
2011
- 2011-03-22 CN CN2011100699135A patent/CN102163184A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1318171A (zh) * | 1999-03-26 | 2001-10-17 | 皇家菲利浦电子有限公司 | 具有串行连接外围组件互连接口的系统总线 |
| CN101076788A (zh) * | 2004-04-26 | 2007-11-21 | 爱特梅尔股份有限公司 | 通信控制用的双向串行接口 |
| CN101231628A (zh) * | 2007-01-23 | 2008-07-30 | 三星电子株式会社 | 控制串行数据线的状态转换的定时的方法和设备 |
| CN101324875A (zh) * | 2007-06-11 | 2008-12-17 | 大唐移动通信设备有限公司 | 一种扩展i2c总线的方法及i2c总线扩展装置 |
Non-Patent Citations (1)
| Title |
|---|
| 赵方庚等: "亿恒C166系列单片机I2C总线的软件模拟", 《单片机与嵌入式系统应用》 * |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102508808B (zh) * | 2011-11-14 | 2014-07-16 | 北京北大众志微系统科技有限责任公司 | 一种实现主芯片与扩展芯片通信的系统及方法 |
| CN102508808A (zh) * | 2011-11-14 | 2012-06-20 | 北京北大众志微系统科技有限责任公司 | 一种实现主芯片与扩展芯片通信的系统及方法 |
| CN103312636B (zh) * | 2012-03-09 | 2016-06-01 | 佳能株式会社 | 信息处理装置、串行通信系统和装置以及通信初始化方法 |
| CN103312636A (zh) * | 2012-03-09 | 2013-09-18 | 佳能株式会社 | 信息处理装置、串行通信系统和装置以及通信初始化方法 |
| CN103516627A (zh) * | 2012-06-20 | 2014-01-15 | 中兴通讯股份有限公司 | 多芯片通信中数据包发送、接收的方法和装置 |
| CN103516627B (zh) * | 2012-06-20 | 2018-08-21 | 南京中兴新软件有限责任公司 | 多芯片通信中数据包发送、接收的方法和装置 |
| CN104461991A (zh) * | 2013-09-18 | 2015-03-25 | 英飞凌科技股份有限公司 | 具有较高吞吐量的增强型串行接口系统和方法 |
| CN104461991B (zh) * | 2013-09-18 | 2018-01-30 | 英飞凌科技股份有限公司 | 具有较高吞吐量的增强型串行接口系统和方法 |
| WO2016000339A1 (zh) * | 2014-06-30 | 2016-01-07 | 深圳市中兴微电子技术有限公司 | 一种芯片互连的方法、芯片及装置 |
| WO2016095435A1 (zh) * | 2014-12-18 | 2016-06-23 | 深圳市中兴微电子技术有限公司 | 一种多芯片级联的方法、芯片和装置、存储介质 |
| CN109947605A (zh) * | 2017-12-21 | 2019-06-28 | 北京比特大陆科技有限公司 | 故障诊断方法 |
| CN109947555A (zh) * | 2017-12-21 | 2019-06-28 | 北京比特大陆科技有限公司 | 数据处理装置、数据发送方法及计算设备 |
| CN109947556A (zh) * | 2017-12-21 | 2019-06-28 | 北京比特大陆科技有限公司 | 任务分配方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102163184A (zh) | 一种基于专用多芯片串行互连接口的主从传输系统及方法 | |
| EP2867780B1 (en) | Device disconnect detection | |
| US9767064B2 (en) | Low power universal serial bus | |
| EP2867782B1 (en) | A clock-less half-duplex repeater | |
| US8683097B2 (en) | Device connect detection | |
| CN110837486B (zh) | 一种基于FPGA的FlexRay-CPCIe通信系统 | |
| US8959268B2 (en) | Information processing apparatus, serial communication system, method of initialization of communication therefor and serial communication apparatus | |
| US8977882B2 (en) | System for data transfer between asynchronous clock domains | |
| US9563398B2 (en) | Impedance-based flow control for a two-wire interface system with variable frame length | |
| CN102253913B (zh) | 一种对多板卡端口进行状态获取和输出控制的装置 | |
| EP3265892A1 (en) | Technique of link state detection and wakeup in power state oblivious interface | |
| KR20190084755A (ko) | 모바일 장치 및 그것의 인터페이싱 방법 | |
| CN102103564B (zh) | 用于实现总线连接的方法及系统 | |
| CN110635985A (zh) | 一种FlexRay-CPCIe通信模块 | |
| US20060267632A1 (en) | Method and apparatus for buffering bi-directional open drain signal lines | |
| CN102799558B (zh) | 基于cpci总线的rs422通讯模块 | |
| CN107643993A (zh) | 总线转换接口、总线转换接口的工作方法和通信设备 | |
| US8510485B2 (en) | Low power digital interface | |
| CN115712591A (zh) | 一种带收发fifo的spi总线控制器电路 | |
| CN107370651B (zh) | 一种spi从机之间的通信方法 | |
| CN104360977B (zh) | 一种管理高速串行传输接口的方法及系统 | |
| US20200285602A1 (en) | eUSB2 to USB 2.0 Data Transmission with Surplus Sync Bits | |
| WO2025064038A1 (en) | Detection of an error condition on a serial data bus | |
| Warrier et al. | FPGA implementation of SPI To I2C bridge | |
| CN120123284B (zh) | 一种提升spi通信波特率的电路架构及实现方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20110824 |