CN102169865A - 半导体集成电路以及用于制造半导体集成电路的方法 - Google Patents

Abstract

本发明涉及半导体集成电路以及用于制造半导体集成电路的方法。所述半导体集成电路具有安装在带状或者膜状衬底上的半导体芯片，并且所述半导体集成电路具有更高的抗弯曲强度。半导体集成电路包括：可弯曲带状衬底，所述带状衬底包括外部端子、被设置用于耦合到矩形半导体芯片的内部端子、以及用于将内部端子和外部端子相互耦合的布线；以及加强构件，所述加强构件用于在半导体芯片的纵向方向上对在带状衬底之上的半导体芯片进行加固，所述半导体芯片和所述加强构件被利用树脂来进行密封。

Description

半导体集成电路以及用于制造半导体集成电路的方法

相关申请的交叉引用

通过引用，将包括说明书、附图、以及摘要的于2010年2月24日提交的日本专利申请No.2010-38893所公开的内容整体合并于此。

技术领域

本发明涉及一种半导体集成电路以及用于制造半导体集成电路的方法。具体地，本发明涉及具有安装在带状或者膜状衬底上的半导体芯片的半导体集成电路，以及用于制造该半导体集成电路的方法。

背景技术

近来，在TV和个人电脑显示器中使用的显示装置已经在屏幕尺寸上变得越来越大，在分辨率上变得越来越高，并且在用于显示装置的IC，特别是源极驱动器中的输出端子的数量已经超过了900个。

同时，对于将每个显示面板的外围处的非显示区域的尺寸设计得更小的所谓的窄边框规格的显示面板也存在着很大的需求。此外，成本竞争变得越来越激烈。缩小驱动器IC的芯片尺寸是一种对策。这是因为从材料和工时的角度来看，都可以使制造成本降低。

另一方面，在封装模式中，显示装置IC需要能够在窄边框区域内安装大量的输出端子，所以在很多情况下，使用薄的柔性基底材料和采用在高度上压缩的可弯曲TAB或者COF构造。此外，相对于驱动器IC的输出端子近来的窄节距的趋势，并且还根据显示装置的负载线和驱动器IC之间的连接可靠性的立场，使得现在最流行的是TCP和COF。

具体地，用于显示装置的驱动器IC必须安装在近来的窄边框规格的显示装置内。即，用于显示装置的驱动器IC需要具有多个输出端子，较小的区域，并且足够薄。

为了满足该条件，已经提出了如下一种半导体集成电路，其中，将短边长度较小并且外围长度较大的细长型薄芯片安装在膜衬底上。然而，随着将芯片制成更薄，则几何惯性矩将变得更小，芯片变得更加容易被损坏，并且在被安装在膜上之后抵抗纵向方向上的弯曲的能力变得极弱，即，抵抗在驱动器IC的电路集成表面上作用的力的能力变得极弱。因此，需要考虑对生产时的可移动性和安装时的挠曲强度进行一定的改善。

在日本申请公开No.2008-177618、No.2001-053108、No.2002-158309、No.Hei09(1997)-246315、以及No.2002-118127中描述了具有安装在膜衬底上的半导体芯片的COP(膜上芯片)类型的半导体集成电路。图6是示出了在日本申请公开No.2008-177618中描述的半导体集成电路100的视图。如图6中所示，半导体元件102被连接到带状载体101，并且在带状载体101和半导体元件102之间的空隙被利用绝缘树脂103进行密封。多个突出的电极105被设置在半导体元件102上。带状载体101用于耦合和安装半导体元件102，并且其包括布线图案107、阻焊剂108、以及绝缘带109。布线图案107中的每个均局部地具有不同的厚度。更加具体地，只有布线图案107和半导体元件102被耦合在一起的部分(耦合部分)的厚度小于其他部分(未耦合部分)的厚度。因此，在耦合部分中，布线图案107的节距可以做得较精细，而在未耦合部分中，可以提高布线部分107的机械强度，并且还能够改善半导体集成电路100的强度。

图7是示出了在日本申请公开No.2001-053108中描述的半导体集成电路110的视图。半导体集成电路110包括：基底膜111、半导体元件113、用于连接半导体元件113的布线图案的连接114、用于布线图案的外部连接的连接器部分115、粘合层116、通过聚酰亚胺基绝缘膜形成的加强构件117、凸起118、以及密封树脂119。半导体集成电路110具有细长型基底膜的布线图案形成表面1，并且在其相反侧上，具有聚酰亚胺基加强构件117，其具有15μm到400μm的膜厚度。利用加强构件117，与传统COF相比较，在没有改变可弯曲度的情况下，可以改善在COF或者TCP(带状载体封装)中的积累的节距的尺度精度，以及用于布线图案的外部连接的连接器部分115或者布线图案与半导体元件113的连接中的强度。

图8是示出了在日本申请公开No.2002-158309中描述的半导体集成电路130的视图。在衬底131中，在带状基底135的表面上形成布线层，引线部分137和连接盘部分138被分别设置在每个布线图案136的两端处，并且孔径139被形成在带状基底135中，使得连接盘138被暴露于带状基底的背表面。在衬底131的表面上的除了引线部分137之外的布线图案136被阻焊剂140覆盖。

在芯片132的表面上设置有电极部分141，其被连接到预定的集成电路。芯片132被面向下安装在衬底131的表面上，并且例如金(Au)的凸起这样的电极部分141被电耦合到衬底131的引线部分137。例如，诸如聚酰亚胺树脂这样的密封材料133密封在芯片132的电极部分141和衬底131的引线部分137之间的连接。通过例如锡(Sn)或者铅(Pb)或者无铅焊料球形成的外部端子134通过孔径139而被电耦合到连接盘部分138。加强框142被粘附到衬底131的表面，以防止由于带状基底135而形成的衬底131的变形。

在上述结构中，由于布线耦合到芯片电极部分的衬底的引线部分被固定到带状基底上，所以可以减小由于引线弯曲而导致的缺陷，并且因此可以将半导体集成电路中的焊盘节距变窄。

图9A是在日本申请公开No.hei(1997)-246315中描述的半导体集成电路150的截面图，并且图9B是其平面图。在半导体集成电路150中，作为接地线的布线膜153E和153e被延伸到膜电路151的外围部分，具有导电性的加强板175被使用，并且使用例如在膜电路151的外围部分处的导电膏176而将作为接地线的布线膜153E和153e与导电加强板175电耦合在一起。其中，要求散热器177被结合到半导体元件154的背表面以及膜电路151的背表面。通过下述步骤来制造半导体集成电路150：将加强板175结合到膜电路151，之后，将半导体元件154定位在被加强板175包围的位置处，将其电极结合到膜电路151的半导体元件侧端子上，并且然后利用密封材料174来密封加强板175、膜电路151和半导体元件154。

根据该方法，围绕半导体元件154的加强板175可以被制成接地线，并且与其他部分静电屏蔽。因此，通过耦合到加强板175的接地线153e，可以防止噪声从半导体器件的外部进入到半导体元件154内，可以防止在半导体元件154内部产生的噪声辐射到外部，并且可以防止半导体元件的内部的串扰。

图10是示出了在日本申请公开No.2002-118127中描述的半导体集成电路180的视图。半导体集成电路180包括：用于安装半导体集成电路180的支撑膜181、形成在支撑膜181上的内引线182、以及在支撑膜181上设置的芯片安装区域和芯片密封区域周围形成的阻挡部分183。根据在日本申请公开No.2002-118127中公开的技术，通过从半导体器件184的组件侧罐封树脂，使得在半导体芯片184的底部和在膜181上形成的阻挡部分183之间的空隙被利用树脂185来密封。同样地，芯片184的侧面和阻挡区域的侧面被利用树脂185来密封。通过使用具有阻挡部分的膜，不仅可以防止内引线的弯曲和增加树脂释放量，而且还可以防止树脂没有充分流到芯片安装表面上。

发明内容

在日本申请公开No.2008-177618中描述的半导体集成电路中，未耦合部分的厚度被制成比耦合部分中的布线层的厚度更大，以改善布线层的机械强度。然而，利用仅仅增加在耦合部分附近的绝缘树脂的厚度的结构，特别是如果芯片被以其长边的两端为支点而被弯曲，使得基底构件侧凹陷并且芯片表面侧凸出，则芯片很容易被损坏，并且不可能获得足够的挠曲强度。

在日本申请公开No.2001-053108中描述的半导体集成电路中，通过加强构件117而加强了抗弯曲强度，但是仅仅通过具有15μm至400μm厚度的聚酰亚胺基加强构件117，很难获得足够的挠曲强度。

在日本申请公开No.2002-158309中描述的半导体集成电路中，在芯片132和加强框架142之间的空隙没有利用密封材料140来填充，并且不能够获得抵抗在电路集成表面上作用的力的足够的挠曲强度。

在日本申请公开No.Hei(1997)-246315中描述的半导体集成电路中，在半导体元件154和加强板175之间的空隙利用密封材料174来填充，但是与半导体元件154相比较，加强板175较大，其不适合安装在诸如用于显示装置的驱动器IC这样的长形芯片的FPC(柔性印刷电路)上。此外，因为加强板175的截面形状是平坦的，所以挠曲强度不能提高到令人满意的程度。

在日本申请公开No.2002-118127中描述的半导体集成电路中，形成阻挡区域以补偿树脂不足的缺陷，但是其中没有考虑提高抗弯曲强度。

根据本发明的方面的半导体集成电路包括：可弯曲的带状衬底，所述带状衬底包括外部端子，被设置用于耦合到矩形半导体芯片的内部端子，以及用于将外部端子和内部端子相互耦合的布线；矩形半导体芯片，其与衬底电耦合；以及加强构件，用于在芯片的纵向方向上对在衬底之上的半导体芯片进行加固，其中，半导体芯片和加强构件被利用树脂来密封。

根据本发明，可以提供一种具有在带状或者膜状衬底上安装的半导体芯片的半导体集成电路，所述半导体集成电路具有更高的抗弯曲强度，并且还提供了一种用于制造所述半导体集成电路的方法。

附图说明

图1是示出了根据本发明第一实施例的半导体集成电路的轮廓的视图；

图2A、2B和2C是示出了第一实施例的半导体集成电路的截面的视图；

图3是示出了根据本发明第二实施例的半导体集成电路的轮廓的视图；

图4A、4B和4C是示出了第二实施例的半导体集成电路的截面的视图；

图5是示出了根据本发明第三实施例的半导体集成电路的截面的视图；

图6是示出了传统半导体集成电路的视图；

图7是示出了另一传统半导体集成电路的视图；

图8是示出了又一个传统半导体集成电路的视图；

图9A和9B是示出了又一个传统半导体集成电路的视图；以及

图10是示出了又一个传统半导体集成电路的视图。

具体实施方式

第一实施例

将参考附图来描述本发明的第一实施例。根据本发明的第一实施例的半导体集成电路具有被称为COP或者TCP的带状或者膜状封装。图1是示出了该实施例的半导体集成电路1的轮廓的视图。半导体集成电路1包括带状衬底10、半导体芯片20、以及加强构件30，半导体芯片20和加强构件30利用树脂40来密封。

作为可弯曲的带状衬底的带状衬底10包括外部端子(未示出)、用于与半导体芯片20耦合的内部端子(未示出)、以及用于将外部端子和内部端子相互耦合的布线50。

通过半导体芯片20的凸起(未示出)，半导体芯片20被电耦合到带状衬底10的内部端子。

加强构件30是与半导体芯片20的整个周边大致平行的框形形状。在加强构件30和半导体芯片20之间的空隙以及在加强构件30和带状衬底10之间的空隙被利用树脂40来密封。

例如，在该实施例中使用的带状衬底10是具有几百微米厚度的聚酰亚胺衬底。半导体集成电路1被设置在可弯曲的带状衬底10上，因此，如果趋于使得半导体集成电路1弯曲的力被从外部施加到电路上，则与在不具有柔性的衬底上的半导体集成电路相比较，由于带状衬底10的柔性而导致芯片易于断裂。在该实施例的半导体集成电路1中，通过利用树脂40来密封耦合到带状衬底10的半导体芯片20和加强构件30，可以加强抗弯曲强度。

将进一步讨论该实施例的半导体集成电路1。在半导体集成电路1中，半导体芯片20被布置在带状衬底10上，并且通过使用例如高频和超声波，带状衬底10的内部端子和半导体芯片20的凸起被电力地和机械地耦合在一起。接下来，与半导体芯片20的整个周边平行的框架结构的加强构件30被布置，并且通过使用例如毛细管现象，树脂40被在与半导体芯片20基本上垂直的方向上注入到半导体芯片20和加强构件30之间，以利用树脂来密封在半导体芯片20和加强构件之间的空隙。然后，通过施加热来硬化树脂40，以将加强构件30固定在带状衬底10上。

优选地，在半导体芯片20和加强构件30之间的空隙大约为0.01到0.5mm。通过将在半导体芯片20和加强构件30之间的空隙设置为大约0.01至0.5mm的值，从而产生毛细管现象。因此，通过在半导体芯片20和加强构件30之间注入树脂，加强构件30通过毛细管现象而自对准，并且在加强构件30和带状衬底10之间的空隙以及在加强构件30和半导体芯片20之间的空隙被利用树脂40而密封。

关于在半导体芯片20和加强构件30之间的空隙，通过树脂40的粘性来确定最佳间距。通常地，当半导体芯片20被安装到带状衬底10时，在半导体芯片20和带状衬底10之间的空隙取大约10μm的值。需要使用具有能够填充所述空隙的特性的树脂40，并且因此优选的是，在半导体芯片20和加强构件30之间的空隙取大约0.01至0.5mm的值。大约0.01至0.5mm的值可以根据在加强构件30、带状衬底10、以及半导体芯片20中每一个的表面材料和加工方法，或者树脂40的可湿性而进行变化。

关于树脂40的材料，优选的是，在-50℃至150℃的温度范围内，其热膨胀系数与作为半导体芯片20的材料的硅的热膨胀系数相对较为接近。此外，为了密封半导体芯片20和加强构件30，优选的是，树脂40对于硅和加强构件30而言均具有优良的可湿性。

通过调整树脂40的可湿性，自然地形成了嵌条，并且可以避免应力集中。此外，通过调整可湿性，加强构件30、带状衬底10、以及半导体芯片20可以相互呈现为整体。可以通过调整加强构件30和带状衬底10中的每一个的表面涂覆和表面粗糙度，以及通过选择树脂40的合适材料来调整可湿性。

图2A至2C是沿着图1中的线A-A′截取的图1的半导体集成电路1的截面图。图2A至2C示出了该实施例的半导体集成电路1的第一至第三示例，第一示例使用带状衬底11、半导体芯片21、加强构件31和树脂41，第二示例使用带状衬底12、半导体芯片22、加强构件32以及树脂42，并且第三示例使用带状衬底13、半导体芯片23、加强构件33以及树脂43。

图2A示出了具有矩形截面的加强构件31的半导体集成电路1。图2B示出了具有大致为三角形截面的加强构件32的半导体集成电路1，该三角形截面使用布线衬底12作为底边。图2C示出了具有大致为梯形截面的加强构件33的半导体集成电路1，该梯形截面使用带状衬底13作为底边。

在半导体集成电路1中，在将半导体芯片21至23分别耦合到带状衬底11至13上之后，布置加强构件31至33，并且通过使用毛细管现象，利用树脂41至43来将加强构件31至33密封。因此，如图2A至2C中所示，在半导体芯片21至23和带状衬底11至13之间的空隙，以及在半导体芯片21至23和加强构件31至33之间的空隙被利用树脂41至43来密封。

将对于加强构件31至33的结构进行描述。如图2B中所示，假设加强构件31至33中的每个的高度为h，并且加强构件31至33中的每个的截面宽度为t。加强构件31至33中的每个的高度h可以与半导体芯片的每个的高度相同，但是，优选的是比后者更大。有益的是，对于加强构件30而言，其在被弯曲的方向上较厚，以通过使用小量的框架材料来有效地增加截面模数。因此，因为加强构件31至33与树脂41至43形成整体，所以当弯曲半导体集成电路1时，难以将它们的中心部分向外膨胀。因此，即使加强构件31至33中的每个的截面宽度t较小，也可以增强抗弯曲强度。

如图2B中所示，在相对于带状衬底10的垂直方向中，加强构件30的截面形状较高，并且加强构件30的截面宽度t小于加强构件30的高度h。以此方式，在没有增加芯片尺寸的情况下，半导体芯片20的封装结构的纵向方向中的抗挠刚度得到更有效的增强。

优选的是，加强构件31至33的每个的截面高度比半导体芯片21至23的每个的高度更大，但是如果从树脂41至43中的每个突出的高度太大，则将会导致较大的封装。因此，需要进行适当的调整。

加强构件31至33可以在树脂能够进入到关联的空隙中以确保绝缘的情况下进行导电。然而，如果半导体芯片21至23与加强构件31至33在热膨胀系数上不同，则将会产生热应力，因此优选的是，加强构件31至33均具有与硅的热膨胀系数接近的热膨胀系数，并且具有高的强度。

优选的是，加强构件31至33是绝缘体，或者具有已经被绝缘处理的各自表面。更加具体地，优选的是，加强构件31至33均由陶瓷材料或者具有已经被绝缘处理的表面的不锈钢来形成。通过使用该种材料，可以增强封装强度和散热性能。

通过加强构件30，该实施例的半导体集成电路1可以加强其抗弯曲强度。此外，通过使加强构件30和半导体芯片20利用树脂40而相互形成整体，可以进一步增强抗弯曲强度。因此，当弯曲应力被在芯片的纵向方向上施加到半导体芯片20上时，可以增强挠曲强度。

换言之，依靠加强构件30的其自身截面形状的抗挠刚度，被填充在加强构件30的内侧和外侧面上的树脂40的抗挠刚度，以及基于在加强构件30的内侧和外侧面与树脂40之间的结合的抗挠刚度，可以有效地增强挠曲强度。

因此，根据该实施例，可以通过将带状衬底10、半导体芯片20、以及加强构件30利用树脂40来密封，从而提供具有更高抗弯曲强度的半导体集成电路。

第二实施例

以下将会参考附图来描述本发明的第二实施例。关于与第一实施例中相同的组件，通过与第一实施例中的相同的参考标号来将其识别，并且将会省略对其的详细描述。

图3是示出了根据第二实施例的半导体集成电路2的轮廓的视图。半导体集成电路2包括带状衬底10、半导体芯片20、树脂40、布线50、以及加强构件60。

带状衬底10是可弯曲衬底，其具有用于耦合到半导体芯片20的内部端子(未示出)以及用于将内部端子和外部端子相互耦合的布线50。作为矩形芯片的半导体芯片20被电耦合到带状衬底10，并且提供了与半导体芯片20的整个周边平行的框架结构的加强构件60。树脂40被沿着与半导体芯片20基本上垂直的方向而注入在半导体芯片20和加强构件60之间，以利用树脂40来密封半导体芯片20和加强构件60之间，并且将加强构件60固定到带状衬底10上。

在制造半导体集成电路2时，首先，将加强构件60形成在带状衬底10上。加强构件60没有受到特别的限制，只要保证其所需的强度即可，假设绝缘材料被使用在与带状衬底10耦合的其表面上，从而防止布线50之间的短路。与加强构件30一样，加强构件60也是与半导体芯片20的整个周边基本平行的框架形状，但是其被固定在带状衬底10上。因此，包括带状衬底10的、布置了半导体芯片20的部分是盆形形状。在此之后，注入树脂40，使得半导体芯片20被加强构件60包围。因此，可以防止树脂40的扩散。

将进一步描述第二实施例。图4A至图4C是沿着图1的线B-B′截取的图2A至图2C的半导体集成电路2的截面图。在图4A至图4C中，使用的是带状衬底14至16、半导体芯片21至23、加强构件61至63、以及树脂41至43。图4A示出了具有大致为矩形截面的加强构件61的半导体集成电路2。图4B示出了具有大致为三角形截面的加强构件62的半导体集成电路2，该矩形截面使用带状衬底15的基底来作为底边。图4C示出了具有大致为梯形截面的加强构件63的半导体集成电路2，该梯形截面使用带状衬底16作为底边。在半导体集成电路1的情况下，在安装了半导体芯片20之后布置加强构件60，并且利用树脂40来进行其与带状衬底10的结合，使得树脂40也存在于加强构件60下面。另一方面，在该实施例的半导体集成电路2的情况下，在安装半导体芯片20之前，将图3中所示的加强构件60结合到带状衬底10，使得树脂40仅仅存在于加强构件60和半导体芯片20之间，并且没有重叠在加强构件60和带状衬底10之间。

因此，可以制造具有加强的抗弯曲强度的半导体集成电路。

第三实施例

以下将参考附图来描述本发明的第三实施例。通过与第一和第二实施例相同的参考标号来标示与第一和第二实施例中相同的组件，并且将省略对其的详细描述。

图5似乎出了该第三实施例的半导体集成电路3。半导体集成电路3包括带状衬底10、半导体芯片20、布线50、以及加强构件70。

半导体集成电路3与半导体集成电路1的不同之处在于，其具有在半导体芯片20的纵向方向上几乎平行的板状加强构件70。每个加强构件70的长度大于半导体芯片20的每一长边的长度。每个加强构件70具有与在其他实施例中使用的加强构件相同的截面形状和材料。

在半导体集成电路3的情况下，与半导体集成电路2一样，在将加强构件70固定到带状衬底10之后，注入树脂40。半导体集成电路3的其他部分与半导体集成电路2的相同。

在半导体集成电路3中，可以利用更少量的加强构件70来加强半导体芯片20。

根据本发明，可以在减小芯片厚度的同时，以及在没有很大增加重量的情况下，可以确保COF和TAB封装产品的令人满意的挠曲强度(在纵向方向上的抗挠刚度)。此外，抑制了封装步骤数量的增加，并且传统设备可以几乎完全得以使用。此外，作为整个封装，热容量得到增加，并且通过选择适当的材料可以预期令人满意的散热。

本发明不限于上述的实施例，而是在不脱离本发明的主旨的情况下，可以在本发明范围内根据需要来进行修改。

Claims (12)

1.一种半导体集成电路，其包括：

可弯曲的带状衬底，所述带状衬底包括外部端子、被设置用于耦合到矩形半导体芯片的内部端子、以及用于将所述内部端子和所述外部端子相互耦合的布线；

矩形半导体芯片，所述矩形半导体芯片与所述衬底电耦合；以及

加强构件，所述加强构件用于在所述芯片的纵向方向上对所述衬底之上的所述半导体芯片进行加固，

其中，所述半导体芯片和所述加强构件被利用树脂来进行密封。

2.根据权利要求1所述的半导体集成电路，其中，所述加强构件是与所述半导体芯片的整个周边基本平行的框架形状。

3.根据权利要求1所述的半导体集成电路，其中，所述加强构件是与所述半导体芯片的纵向方向基本平行的板状形状，并且所述加强构件在其纵向方向上的长度大于所述半导体芯片的每一长边。

4.根据权利要求1所述的半导体集成电路，其中，与所述加强构件的纵向方向正交的所述加强构件的截面形状是矩形形状、或者是将所述衬底作为底边的大体上的三角形或梯形形状。

5.根据权利要求1所述的半导体集成电路，其中，所述加强构件的高度大于所述半导体芯片的高度。

6.根据权利要求1所述的半导体集成电路，其中，所述加强构件关于其高度和其截面的所述底边的长度满足以下关系：

所述加强构件的高度＞所述加强构件的截面的所述底边的长度。

7.根据权利要求1所述的半导体集成电路，其中，所述加强构件是绝缘体或者是具有已经被进行绝缘处理的表面的构件。

8.根据权利要求1所述的半导体集成电路，其中，所述加强构件由陶瓷材料或者由具有为绝缘而处理过的表面的不锈钢来形成。

9.根据权利要求1所述的半导体集成电路，其中，在所述加强构件和所述半导体芯片之间存在0.01至0.5mm的空隙。

10.一种用于制造半导体集成电路的方法，包括：

将矩形半导体芯片电耦合到可弯曲的带状衬底，所述带状衬底包括外部端子、被设置用于耦合到所述半导体芯片的内部端子、以及用于将所述外部端子和所述内部端子相互耦合的布线；

提供与所述半导体芯片的整个周边平行的框架结构的加强构件；以及

在与所述半导体芯片基本垂直的方向上，在所述半导体芯片和所述加强构件之间注入树脂，以利用所述树脂来在所述半导体芯片和所述加强构件之间进行密封，并且将所述加强构件固定到所述衬底。

11.根据权利要求10所述的方法，其中，在所述加强构件和所述半导体芯片之间具有大约0.01至0.5mm的空隙，在所述加强构件和所述半导体芯片之间注入所述树脂，通过毛细管现象而使得所述框架结构自对准，并且利用所述树脂来密封在所述框架结构、所述衬底和所述半导体芯片之中的空隙。

12.一种用于制造半导体集成电路的方法，所述半导体集成电路包括可弯曲的带状衬底和电耦合到所述衬底的矩形半导体芯片，所述带状衬底包括：外部端子、被设置用于耦合到所述矩形半导体芯片的内部端子、以及用于将所述内部端子和所述外部端子相互耦合的布线，

所述衬底具有加强构件，该加强构件与被固定到所述衬底的所述半导体芯片的整个周边或者长边平行，

所述方法包括：

在所述半导体芯片和所述加强构件之间注入树脂，以利用所述树脂来在所述半导体芯片和所述加强构件之间进行密封。

Images