[go: up one dir, main page]

CN102144311A - 用于顶栅有机薄膜晶体管的经表面处理的基板 - Google Patents

用于顶栅有机薄膜晶体管的经表面处理的基板 Download PDF

Info

Publication number
CN102144311A
CN102144311A CN2009801343078A CN200980134307A CN102144311A CN 102144311 A CN102144311 A CN 102144311A CN 2009801343078 A CN2009801343078 A CN 2009801343078A CN 200980134307 A CN200980134307 A CN 200980134307A CN 102144311 A CN102144311 A CN 102144311A
Authority
CN
China
Prior art keywords
electrode
transistor
layer
group
residue
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009801343078A
Other languages
English (en)
Inventor
T·库勒
J·伯勒斯
J·卡特尔
J·哈尔斯
C·纽萨姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cambridge Display Technology Ltd
Original Assignee
Cambridge Display Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cambridge Display Technology Ltd filed Critical Cambridge Display Technology Ltd
Publication of CN102144311A publication Critical patent/CN102144311A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H10K10/486—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions the channel region comprising two or more active layers, e.g. forming pn heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/40—Organosilicon compounds, e.g. TIPS pentacene
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

顶栅晶体管的形成方法，该方法包括如下步骤：提供带有源极和漏极的基板，该源极和漏极在其间限定沟道区；处理该沟道区的表面的至少一部分以降低其极性；并在该沟道中沉积半导体层。

Description

用于顶栅有机薄膜晶体管的经表面处理的基板
技术领域
本发明涉及晶体管，特别是有机薄膜晶体管。
背景技术
晶体管可分为两个主要类型：双极结晶体管和场效应晶体管。两种类型均具有包括三个电极的共同结构，其具有在沟道区中设置于其间的半导体材料。双极结晶体管的三个电极称为发射极、集电极和基极，而在场效应晶体管中，三个电极称为源极、漏极和栅极。由于在发射极和集电极之间的电流通过在基极和发射极之间流动的电流进行控制，因此双极结晶体管可描述为电流操作器件。相反，由于源极和漏极之间流动的电流通过栅极和源极之间的电压进行控制，因此场效应晶体管可描述为电压操作器件。
根据是否包括分别传导正电荷载流子(空穴)或负电荷载流子(电子)的半导体材料，晶体管也可分成p型和n型。半导体材料可根据其接收、传导和给予电荷的能力进行选择。半导体材料接收、传导和给予空穴或电子的能力可通过将材料掺杂而增强。
例如，p型晶体管器件可通过选择在接收、传导和给予空穴方面有效的半导体材料，以及选择在从该半导体材料注入和接收空穴方面有效的源极和漏极材料而形成。电极中费米能级与半导体材料的HOMO能级的良好能级匹配能增强空穴注入和接收。相反，n型晶体管器件可通过选择在接收、传导和给予电子方面有效的半导体材料，和选择在向该半导体材料注入电子和自该半导体材料接收电子方面有效的源极和漏极材料而形成。电极中费米能级与半导体材料的LUMO能级的良好能级匹配能增强电子注入和接收。
晶体管可通过沉积薄膜部件以形成薄膜晶体管(TFT)来形成。当有机材料用作这种器件中的半导体材料时，其称为有机薄膜晶体管(OTFT)。有机半导体是一类具有大范围共轭的离域π体系的有机分子，该π体系允许电子的移动。
OTFT可以通过低成本、低温方法如溶液处理进行制造。而且，OTFT与柔性塑料基板兼容，提供了在卷对卷(roll-to-roll)工艺中在柔性基板上大规模制造OTFT的前景。
参见图1，底栅有机薄膜晶体管(OTFT)的一般结构包括沉积于基板10上的栅极12。介电材料的绝缘层11沉积于栅极12上方，并且源极和漏极13、14沉积于介电材料的绝缘层11的上方。源极和漏极13、14间隔开，以在其间限定位于栅极12上方的沟道区。有机半导体(OSC)材料15沉积于源极和漏极13、14之间的沟道区中。OSC材料15可以至少部分地在源极和漏极13、14的上方延伸。
或者，已知在有机薄膜晶体管的顶部上提供栅极以形成所谓的顶栅有机薄膜晶体管。在这样的结构中，源极和漏极沉积于基板上并间隔开，以在其间限定沟道区。有机半导体材料层沉积于源极和漏极之间的沟道区中，并可以至少部分地在源极和漏极上方延伸。介电材料的绝缘层沉积于有机半导体材料上方，并也可以至少部分地在源极和漏极上方延伸。栅极沉积于绝缘层上方并位于沟道区上方。
有机半导体和含有这些半导体的晶体管的性能通常通过测量其“电荷迁移率”(cm2V-1s-1)而进行评价，该迁移率也根据该器件是n沟道器件还是p沟道器件而称为“电子迁移率”或“空穴迁移率”。该测量涉及电荷载流子穿过材料向施加的电场的漂移速度。
现有技术中已知为了降低有机半导体的接触角和改善半导体的分子排列(特别是为了获得高的结晶度)而处理底栅器件的介电层。
例如，Sirringhaus等人[Nature vol 401，p 685-688，1999]公开了自组装单层(SAM)预处理的二氧化硅绝缘体层，其具有影响P3HT的形貌的甲基端基(使用六甲基二硅氮烷形成)，导致OTFT的场效应迁移率改善至0.1cm2/Vs。该途径还已由Wu等人[Appl.Phys.Lett.Vol 86，142101，2005]使用多个烷基链SAMs做出。
Kumaki等人[Appl.Phys.Lett.Vol 90，133511(2007)]公开了将苯乙基三氯硅烷用于预处理具有二氧化硅电介质的底栅器件的电介质层。在该工作中使用的半导体是并五苯的热蒸发膜。得到的器件性能的改善归因于二氧化硅层上水的吸附的降低，该吸附将导致形成陷阱点。
Rawcliffe等人[Chem.Commun.，871-73，2008]已使用稠合的聚噻吩在底栅SiO2器件结构上研究了苯基封端的SAM(使用苯基三氯硅烷形成)。
Park等人，Appl.Phys.Lett.，Vol 91，063514(2007)公开了针对双(三异丙基甲硅烷基乙基)并五苯(TIPS并五苯)有机半导体层使用自组装单层对底栅器件的沟道和电极的组合的预处理。在该工作中，为处理电极触点而选择的SAM是五氟苯硫酚(PFB硫酚)，并且六甲基二硅氮烷(HMDS)用于二氧化硅介电层的表面，该介电层形成器件的沟道区。
上述现有技术涉及底栅器件。在顶栅OTFT器件的开发中，本发明人已发现，这样的器件存在高断路电流(off-current)和差的迁移率的问题。本发明人已确认，这些问题至少部分地来源于沟道中基板表面上存在的基团，例如在玻璃基板的情况下在基板表面上的极性基团。这些基团可来自于清洁工艺(UV臭氧和氧等离子体等)并可以包括羧酸基团和-OH表面基团。在一些情况下，UV臭氧或氧等离子体工艺也可以用于通过对金属表面的改性而降低接触电阻。
这些极性物质可导致在与玻璃基板的界面处将有机半导体掺杂，导致形成导电的“后沟道”，该后沟道使得源漏电流可以在TFT设置为其“断路状态”时流动。这提高断路电流，降低通断比(on/off ratio)和亚阈值摆幅(sub-threshold swing)。这些性能上的降低降低这些器件的应用范围。在其中半导体/基板界面(“后沟道”)远离半导体/电介质界面(晶体管中的现用沟道(active channel))的顶栅器件中，该效应特别成问题。相反，在底栅器件中，“基板”/半导体界面也是电介质/半导体界面。结果，在顶栅器件中更难以将基板/半导体界面处的诱导电荷耗尽，导致断路电流较高。
本发明寻求降低断路电流并提高顶栅器件的迁移率。
发明内容
在第一方面，本发明提供顶栅晶体管的形成方法，该方法包括如下步骤：提供带有源极和漏极的基板，该源极和漏极在其间限定沟道区；处理该沟道区的表面的至少一部分以降低其极性；并在该沟道中沉积半导体层。
可在刚性或柔性基板上制造有机薄膜晶体管。刚性基板可选自玻璃或硅，柔性基板可包括薄的玻璃或塑料，如聚(对苯二甲酸乙二醇酯)(PET)、聚(萘二甲酸乙二醇酯)PEN、聚碳酸酯和聚酰亚胺。
有机半导体材料可通过使用合适的溶剂而变得可溶液处理。示例性的溶剂包括单烷基苯或多烷基苯，例如甲苯和二甲苯；四氢化萘；和氯仿。优选的溶液沉积技术包括旋涂和喷墨印刷。其他溶液沉积技术包括浸涂、辊印和丝网印刷。优选的有机半导体包括并五苯和稠合噻吩。优选的稠合噻吩包括稠合到一个或多个其它芳基上的噻吩，所述其它芳基优选为选自噻吩(例如从而形成二噻吩或二噻吩并噻吩)和苯的一个或多个芳基。有机半导体可以任选地被取代。优选地，有机半导体用增溶基团例如烷基、烷氧基或三烷基甲硅烷基乙炔基取代。在一种优选实施方案中，有机半导体层由材料的混合物形成，例如小分子和聚合物。
限定在源极和漏极之间的沟道长度可最高达500微米，但是优选该长度小于200微米，更优选小于100微米，最优选小于20微米。
栅极可选自宽范围的导电材料，例如金属(例如金、铝、银等)或金属氧化物陶瓷化合物(例如氧化铟锡)。或者，导电聚合物可沉积为栅极。这种导电聚合物可优选使用加成工艺(additive process)例如喷墨印刷或上述其他溶液沉积技术从溶液沉积。
绝缘层包含介电材料，该介电材料选自具有高电阻率的绝缘材料。电介质的介电常数k典型为大约2-3，尽管具有高k值的材料是所希望的，因为OTFT可获得的电容与k成正比，并且漏极电流ID与电容成正比。因而，为了以低工作电压来获得高漏极电流，具有在沟道区内的薄电介质层的OTFT是优选的。
介电材料可以是有机的或无机的。优选的无机材料包括SiO2、SiNx和旋涂玻璃(SOG)。优选的有机材料一般为聚合物并且包括绝缘聚合物，例如聚乙烯醇(PVA)、聚乙烯吡咯烷酮(PVP)、丙烯酸酯类例如聚甲基丙烯酸甲酯(PMMA)以及苯并环丁烷(BCB)(可从Dow Corning公司购得)。绝缘层可以由材料的混合物形成或者包括多层结构。
介电材料可以通过本领域已知的热蒸发、真空处理或层合技术来沉积。或者，可以使用例如旋涂或喷墨印刷技术以及以上所讨论的其它溶液沉积技术将介电材料从溶液沉积。
如果将介电材料由溶液沉积到有机半导体上，则介电材料不应当引起有机半导体的溶解。类似地，如果将有机半导体由溶液沉积到介电材料上，则介电材料不应当被溶解。避免该溶解的技术包括：使用正交溶剂，例如使用不溶解在下层的溶剂用于沉积最上层；以及将在下层交联。
绝缘层的厚度优选小于2微米，更优选为小于500nm。
根据本发明的沟道处理形成了覆盖至少某些、优选全部的沟道区的层。作为替代或者作为补充，该层基本上覆盖基板的整个表面。
该层可以包括聚合物有机层，优选聚合物层。或者，该层包括自组装层，例如自组装单层。
优选地，反应性物质与基板表面上的极性基团反应以形成自组装层。极性基团通常为能够发生解离例如去质子化的基团。优选地，该反应性物质与基板表面上的羟基或酸极性基团反应，分别形成醚或酯基团。这样，产生高的断路电流的极性基团被转变成非极性形式。从例如处理后与处理前相比有机半导体与沟道的降低的接触角可以看出沟道表面的极性的降低。
优选地，该反应性物质包含反应性基团和非极性基团，该反应性基团用于与基板表面上的解离基团反应。因此，该反应性物质与所述极性基团反应以形成具有至少一个非极性基团的残基，所述至少一个非极性基团例如为线性、支化或环状烷基或任选取代的芳基端基，即对于有机半导体材料具有亲和性的基团。优选地，该非极性基团不具有任何解离基团，例如羟基或酸基团。优选地，该非极性基团是烃基。优选地，该非极性基团是共轭基团并可以是半导电基团。这样的残基可以包含以下结构：
Figure BDA0000048636130000051
其中Ar是芳基，L是连接基团或单键，并且其中X1表示与基板表面的键，X2和X3在存在时独立地表示与基板表面的键或者选自以下的取代基：具有1至10个碳原子的任选取代的直链、支化或环状烷基或烯基，或者芳基。应当理解，可以使用其它非极性基团例如烷基或任选取代的并苯(acene)基团来替代Ar基团。键X1(以及存在时的X2和X3)通常通过连接到该反应性物质的Si原子上的离去基团的反应而形成。优选的离去基团为反应性卤素，优选C1。
优选地，连接基团L包括1至10个碳原子的取代或未取代的直链、支化或环状烷基。
在一些优选实施方案中，该残基包含一个或多个以下所示结构：
Figure BDA0000048636130000061
其中X1表示与基板表面的键，X2和X3在存在时独立地表示与基板表面的键或者选自以下的取代基：具有1至10个碳原子的任选取代的直链、支化或环状烷基或烯基，或者芳基。
在一些实施方案中，本发明包括在处理沟道区之前或之后采用用于降低电极的接触电阻的化合物处理源极和漏极的步骤。这形成电极处理层，该层覆盖源极和漏极之一或两者的至少一些表面。该电极处理层可以包括聚合物层。更优选地，该电极处理层包括自组装层，例如自组装单层。优选地，用于降低接触电阻的化合物包括能够与源极和漏极进行化学键合的化合物。更优选地，该化合物包含硫酚或二硫化物，并且源极和漏极包含金、银、铜或其合金。
在一些实施方案中，电极处理层包含在一个或多个电极表面上具有负偶极矩的残基，例如卤化或全卤化残基。在其它实施方案中，电极接触层包含在一个或多个电极表面上具有正偶极矩的残基，例如烷烃残基。
优选地，源极和/或漏极包含铜、银或金。
在一些优选实施方案中，电极接触层包含具有以下结构的残基：
Figure BDA0000048636130000071
其中Y表示吸电子基团，优选选自硝基、氰基、烷氧基(优选甲氧基)和卤素，优选氟，并且Z表示一个或多个硫原子与电极表面之间的键。
在第一方面的替代实施方案中，反应性物质可以包含在活化后形成自由基的反应性基团。这对于塑料基板是特别有利的，其中诸如UV-臭氧处理的处理会损害塑料表面。反应性自由基物质可与受损的表面反应并从而为半导体的沉积提供“修复”的表面。
在第二方面，本发明提供能够通过本发明第一方面的方法获得的晶体管。
在第三方面，本发明提供顶栅晶体管，该晶体管具有在基板和半导体层之间包含有机层的沟道区。该有机层可以是通过本发明第一方面中所述的处理形成的层。
在第四方面，本发明提供根据本发明第三方面的顶栅晶体管的形成方法，该方法包括以下步骤：提供带有源极和漏极的基板，该源极和漏极在其间限定沟道区；在沟道区中在基板上方沉积有机层；并在该有机层上沉积半导体层。
在第五方面，本发明提供薄膜晶体管的形成方法，该方法包括以下步骤：提供源极和漏极，该源极和漏极在其间限定沟道；处理该沟道区的表面的至少一部分以降低其极性；并随后处理该源极和漏极的表面的至少一部分以降低其接触电阻。
本发明第五方面的各个处理步骤可以如本发明第一至第三方面任意之一中所定义。
本发明第五方面可以应用于顶栅器件或底栅器件的形成。
附图说明
图1示出了现有技术的晶体管。
图2示出了根据本发明的晶体管。
图3示出了晶体管制造过程中的阶段。
图4示出了根据本发明的另一晶体管。
图5示出了晶体管制造过程中的阶段。
图6示出了根据本发明的晶体管和现有技术的晶体管的迁移率图。
图7示出了根据本发明的晶体管和现有技术的晶体管的迁移率与沟道长度的关系图。
图8示出了根据本发明的晶体管和现有技术的晶体管在线性和饱和范围内的传递特性(transfer characteristics)。
图9示出了根据本发明的晶体管和现有技术的晶体管的迁移率与沟道长度的关系图。
图10示出了根据本发明的晶体管在线性和饱和范围内的传递特性。
图11示出了根据本发明的晶体管和现有技术的晶体管的接触电阻与栅极偏压的关系图。
图12示出了根据本发明的晶体管的迁移率与沟道长度的关系图。
具体实施方式
根据本发明第一实施方案的晶体管的示意图表示在图2中。
晶体管20包含平面基板22，该基板由玻璃制成，例如硅酸盐玻璃、塑料或旋涂玻璃。金源极24和金漏极26附着在基板22上，所述源极和漏极在其间限定沟道28。非极性自组装层30为基板22的表面加衬(line)。
半导体材料层32覆盖源极24和漏极26并与自组装层30接触。
介电材料层34位于半导体材料32和栅极36之间。
非极性自组装层30的使用提高了迁移率并拓宽了通断电流比，这对于器件例如显示器中的像素元件的开关操作是关键的。
不希望受到具体理论的限制，认为基板30的原始表面通常含有极性羟基。此外，有机残余物例如光致抗蚀剂的分解产生极性物质，这可以产生诸如羧酸基团的物质。这些亲水基团的存在对沟道中的半导体层形成掺杂效应，导致提高的电导率。因而，在短沟道(＜20微米)器件中在高的源-漏场下断路电流急剧升高。通过保护该半导体免受这些极性基团的影响，该掺杂效应显著降低。
图3示出了在施加非极性自组装层之前和之后基板22的示意图。
图3A示出了基板表面上的羟基，而图3B示出了键合到基板上并因而将极性基团封闭的苯乙基硅烷残基，它是用于形成非极性层30的优选残基。
这样的晶体管的制造过程的第一阶段优选为制备源极和漏极24、26。这可以通过公知的金属图案化技术实现，例如在基板上沉积剥离(lift-off)负性光致抗蚀剂并将其曝光并显影，以形成电极的预期形状；蚀刻源极-漏极金属层；或者印刷导电触点。
在蚀刻的图案上施加薄的即3nm的铬层以充当粘合剂，然后施加较厚的即约30nm的金层。
然后将光致抗蚀剂剥离以使图案化电极轮廓留存在基板上。这些电极优选提供长度为5微米或更低至200微米且宽度最高达2mm的沟道。
然后将基板在UV臭氧或氧等离子体设备中清洁大约10分钟。这将基板22和电极24、26表面上存在的任何有机污染物除去和/或分解并使基板的表面暴露。然而，该处理通常将导致形成极性基板表面(尤其是在玻璃基板的情况下)，并导致对基板的损害(尤其是在玻璃基板的情况下)。
在清洁后，可以施加非极性层30。制备目标芳基硅烷的单卤化物、二卤化物或三卤化物的溶液，然后使该溶液与基板表面接触。硅烷溶液可以由注射器、气雾剂、打印机或其它技术分配到基板顶部上，或者可以将基板浸入硅烷溶液中。在最长达几分钟的时间后，通过例如在旋涂机中的旋转将溶液去除。
然后清洗基板22的表面以去除涂覆反应的任何副产物和任何未反应的芳基硅烷，留下附着的自组装层。也可以通过在旋涂机中的旋转或者通过其它技术将任何留存的溶剂去除。
通过在基板上旋涂有机半导体溶液的膜并将留存的主体溶剂干燥掉而沉积半导体材料。涂布OSC的替代方法包括但不限于喷墨印刷、喷涂、LITI和柔性版涂布。
然后将介电材料例如Teflon(RTM)AF2400(DuPont)旋涂到半导体层上并干燥。
最后，通过荫罩(shadow mask)在介电层上沉积铬的薄层(即3nm)和铝的较厚的层(即30nm至50nm)而加入栅极。
根据本发明第二实施方案的晶体管显示在图4中。
晶体管40的结构基本上如以上所述，尽管同样在基板22上具有非极性自组装层，晶体管40还在源极和漏极24、26上包含电极接触层42。
电极接触层42优选包含以氟代亚芳基为末端的残基的自组装层，例如自组装单层。
图5示出了基板22以及源极和漏极24、26，该基板上已施加苯乙基硅烷层。源极和漏极带有全氟苯硫酚(一种优选的电极接触层残基)的自组装层。
通过电极的全氟化表面层提供的负偶极矩与其偶极强度成比例地降低了向半导体中的空穴注入势垒。该接触改性也可以通过从电极边缘为晶体的成核提供晶种而改变OSC的形貌。
晶体管20以基本上与以上针对第一实施方案所述类似的方式进行生产，不同在于制备电极处理层的步骤，它可以在制备沟道处理层之前发生或者更优选地在其后发生。
电极处理层以与沟道处理层大致相同的方式制备。制备期望的取代芳基硫酚或取代芳基二硫化物的溶液并分布到电极的表面上。在等待最长达几分钟后，完成电极处理层，并将过量的溶液通过在旋涂机中的旋转而去除。然后进行润洗，并通过旋涂或其它技术将任何过量的溶剂去除。
在单硫酚能够成功地用于形成电极处理层的同时，二硫酚或三硫酚具有更高的热稳定性并因而具有对于从金属表面脱附而言更高的耐性。
实施例1
以下述方式制造具有沟道处理层的顶栅薄膜晶体管器件：
将一对源极和漏极沉积到玻璃基板的表面上。将3nm的铬层蒸发到该图案上，然后蒸发30nm的金层。然后去除光致抗蚀剂，留下附着在玻璃基板表面上的电极。然后将玻璃基板在UV臭氧设备中清洁10分钟。
通过向10ml甲苯中加入0.05ml苯乙基三氯硅烷并搅拌以保证获得均匀溶液，而制备用于制备沟道处理层的溶液。然后将该溶液通过0.45微米过滤器分配到玻璃基板上以完全覆盖基板，并放置两分钟的时间以使得足够致密的沟道处理层聚集到玻璃表面上。
通过以1000rpm旋涂30秒钟时间而去除沟道处理溶液。
将基板用主体溶剂甲苯润洗以去除沟道处理层的组装反应产生的HCl。将该甲苯通过0.45微米过滤器分配，并在开始旋涂周期之前在基板上留存5秒钟时间。在1000rpm、30秒的整个旋涂周期期间，再在基板上分配甲苯(10ml)。在该阶段，沟道处理步骤完成。
通过由四氢化萘溶液旋涂双(三异丙基甲硅烷基乙基)并五苯(TIPS并五苯)的膜而沉积半导体层，该旋涂在1000rpm下进行60秒，所述溶液每1ml溶剂包含20mg固体。将该膜在100C的干燥氮气气氛中旋涂并干燥5分钟，以从膜中去除主体溶剂。
还由溶液旋涂250nm厚的介电层。使用DuPont Teflon(RTM)AF2400在全氟溶剂(例如可从3M以商品名Fluorinert获得的溶剂FC-75)中的溶液(每1ml溶剂中20mg固体)，在1000rpm下进行旋涂60秒。然后将介电层在80℃干燥10分钟。
为完成器件的制造，经由荫罩(shadow mask)通过热蒸发沉积栅极。通过该荫罩蒸发3nm的铬，然后蒸发30nm至50nm的铝。
通过该方法生产了具有10微米、20微米、30微米、50微米、100微米和200微米的沟道长度的晶体管。
对比实施例1
基本上按实施例1中所述制备了顶栅薄膜晶体管，包括UV臭氧清洁步骤，但是省略了沟道处理步骤。
通过该方法生产了具有10微米、20微米、30微米、50微米、100微米和200微米的沟道长度的晶体管。
对比实施例2
基本上按对比实施例1中所述制备了顶栅薄膜晶体管，但是包括在施加半导体层之前在异丙醇中清洗基板的附加步骤。
通过该方法生产了具有10微米、20微米、30微米、50微米、100微米和200微米的沟道长度的晶体管。
在环境条件下在没有封装的情况下测试这些器件。
测试各个如此生产的器件以得到其饱和迁移率，测试结果显示在图6中。
可以容易地看出，根据对比实施例1制造的器件，特别是根据对比实施例2制造的器件，表现出迁移率值的宽分布。可以注意到，具有较小的沟道长度的器件表现出最低的迁移率。
根据实施例1制造并因而包含自组装非极性单层的器件表现出一致得多的迁移率，无论沟道长度如何。
进一步在图7中显示了迁移率对沟道长度的依赖性，其中针对根据实施例1和根据对比实施例1制造的器件绘出了迁移率与沟道长度的关系。
根据实施例1制造的器件清楚地显示出在所有沟道长度下更高的平均迁移率和最大迁移率，并且表现出低得多的数值分布，如具有10微米和200微米沟道长度的器件中的迁移率之比所展现的，如下表1中所示。
表1
Figure BDA0000048636130000121
在图8中示出了根据实施例1和对比实施例1制造的一些器件的通断电流比。清楚的是，当与没有非极性层但是具有相同的沟道长度的器件相比时，包含非极性层的器件中通断比较大并且摆幅(swing)较低。
实施例2
制造具有沟道预处理层和电极接触层两者的顶栅薄膜晶体管。制造方法与实施例1中所述相同，进一步包括在形成沟道接触层后立即形成电极接触层的步骤。
通过制备五氟苯硫酚在异丙醇中的10mM浓度的溶液并将该溶液通过0.45微米过滤器施加到源极和漏极上而形成电极接触层。在约2分钟后，使用旋涂器将溶液去除。然后将电极在异丙醇中旋转清洗以去除任何留存的未反应的硫酚。
通过该方法生产了具有10微米、20微米、30微米、50微米、100微米和200微米的沟道长度的晶体管。
对比实施例3
如实施例2中所述制备顶栅薄膜晶体管，其具有按所述制备的电极接触层但是省略了沟道层。
通过该方法生产了具有10微米、20微米、30微米、50微米、100微米和200微米的沟道长度的晶体管。
图9绘出了根据实施例1、2和3以及对比实施例1制造的器件的饱和迁移率和沟道长度的关系。
通过根据实施例2制造的器件在所有的沟道长度情况下获得一致地高的迁移率。这是由于降低的接触电阻，如图11中所示。此外，不希望受到任何具体理论的限制，认为在源极和漏极上半导体的强化的结晶可能也有助于增强的效率。
图10显示了根据实施例2制造的器件(即具有沟道和电极处理两者并具有10微米和200微米的长度)的传递特性。可以看出，这些器件均表现出低的断路电流和高的导通电流。这些器件也均表现出很低的亚阈值摆幅。
图11示出了根据实施例1、2和3以及对比实施例1制造的器件的平均接触电阻与栅极偏压的关系图。具有沟道区层和电极处理层两者的实施例3的器件表现出最低的接触电阻。
实施例4
如实施例2中所述制备顶栅薄膜晶体管，不同之处在于在沟道区层之前形成电极接触层。
通过该方法生产了具有10微米、20微米、30微米、50微米、100微米和200微米的沟道长度的晶体管。
图12显示了对于根据实施例2和4制造的器件，平均迁移率和饱和迁移率与沟道长度的关系图。
尽管其中电极接触层在沟道区层之前施加的实施例4器件相对于用UV和臭氧简单清洁的器件提供了改善的特性并表现出与实施例2的器件类似的接触电阻，但是图12表明迁移率较低。不希望受到任何具体理论的限制，认为迁移率的降低是由于缺乏来自电极的结晶成核作用而导致的。

Claims (42)

1.顶栅晶体管的形成方法，该方法包括如下步骤：提供带有源极和漏极的基板，该源极和漏极在其间限定沟道区；处理该沟道区的表面的至少一部分以降低其极性；并在该沟道中沉积半导体层。
2.根据权利要求1的方法，其中该处理包括形成覆盖至少某些、优选全部的沟道区的层的步骤。
3.根据权利要求2的方法，其中该层基本上覆盖基板的整个表面。
4.根据权利要求2或权利要求3的方法，其中该层包括聚合物层。
5.根据权利要求1至3任一项的方法，其中该处理包括使反应性物质与沟道区的至少一部分接触以形成自组装层，例如自组装单层。
6.根据权利要求5的方法，其中该反应性物质与沟道区中的极性基团反应以形成具有至少一个非极性基团的残基，所述至少一个非极性基团例如为线性、支化或环状烷基或任选取代的芳基端基，即对于有机半导体材料具有亲和性的基团。
7.根据权利要求5或权利要求6的方法，其中该自组装层包含具有以下结构的残基：
Figure FDA0000048636120000011
其中Ar是芳基，L是连接基团或单键，并且其中X1表示与基板表面的键，X2和X3独立地表示与基板表面的键或者选自以下的取代基：具有1至10个碳原子的任选取代的直链、支化或环状烷基或烯基，或者芳基。
8.根据权利要求7的方法，其中X2和X3均表示与沟道区表面的键。
9.根据权利要求7或权利要求8的方法，其中连接基团L包括1至10个碳原子的取代或未取代的直链、支化或环状烷基。
10.根据权利要求7至9任一项的方法，其中该残基包含一个或多个以下结构：
Figure FDA0000048636120000021
其中X1表示与基板表面的键，X2和X3在存在时独立地表示与基板表面的键或者选自以下的取代基：具有1至10个碳原子的任选取代的直链、支化或环状烷基或烯基，或者芳基。
11.根据权利要求5至10任一项的方法，其中该反应性物质通过该反应性物质与附着到沟道区上的极性基团的反应键合到沟道区上，该反应从该反应性物质中释放离去基团。
12.根据权利要求5至10任一项的方法，其中该反应性物质包含在活化后形成自由基的反应性基团，其中该反应性物质通过该反应性基团与沟道区表面的反应键合到沟道区上。
13.根据以上权利要求任一项的方法，该方法包括在处理沟道区之前或之后采用用于降低电极的接触电阻的化合物处理源极和漏极之一或两者的步骤，以形成电极处理层，该层覆盖源极和漏极之一或两者的至少一些表面。
14.根据权利要求13的方法，其中该电极处理层包括聚合物层。
15.根据权利要求13的方法，其中该化合物包括能够与源极和漏极进行化学键合以形成自组装层例如自组装单层的化合物。
16.根据权利要求15的方法，其中该化合物包括硫酚或二硫化物，并且源极和漏极包含金、银、铜或其合金。
17.根据权利要求13至16任一项的方法，其中该电极处理层包含在一个或多个电极表面上具有负偶极矩的残基。
18.根据权利要求17的方法，其中该电极处理层包含卤化或全卤化残基，例如氟化残基。
19.根据权利要求17的方法，其中该电极处理层包含具有至少一个吸电子基团的残基，所述吸电子基团优选地选自硝基、氰基、烷氧基。
20.根据权利要求13至16任一项的方法，其中该电极处理层包含在一个或多个电极表面上具有正偶极矩的残基，例如烷烃残基。
21.根据权利要求15至19任一项的方法，其中该电极接触层包含具有以下结构的残基：
Figure FDA0000048636120000031
其中Y表示吸电子基团，优选地选自硝基、氰基、烷氧基(优选甲氧基)和卤素，优选氟，并且Z表示硫原子与电极表面之间的键。
22.能够通过根据以上权利要求任一项的方法获得的晶体管。
23.具有沟道区的顶栅晶体管，该沟道区包含在基板和半导体层之间的有机层。
24.根据权利要求22的晶体管，其中该有机层包括覆盖至少某些、优选全部的沟道区的层。
25.根据权利要求23或权利要求24的晶体管，其中该有机层包括聚合物层。
26.根据权利要求23或权利要求24的晶体管，其中该有机层包括自组装层，例如自组装单层。
27.根据权利要求26的晶体管，其中该自组装层包含具有至少一个非极性基团的残基，所述至少一个非极性基团例如为线性、支化或环状烷基或任选取代的芳基端基，即对于有机半导体材料具有亲和性的基团。
28.根据权利要求27的晶体管，其中该自组装层包含具有以下结构的残基：
Figure FDA0000048636120000041
其中Ar是芳基，L是连接基团或单键，并且其中X1表示与基板表面的键，X2和X3独立地表示与基板表面的键或者选自以下的取代基：具有1至10个碳原子的任选取代的直链、支化或环状烷基或烯基，或者芳基。
29.根据权利要求28的晶体管，其中X2和X3均表示与基板表面的键。
30.根据权利要求28或权利要求29的晶体管，其中连接基团L包括1至10个碳原子的取代或未取代的直链、支化或环状烷基。
31.根据权利要求28或权利要求29的晶体管，其中该残基包含一个或多个以下结构：
Figure FDA0000048636120000042
其中X1表示与基板表面的键，X2和X3在存在时独立地表示与基板表面的键或者选自以下的取代基：具有1至10个碳原子的任选取代的直链、支化或环状烷基或烯基，或者芳基。
32.根据权利要求23至31任一项的晶体管，该晶体管具有源极和漏极，所述源极或漏极之一或两者包含用于降低电极的接触电阻的电极处理层。
33.根据权利要求32的晶体管，其中该电极处理层包括聚合物层。
34.根据权利要求32的晶体管，其中该电极处理层包括自组装层，例如自组装单层。
35.根据权利要求32至34任一项的晶体管，其中该电极处理层包含在一个或多个电极表面上具有负偶极矩的残基。
36.根据权利要求34或35的晶体管，其中该电极处理层通过硫桥化学键合到源极和/或漏极上，并且源极和漏极包含金、银、铜或其合金。
37.根据权利要求35或36的晶体管，其中该电极处理层包含卤化或全卤化残基，例如氟化残基。
38.根据权利要求35或36的晶体管，其中该电极处理层包含具有至少一个吸电子基团的残基，所述吸电子基团优选地选自硝基、氰基、烷氧基。
39.根据权利要求32至34任一项的晶体管，其中该电极处理层包含在一个或多个电极表面上具有正偶极矩的残基，例如烷烃残基。
40.根据权利要求32至38任一项的晶体管，其中该电极接触层包含具有以下结构的残基：
Figure FDA0000048636120000051
其中Y表示吸电子基团，优选地选自硝基、氰基、烷氧基和卤素，优选氟，并且Z表示硫原子与电极表面之间的键。
41.根据权利要求23至40任一项的顶栅晶体管的形成方法，该方法包括以下步骤：提供带有源极和漏极的基板，该源极和漏极在其间限定沟道区；在沟道区中在基板上方沉积有机层；并在该有机层上沉积半导体层。
42.薄膜晶体管的形成方法，该方法包括以下步骤：提供源极和漏极，该源极和漏极在其间限定沟道；处理该沟道区的表面的至少一部分以降低其极性；并随后处理该源极和漏极的表面的至少一部分以降低其接触电阻。
CN2009801343078A 2008-08-08 2009-08-07 用于顶栅有机薄膜晶体管的经表面处理的基板 Pending CN102144311A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB0814534.4 2008-08-08
GBGB0814534.4A GB0814534D0 (en) 2008-08-08 2008-08-08 Transistors
PCT/GB2009/001941 WO2010015833A1 (en) 2008-08-08 2009-08-07 Surface treated substrates for top gate organic thin film transistors

Publications (1)

Publication Number Publication Date
CN102144311A true CN102144311A (zh) 2011-08-03

Family

ID=39790500

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801343078A Pending CN102144311A (zh) 2008-08-08 2009-08-07 用于顶栅有机薄膜晶体管的经表面处理的基板

Country Status (7)

Country Link
US (1) US20110186829A1 (zh)
JP (2) JP2012509573A (zh)
KR (1) KR20110056505A (zh)
CN (1) CN102144311A (zh)
DE (1) DE112009001944T5 (zh)
GB (2) GB0814534D0 (zh)
WO (1) WO2010015833A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013143284A1 (zh) * 2012-03-30 2013-10-03 京东方科技集团股份有限公司 晶体管及其制作方法、阵列基板以及显示器

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5605610B2 (ja) * 2010-04-23 2014-10-15 セイコーエプソン株式会社 有機トランジスタの製造方法
US8916066B2 (en) * 2010-05-27 2014-12-23 Corning Incorporated Polymeric fused thiophene semiconductor formulation
WO2011160754A1 (en) * 2010-06-24 2011-12-29 Merck Patent Gmbh Process for modifying electrodes in an organic electronic device
GB2481644A (en) 2010-07-02 2012-01-04 Cambridge Display Tech Ltd A method of forming an organic thin film transistor
KR101295532B1 (ko) 2010-11-11 2013-08-12 엘지디스플레이 주식회사 플렉시블 평판소자의 제조방법
GB201114215D0 (en) * 2011-08-18 2011-10-05 Cambridge Display Tech Ltd Electronic device
FR2980040B1 (fr) * 2011-09-14 2016-02-05 Commissariat Energie Atomique Transistor organique a effet de champ
US20130319275A1 (en) * 2012-05-30 2013-12-05 Elsie A. Fohrenkamm Method for providing a printed pattern
EP2898552B1 (en) * 2012-09-24 2016-03-23 Wake Forest University Organic thin film transistors and methods of making the same
US9142562B2 (en) 2013-02-21 2015-09-22 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
WO2015074126A1 (pt) * 2013-11-22 2015-05-28 Petróleo Brasileiro S.A. - Petrobras Método para controle da vazão de injeção de fluidos em reservatórios e regulador de fluxo ajustável
WO2015124285A1 (en) * 2014-02-19 2015-08-27 Merck Patent Gmbh Methoxyaryl surface modifier and organic electronic devices comprising such methoxyaryl surface modifier
GB2550145A (en) * 2016-05-10 2017-11-15 Sumitomo Chemical Co Phase separation for enhanced carrier mobility in OTFT devices
JP2020031100A (ja) * 2018-08-21 2020-02-27 凸版印刷株式会社 有機薄膜トランジスタとその製造方法および電子装置
JP7206887B2 (ja) * 2018-12-19 2023-01-18 凸版印刷株式会社 有機薄膜トランジスタおよび電子装置
WO2022171759A1 (en) * 2021-02-10 2022-08-18 Feng Gao A method for manufacturing a composition for use as a transport material of a device, a composition obtained by such a method, a transport layer comprising such a composition, and an electronic device comprising such a transport layer

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7285440B2 (en) * 2002-11-25 2007-10-23 International Business Machines Corporation Organic underlayers that improve the performance of organic semiconductors
JP2004327857A (ja) * 2003-04-25 2004-11-18 Pioneer Electronic Corp 有機トランジスタの製造方法および有機トランジスタ
JP4550389B2 (ja) * 2003-09-12 2010-09-22 株式会社日立製作所 半導体装置
JP4433746B2 (ja) * 2003-09-29 2010-03-17 Ｔｄｋ株式会社 有機電界効果トランジスタ及びその製造方法
JP2005158765A (ja) * 2003-11-20 2005-06-16 Canon Inc 電界効果型有機トランジスタおよびその製造方法
JP2005243822A (ja) * 2004-02-25 2005-09-08 Seiko Epson Corp 薄膜トランジスタの製造方法、薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器
JP4736340B2 (ja) * 2004-03-31 2011-07-27 大日本印刷株式会社 有機半導体構造物、その製造方法及び有機半導体装置
JP4774679B2 (ja) * 2004-03-31 2011-09-14 大日本印刷株式会社 有機半導体装置
JPWO2006054686A1 (ja) * 2004-11-18 2008-06-05 コニカミノルタホールディングス株式会社 有機薄膜トランジスタの製造方法及び有機薄膜トランジスタ
KR100683777B1 (ko) * 2005-05-24 2007-02-20 삼성에스디아이 주식회사 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 평판표시장치
JP2007081164A (ja) * 2005-09-14 2007-03-29 Canon Inc 有機トランジスタ
GB2432044A (en) * 2005-11-04 2007-05-09 Seiko Epson Corp Patterning of electronic devices by brush painting onto surface energy modified substrates
DE102006055067B4 (de) * 2005-12-29 2017-04-20 Lg Display Co., Ltd. Organische Dünnfilmtransistoren und Verfahren zu deren Herstellung
KR100763913B1 (ko) * 2006-04-27 2007-10-05 삼성전자주식회사 박막 트랜지스터의 제조방법
US20070264747A1 (en) * 2006-05-15 2007-11-15 Kuo-Hsi Yen Patterning process and method of manufacturing organic thin film transistor using the same
US20080012014A1 (en) * 2006-07-14 2008-01-17 Jin-Seong Park Thin film transistor, method of preparing the same, and flat panel display device including the thin film transistor
JP2008042097A (ja) * 2006-08-09 2008-02-21 Seiko Epson Corp 電子デバイスおよび電子機器
JP2008085315A (ja) * 2006-08-31 2008-04-10 Toppan Printing Co Ltd 薄膜トランジスタおよびその製造方法
DE102007002119A1 (de) * 2007-01-10 2008-07-17 Samsung SDI Co., Ltd., Suwon Verfahren zur Herstellung eines organischen Dünnfilmtransistors und organischer Dünnfilmtransistor mit einer Zwischenschicht zwischen Substrat und organischer Halbleiterschicht

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
DAISUKE KUMAKI ET AL.: "Air stable, high performance pentacene thin-film transistor fabricated on SiO2 gate insulator treated with β-phenethyltrichlorosilane", 《APPLIED PHYSICS LETTERS》 *
SUNG KYU PARK ET AL.: "High mobility solution processed 6,13-bis(triisopropyl-silylethynyl) pentacene organic thin film transistors", 《APPLIED PHYSICS LETTERS》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013143284A1 (zh) * 2012-03-30 2013-10-03 京东方科技集团股份有限公司 晶体管及其制作方法、阵列基板以及显示器

Also Published As

Publication number Publication date
GB2474406B (en) 2012-06-13
GB201101759D0 (en) 2011-03-16
KR20110056505A (ko) 2011-05-30
WO2010015833A1 (en) 2010-02-11
JP2012509573A (ja) 2012-04-19
GB2474406A (en) 2011-04-13
JP2014143430A (ja) 2014-08-07
DE112009001944T5 (de) 2011-06-16
US20110186829A1 (en) 2011-08-04
GB0814534D0 (en) 2008-09-17

Similar Documents

Publication Publication Date Title
CN102144311A (zh) 用于顶栅有机薄膜晶体管的经表面处理的基板
Wen et al. Recent progress in n‐channel organic thin‐film transistors
US8697504B2 (en) Organic thin film transistors, active matrix organic optical devices and methods of making the same
US8450142B2 (en) Organic thin film transistors
CN102867914B (zh) 电子器件和半导体器件的制造方法
CN102017209A (zh) 有机薄膜晶体管
US20110024728A1 (en) Organic Thin Film Transistors and Methods of Making the Same
KR20080040119A (ko) 디클로로포스포릴기를 함유하는 자기조립단분자막 형성화합물을 이용한 유기박막 트랜지스터의 제조방법
EP2117059B1 (en) Organic Thin Film Transistors
US20120037907A1 (en) Method of Forming Source and Drain Electrodes of Organic Thin Film Transistors by Electroless Plating
US20200225186A1 (en) Ofet-based ethylene gas sensor
US20110053314A1 (en) Method of Fabricating Top Gate Organic Semiconductor Transistors
Choi et al. Effect of SAM layer on bias-stability of inkjet printed TIPS pentacene thin-film transistor
KR20090067728A (ko) 유기 박막 트랜지스터 및 그 제조방법
US9741953B2 (en) Organic field-effect transistor
US20110034033A1 (en) Electronic Devices and Methods of Making the Same Using Solution Processing Techniques
Kim et al. Inkjet Printed Assembly and Electrical Characteristics of Thin-Film Transistors with Hybrid MoS 2-P3HT Semiconductor Layers
Scaldaferri Fabrication and Characterization of Advanced Organic Thin Film Transistors

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110803