CN102131061B

CN102131061B - 调适产生时钟窗口的方法及译码器

Info

Publication number: CN102131061B
Application number: CN2010100046933A
Authority: CN
Inventors: 蔡典儒
Original assignee: Himax Media Solutions Inc
Current assignee: Himax Media Solutions Inc
Priority date: 2010-01-20
Filing date: 2010-01-20
Publication date: 2013-12-04
Anticipated expiration: 2030-01-20
Also published as: CN102131061A

Abstract

一种于译码器中调适产生时钟窗口的方法及其译码器。检测水平同步信号的下降负缘，且决定实际帧码和预设帧码之间的时间差。根据下降负缘及时间差，以决定时钟窗口的开始位置及结束位置。藉此，通过接收前导时钟信号，可于时钟窗口期间执行符号时序复原。

Description

调适产生时钟窗口的方法及译码器

技术领域

本发明涉及通讯技术，特别是涉及一种影像译码器(video decoder)的动态时钟窗口的调适(adaptation)。

背景技术

在传统模拟电视广播系统中，例如在美国国家电视标准委员会(NationalTelevision System Committee，以下简称NTSC)、相位转换线(PhaseAlternating Line，以下简称PLA)或循序色彩存储(Séquentiel couleur àmémoire或Sequential Color with Memory，以下简称SECAM)等系统中，所传送的影像是由一序列的静态图片或帧(frame)所组成。例如，NTSC系统规定每秒传送约30帧，而PAL及SECAM系统则规定每秒传送25帧。每一帧由数百条水平扫描线所组成。例如，在NTSC系统，每一帧含有525条扫描线，其中，奇数扫描线组成一奇图场而偶数扫描线则组成一偶图场。每一帧的水平扫描线不仅含有影像讯息，还含有垂直同步(verticalsynchronization，VSYNC)讯息。垂直同步讯息可于垂直遮没区间(verticalblanking interval，以下简称VBI)传送。例如，在NTSC系统中，编号第1-22条的扫描线为奇图场的垂直同步线，而编号第263-285条的扫描线为偶图场的垂直同步线。垂直同步线并不载送影像讯息，但是可用于同步及均衡(equalization)。

传统模拟广播电视系统利用VBI期间让阴极射线管(cathode ray tube，CRT)内的电磁线圈得以垂直偏转电子束。虽然VBI的需求不存在于现今的数字电视，但是却仍见于现今的数字广播电视系统中，用于载送辅助的讯息(一般称为数据广播(datacasting))提供给观者。在VBI期间，可播送不同种类的讯息，例如，图文电视(teletext)、垂直区间时间码(verticalinterval time code，VITC)、隐藏字幕(closed captioning，CC)、复本管理系统(copy generation management system，CGMS)、宽屏幕信号(widescreensignaling，WSS)及影像编程系统(video programming system，VPS)等等。

于接收端(例如数字电视)，解调器(demodulator)解调所接收的调制信号(modulated signal)。接着，使用影像译码器对解调过的调制信号执行同步及复原讯息。图1显示影像编码器的功能方块图，其包括水平同步器10、垂直同步器12及VBI译码器14。当水平同步器10及垂直同步器12对所接收的影像信号完成水平同步及垂直同步，且分别产生水平同步信号(HSync_Timing)及垂直同步信号(VSync_Timing)之后，VBI译码器14即撷取及复原VBI数据(VBI_Word_Data)。

根据VBI相关协议，于VBI讯息的传送数据主体的前面，通常会藉由开放式系统连接(open system interconnection，以下简称OSI)模型的数据链路层将前置码(preamble)和帧码(frame code)附加上去；其中前置码或为前导时钟(clock run-in)，帧码或为帧开始定义符号(start-of-framedelimiter，以下简称SFD)。图2显示传送分组的例示波形。前置码可用以辅助接收器进行信号电平/信道评估及同步。此外，在接收器中可使用帧码以决定数据主体的起始位置。

在对前置码做水平同步之后，接收器定义并产生一时钟窗口，或称时序(timing)窗口。在时钟窗口的活动期间(active period)，可执行前导时钟的符号(symbol)时序复原。换句话说，时钟窗口涵盖了前导时钟的符号时序复原。图3显示接收分组及其时钟窗口(CLK_Win)。如图3所示，自水平同步信号(HSync_Timing)的下降边缘(falling edge)经过第一标准时序限制(timing constraint)T1_typ之后，即开始进入前导时钟。例如，于图文电视系统-B中，T1_typ的长度为10.1982微秒(μs)。再者，前导时钟的持续时间通常等于第二标准时序限制T2_typ，且帧码的持续时间通常等于第三标准时序限制T3_typ，其中，于图文电视系统-B中，T2_typ及T3_typ分别相当于16符号及8符号，且符号的预设时间为0.1441441微秒。T2和T3相加得到第四时序限制T4的符号长度(亦即，24符号)，且T1和T4相加得到第五时序限制T5的符号长度。下表一显示于一例示系统中，时序限制T1、T2、T3及T4的最小值、标准值及最大值：

表一

时序限制最小值(μs) 标准值(μs) 最大值(μs)

T1 (10.1982-1.0) 10.1982 (10.1982+0.4)

T2 16*(0.1441405) 16*(0.1441441) 16*(0.1441477)

T3 8*(0.1441405) 8*(0.1441441) 8*(0.1441477)

T4 24*(0.1441405) 24*(0.1441441) 24*(0.1441477)

于表一中，根据射频(radio frequency，RF)信道间的符号时间可容许的偏差(deviation)，以决定最小的时序限制的符号时间为0.1441405μs，以及最大的时序限制的符号时间为0.1441477μs。更明确地说，于例示系统中，假设符号时间的最小/最大偏差的比例为百万分之250(parts-per-million，以下简称ppm)。所以，最小/最大偏差为0.0000036，亦即0.1441441*250ppm。如此，最小时序限制的符号时间为0.1441405μs，亦即(0.1441441-0.0000036)μs；且最大时序限制的符号时间为0.1441477μs，亦即(0.1441441+0.0000036)μs。

为考虑不同种类的传送器的不同变异，时钟窗口一般自水平同步信号(HSync_Timing)的下降边缘经过第一最小时序限制T1_min之后被赋能，并于水平同步信号(HSync_Timing)的下降边缘经过第一最大时序限制T1_max加上第二最大时序限制T2_max之后被禁能。虽然此种时钟窗口较为宽松且具固定长度，因而可以确保涵盖任何一种前导时钟。然而，对于符号复原的执行效率却不佳，尤其是当所接收数据的信号噪声比(SNR)不够高时更甚。

鉴于传统时钟窗口无法有效地进行前导时钟的符号时序复原，因此，亟需提出一种新颖的机制，用以调适提供适当、动态且更能抗噪声的时钟窗口，以利符号时序的复原。

发明内容

鉴于上述，本发明实施例的目的之一在于提供一种调适产生时钟窗口的方法及译码器，可适用于不同种类的传送器，用以调适调整时钟窗口，以利符号时序的复原。

根据本发明实施例之一，本发明提供了一种于译码器中调适产生时钟窗口的方法，包含：检测一水平同步信号的下降负缘；决定一实际帧码和一预设帧码之间的时间差；及根据该下降负缘及该时间差，以决定该时钟窗口的一开始位置及一结束位置；藉此，通过接收前导时钟信号，可于该时钟窗口期间执行符号时序复原，其中上述时间差是由下列二变量之一所决定：第一变量代表一实际帧码领先该预设帧码的领先时间，或第二变量代表该实际帧码落后该预设帧码的落后时间，当该预设帧码和接收数据位相互匹配时，即更新该第一变量及该第二变量如下：SFD_Lead+＝((T5_typ-SFD_Lead-TMR1)*Alpha；SFD_Lag-＝((T5_typ+SFD_Lag-TMR1)*Alpha；其中，Alpha为常数；TMR1为自该水平同步信号的下降负缘，直到该预设帧码达到匹配的时间期间；复合运算子“+＝”用以将式子右侧加至该第一变量SFD_Lead；复合运算子“-＝”用以将式子右侧自该第二变量SFD_Lag减除；T5_typ为一预设标准时序限制，其自该水平同步信号的下降负缘开始，直到该实际帧码的结束。

根据本发明另一实施例，本发明还提供了一种可调适产生时钟窗口的译码器，包含：一帧码搜寻单元，用于搜寻一预设帧码和接收数据位之间的匹配，当匹配发生时，即产生一帧码控制信号；一时钟窗口产生器，用以决定一实际帧码和该预设帧码之间的时间差，以及根据一水平同步信号的下降负缘及该时间差，以决定该时钟窗口的一开始位置及一结束位置；及一符号时序复原单元，于该时钟窗口期间，通过接收前导时钟信号，以进行符号时序复原，其中该时钟窗口的范围是由该时钟窗口产生器所决定的开始位置及结束位置所决定，其中上述时间差是由下列二变量之一所决定：第一变量代表一实际帧码领先该预设帧码的领先时间，或第二变量代表该实际帧码落后该预设帧码的落后时间，当该帧码控制信号被赋能时，该时钟窗口产生器更新该第一变量及该第二变量如下：SFD_Lead+＝((T5_typ-SFD_Lead-TMR1)*Alpha；SFD_Lag-＝((T5_typ+SFD_Lag-TMR1)*Alpha；其中，Alpha为常数；TMR1为自该水平同步信号的下降负缘，直到该预设帧码达到匹配的时间期间；复合运算子“+＝”用以将式子右侧加至该第一变量SFD_Lead；复合运算子“-＝”用以将式子右侧自该第二变量SFD_Lag减除，T5_typ为一预设标准时序限制，其自该水平同步信号的下降负缘开始，直到该实际帧码的结束。

附图说明

图1为影像编码器的功能方块图。

图2为传送分组的例示波形图。

图3为接收分组及其时钟窗口(CLK_Win)的示意图。

图4为本发明实施例的VBI译码器的功能方块图。

图5A和图5B为本发明调适产生时钟窗口的流程图。

图6为相关于图5流程的接收分组及时钟窗口示意图。

附图符号说明

10水平同步器

12垂直同步器

14VBI译码器

40时钟窗口产生器

41SFD搜寻单元

42符号时序复原单元

43比特流切片器

44分组组合器

45协定剖析器

51-64步骤

TMR1定时器

HSync_Timing 水平同步信号

VSync_Timing垂直同步信号

T1、T2、T3、T4、T5、T6及T7时序限制

CLK_Win 时钟窗口

Clock 复原时钟

CLK_Win_Bgn时钟窗口的开始位置

CLK_Win_End时钟窗口的结束位置

SFD_Lead、SFD_Lag变数

VBI_Word_Data复原VBI数据

SFD_Detected SFD检测标记

SFD_Found帧码控制信号

Rx_Bit0、Rx_Bit0数据位

Rx_Clk0、Rx_Clk1数据时钟

TH1、TH2、TH3、TH4常数

Packet分组

Video_Signal影像信号

具体实施方式

图4的功能方块图显示本发明实施例的垂直遮没区间(vertical blankinginterval，以下简称VBI)译码器。本实施例可适用于数字接收器及通信系统的一般接收器，用以复原VBI数据。

在本实施例中，时钟窗口产生器40根据水平同步信号(HSync_Timing)以及得自帧码(SFD)搜寻单元41的帧码控制信号(SFD_Found)，调适产生时钟窗口(CLK_Win)。在本实施例中，当发现接收数据位和预设SFD样式之间相互匹配时，即产生帧码控制信号(SFD_Found)或将帧码控制信号赋能。有关时钟窗口产生器40的细节，将于本说明书后面详述。SFD搜寻单元41执行预设SFD样式和接收数据位(Rx_Bit0)之间的完整匹配(fullmatching)或部分匹配(partial matching)。有关SFD搜寻单元41的实施，可参考本案同一申请人的另一件台湾申请案，申请号为98137729，题为「使用增强部分比对的数据接收方法及系统」。

在决定了时钟窗口(CLK_Win)之后，符号时序复原单元42，例如本地振荡器(local oscillator)，复原所接收影像信号(Video_Signal)的时钟或时序。标记为“Clock”的复原时钟可提供给比特流切片器(bit stream slicer)43，用以将接收的影像信号(Video_Signsl)转换为数据位(Rx_CLK0)及所对应的数据时钟(Rx_Clk0)。关于比特流切片器43的实施电路，可参考本案同一中请人的另一件台湾申请案，申请号为98137729，题为「使用增强部分比对的数据接收方法及系统」。

于帧码匹配之后，分组组合器(packet assembler)44自数据主体撷取数据位(Rx_Bitl)，并将其组成分组(packet)。接着，设置于OSI模型的数据链路层的协议剖析器(protocol parser)45解译分组，并执行其它功能，例如执行分组的错误检测和/或更正。

根据本实施例特征之一，可使用图5所示的流程调适产生时钟窗口(CLK_Win)。图6例示相关于图5流程的接收分组及时钟窗口。表一所列的时序限制也可适用于图6。于本说明书及附图中，“max”代表最大、“typ”代表标准，且“min”代表最小。

于步骤51，将变数SFD_Lead及SFD_Lag分别初始化为常数TH1及TH2。在本实施例中，变数SFD_Lead用以代表一实际SFD领先于理想或预设SFD的超前时间(lead time)，而变量SFD_Lag则用以代表一实际SFD落后于理想或预设SFD的落后时间(lag time)。变量SFD_Lead及SFD_Lag可视为实际SFD和预设SFD之间的时间差或误差信号。步骤51可以于系统重设时或者当数据源或射频信道有改变时执行。

接着，于步骤52，决定时钟窗口的开始位置(CLK_Win_Bgn)及结束位置(CLK_Win_End)，分别表示如下：

CLK_Win_Bgn＝T5_typ-T6_typ-SFD_Lead；及

CLK_Win_End＝T5_typ-T7_typ+SFD_Lag；

其中，第六时序限制T6定义为T4_max+TH3，其自时钟窗口(CLK_Win)的开始位置直到领先SFD的结束位置。第七时序限制T7定义为T3_min-TH4，其自时钟窗口的结束位置直到落后的SFD的结束位置。TH3及TH4为常数。时钟窗口的开始位置(CLK_Win_Bgn)及结束位置(CLK_Win_End)皆自水平同步信号的下降负缘起算。于步骤52，将SFD检测标记(SFD_Detected)予以禁能。SFD检测标记将被应用于后续的操作流程。

由于变量SFD_Lead及SFD_Lag为变动的，因此，通过接收周期(reception cycle)，可根据实际SFD的摆动(swing)并根据先前变量SFD_Lead及SFD_Lag的值，因而得以调适地且正确地调整得到时钟窗口的开始位置(CLK_Win_Bgn)及结束位置(CLK_Win_End)。再者，可利用一些统计方法，例如，但不限定于，最小均方(LMS)算法，于经过多个接收周期之后，变量SFD_ead及SFD_Lag即可达到收敛，进而产生最佳或接近最佳的时钟窗口(CLK_Win)，用以刚好涵盖前导时钟周期，或者涵盖具可接受容许范围的前导时钟周期。藉由本实施例所产生的最佳或接近最佳的时钟窗口，其宽度小于传统的时钟窗口(如图3所示)。本领域的技术人员可知，宽度较窄的时钟窗口较不易受到噪声的影响。此外，有限的训练周期(training period)对数据复原是有帮助的。然而，于训练的过程中，宽度较长的时钟窗口将使得剩余的训练周期变少。因此，相较于现有技术，本发明提供一种更能抗噪声且具有更多可用的训练序列。

在本实施例中，使用变量SFD_Lead及SFD_Lag以分别调整时钟窗口的开始位置及结束位置。然而，本领域的技术人员可知，于其它实施例中，亦可仅用单一变数来调适调整时钟窗口的开始位置或结束位置。例如，于一实施例中，使用单一变量SFD_Lead来调整时钟窗口的开始位置(CLK_Win_Bgn)，而整个时钟窗口的长度则保持固定。时钟窗口的开始位置(CLK_Win_Bgn)及结束位置(CLK_Win_End)可定义如下：

CLK_Win_Bgn＝T5_typ-T6_typ-SFD_Lead；及

CLK_Win_End＝CLK_Win_Bgn+T2_max；

其中，T2_max为预设第二最大时序限制，其自时钟窗口的开始位置直到时钟窗口的结束位置。

于另一实施例中，使用单一变量SFD_Lag来调整时钟窗口的结束位置(CLK_Win_End)，而整个时钟窗口的长度则保持固定。时钟窗口的开始位置(CLK_Win_Bgn)及结束位置(CLK_Win_End)可定义如下：

CLK_Win_End＝T5_typ-T7_typ+SFD_Lag；及

CLK_Win_Bgn＝CLK_Win_End-T2_max；

接着，于步骤53，当检测到水平同步信号(HSync_Timming)的下降负缘时，即重置定时器TMR1(步骤54)，并禁能时钟窗口(CLK_Win)(步骤55)。当定时器TMR1计时到达时钟窗口的开始位置(CLK_Win_Bgn)时(步骤56)，即将时钟窗口赋能(步骤57)。接下来，当定时器TMR1计时到达时钟窗口的结束位置(CLK_Win_End)时(步骤58)，则将时钟窗口禁能(步骤59)。

接着，当预设SFD已找到或匹配时(步骤60)，即赋能SFD检测标记(SFD_Detected)(步骤61)，并将变量SFD_Lead及SFD_Lag更新如下：

SFD_Lead+＝((T5_typ-SFD_Lead-TMR1)*Alpha；及

SFD_Lag-＝((T5_typ+SFD_Lag-TMR1)*Alpha；

其中，Alpha为常数且代表LMS算法中的加权(weighting)因子。复合运算子“+＝”用以将式子右侧加到变数SFD_Lead；复合演算子“-＝”则用以将式子右侧自变数SFD_Lag减除。

若未到达第五最大时序限制T5_max(步骤62)，则持续执行步骤60以继续搜寻SFD。如果最后仍没有发现SFD且SFD检测标记(SFD_Detected)维持于禁能(亦即步骤63的“否”分支路径)，此可能表示数据来源有中断。为了让LMS算法能够收敛，将变量SFD_Lead及SFD_Lag增加一常数值(Beta)后(步骤64)，再一次的重新执行整个流程。

以上所述仅为本发明的较佳实施例而已，并非用以限定本发明的权利要求；凡其它未脱离发明所揭示的精神下所完成的等效改变或修饰，均应包含在本发明的权利要求内。

Claims

1.一种于译码器中调适产生时钟窗口的方法，包含：

检测一水平同步信号的下降负缘；

决定一实际帧码和一预设帧码之间的时间差；及

根据该下降负缘及该时间差，以决定该时钟窗口的一开始位置及一结束位置；

藉此，通过接收前导时钟信号，可于该时钟窗口期间执行符号时序复原，

其中上述时间差是由下列二变量之一所决定：第一变量代表一实际帧码领先该预设帧码的领先时间，或第二变量代表该实际帧码落后该预设帧码的落后时间，

当该预设帧码和接收数据位相互匹配时，即更新该第一变量及该第二变量如下：

SFD_Lead+＝(T5_typ-SFD_Lead-TMR1)*Alpha；

SFD_Lag-＝(T5_typ+SFD_Lag-TMR1)*Alpha；

其中，Alpha为常数；TMR1为自该水平同步信号的下降负缘，直到该预设帧码达到匹配的时间期间；复合运算子“+＝”用以将式子右侧加至该第一变量SFD_Lead；复合运算子“-＝”用以将式子右侧自该第二变量SFD_Lag减除；T5_typ为一预设标准时序限制，其自该水平同步信号的下降负缘开始，直到该实际帧码的结束。

2.如权利要求1所述于译码器中调适产生时钟窗口的方法，当该预设帧码和接收数据位相匹配时，即产生一帧码控制信号或将一帧码控制信号赋能。

3.如权利要求2所述于译码器中调适产生时钟窗口的方法，其中上述时钟窗口的开始位置CLK_Win_Bgn及结束位置CLK_Win_End决定如下：

CLK_Win_Bgn＝T5_typ-T6_typ-SFD_Lead；及

CLK_Win_End＝CLK_Win_Bgn+T2_max；

其中，

T6_typ为一预设标准时序限制，其自该时钟窗口的开始位置，直到一领先帧码的结束；及

T2_max为一预设最大时序限制，其自该时钟窗口的开始位置，直到该时钟窗口的结束位置。

4.如权利要求2所述于译码器中调适产生时钟窗口的方法，其中上述时钟窗口的开始位置CLK_Win_Bgn及结束位置CLK_Win_End决定如下：

CLK_Win_End＝T5_typ-T7_typ+SFD_Lag；及

CLK_Win_Bgn＝CLK_Win_End-T2_max；

其中，T7_typ为一预设标准时序限制，其自该时钟窗口的结束位置，直到一落后帧码的结束；及

5.如权利要求1所述于译码器中调适产生时钟窗口的方法，其中该第一变量及该第二变量的值进行统计运算。

6.一种可调适产生时钟窗口的译码器，包含：

一帧码搜寻单元，用于搜寻一预设帧码和接收数据位之间的匹配，当匹配发生时，即产生一帧码控制信号；

一时钟窗口产生器，用以决定一实际帧码和该预设帧码之间的时间差，以及根据一水平同步信号的下降负缘及该时间差，以决定该时钟窗口的一开始位置及一结束位置；及

一符号时序复原单元，于该时钟窗口期间，通过接收前导时钟信号，以进行符号时序复原，其中该时钟窗口的范围是由该时钟窗口产生器所决定的开始位置及结束位置所决定，

当该帧码控制信号被赋能时，该时钟窗口产生器更新该第一变量及该第二变量如下：

SFD_Lead+＝(T5_typ-SFD_Lead-TMR1)*Alpha；

SFD_Lag-＝(T5_typ+SFD_Lag-TMR1)*Alpha；

其中，Alpha为常数；TMR1为自该水平同步信号的下降负缘，直到该预设帧码达到匹配的时间期间；复合运算子“+＝”用以将式子右侧加至该第一变量SFD_Lead；复合运算子“-＝”用以将式子右侧自该第二变量SFD_Lag 减除，T5_typ为一预设标准时序限制，其自该水平同步信号的下降负缘开始，直到该实际帧码的结束。

7.如权利要求6所述可调适产生时钟窗口的译码器，其中上述时钟窗口的开始位置CLK_Win_Bgn及结束位置CLK_Win_End决定如下：

CLK_Win_Bgn＝T5_typ-T6_typ-SFD_Lead；及

CLK_Win_End＝CLK_Win_Bgn+T2_max；

其中，T6_typ为一预设标准时序限制，其自该时钟窗口的开始位置，直到一领先帧码的结束；及

8.如权利要求6所述可调适产生时钟窗口的译码器，其中上述时钟窗口的开始位置CLK_Win_Bgn及结束位置CLK_Win_End决定如下：

CLK_Win_End＝T5_typ-T7_typ+SFD_Lag；及

CLK_Win_Bgn＝CLK_Win_End-T2_max；

其中，

T7_typ为一预设标准时序限制，其自该时钟窗口的结束位置，直到一落后帧码的结束；及

9.如权利要求6所述可调适产生时钟窗口的译码器，其中该第一变量及该第二变量的值于该时钟窗口产生器内进行统计运算。

10.如权利要求6所述可调适产生时钟窗口的译码器，还包括一比特流切片器，其根据该符号时序复原单元所产生的复原时钟，用以将接收信号转换为该数据位。

11.如权利要求6所述可调适产生时钟窗口的译码器，还包括一分组组合器，用以将该帧码搜寻单元所输出的一数据主体组合为分组。

12.如权利要求11所述可调适产生时钟窗口的译码器，其中上述的数据主体包含垂直遮没区间(VBI)讯息。