[go: up one dir, main page]

CN102136428B - 一种锗基肖特基n型场效应晶体管的制备方法 - Google Patents

一种锗基肖特基n型场效应晶体管的制备方法 Download PDF

Info

Publication number
CN102136428B
CN102136428B CN2011100269495A CN201110026949A CN102136428B CN 102136428 B CN102136428 B CN 102136428B CN 2011100269495 A CN2011100269495 A CN 2011100269495A CN 201110026949 A CN201110026949 A CN 201110026949A CN 102136428 B CN102136428 B CN 102136428B
Authority
CN
China
Prior art keywords
germanium
drain
source
preparation
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2011100269495A
Other languages
English (en)
Other versions
CN102136428A (zh
Inventor
李志强
郭岳
安霞
云全新
黄英龙
黄如
张兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN2011100269495A priority Critical patent/CN102136428B/zh
Publication of CN102136428A publication Critical patent/CN102136428A/zh
Priority to DE112011104775.4T priority patent/DE112011104775B4/de
Priority to PCT/CN2011/080777 priority patent/WO2012100563A1/zh
Priority to US13/390,755 priority patent/US20120289004A1/en
Application granted granted Critical
Publication of CN102136428B publication Critical patent/CN102136428B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/165—Tunnel injectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/027—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs
    • H10D30/0277—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs forming conductor-insulator-semiconductor or Schottky barrier source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/258—Source or drain electrodes for field-effect devices characterised by the relative positions of the source or drain electrodes with respect to the gate electrode
    • H10D64/259—Source or drain electrodes being self-aligned with the gate electrode and having bottom surfaces higher than the interface between the channel and the gate dielectric
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种锗基肖特基N型场效应晶体管的制备方法，属于超大规模集成电路(ULSI)工艺制造技术领域。本发明在锗衬底和金属源、漏之间制作一high-k介质薄层。此薄层一方面可以阻挡金属中的电子波函数在半导体禁带当中引入MIGS界面态，同时还能够对锗界面的悬挂键进行钝化；另一方面，由于绝缘介质层的厚度非常薄，电子基本上可以自由通过，所以不会明显增加源漏的寄生电阻。通过此方法，可以减弱费米能级顶扎效应，使费米能级靠近锗的导带位置，使电子势垒降低，从而改善锗基肖特基晶体管的电流开关比，提高NMOS器件的性能。

Description

一种锗基肖特基N型场效应晶体管的制备方法
技术领域
本发明属于超大规模集成电路(ULSI)工艺制造技术领域，具体涉及一种锗基肖特基N型场效应(NMOS)晶体管的制备方法。
背景技术
随着CMOS器件特征尺寸的不断缩小，传统硅基MOS器件的发展逐渐达到物理和技术的双重极限，而载流子迁移率退化成为影响器件性能进一步提升的关键因素。为了提高器件的驱动能力，采用高迁移率沟道材料是一种十分有效的途径。锗材料在低电场下的空穴迁移率是硅材料的4倍，电子迁移率是硅材料的2倍，因此，锗材料作为一种新的沟道材料以其更高、更加对称的载流子迁移率成为高性能MOSFET器件很有希望的发展方向之一。
与硅材料相比，杂质在锗材料中扩散较快且激活率低，因而源漏区掺杂浓度较低并且不易形成浅结，引起锗基MOS器件源漏串联电阻增加，导致器件性能退化。肖特基源漏晶体管能很好克服以上问题而成为一种非常具有发展潜力的结构。它与传统晶体管的主要区别就是它用金属或者金属锗化物源漏替代了传统的高掺杂源漏，源漏和沟道的接触由PN结变成了金属和半导体接触的肖特基结。肖特基源漏晶体管结构不仅避免了杂质固溶度低和扩散快的问题，而且还能保证低电阻率和获得突变源漏结。
锗基肖特基晶体管有如下优势：(1)采用金属或者金属锗化物源漏，源漏寄生电阻显著降低；(2)肖特基晶体管的制备工艺和传统CMOS工艺完全兼容，而且制备过程简单；(3)没有少子注入的肖特基接触不存在寄生三极管效应，因而消除了困扰CMOS电路的闩锁效应；(4)工艺热预算较低，非常有利于高k栅介质、金属栅、应变沟道等工艺集成；(5)锗材料迁移率大、速度特性好，因而锗基器件其高频特性远优于传统的硅基器件。
但是，锗基肖特基晶体管的性能也受到了源漏-沟道肖特基势垒的制约。在锗基肖特基晶体管的源漏与衬底的界面处，由于存在界面态，费米能级被钉扎在锗的价带附近，造成电子势垒较大，空穴势垒较小，从而限制了锗基肖特基晶体管(尤其是NMOS)性能的提升。首先，源端的电子势垒高度是决定开态电流大小的重要因素，较大的电子势垒限制了源端电子的注入，导致器件的开态电流小；其次，漏端的较低的空穴势垒引起关态泄漏电流过大；再者，较大的电子势垒使源端的电子主要以隧穿的方式进入沟道，导致器件的亚阈值斜率变大。总之，电子势垒高度成为影响锗基NMOS肖特基晶体管性能的决定因素之一。为了降低电子的势垒高度，必须减弱或去除费米能级钉扎效应。导致费米能级钉扎有以下两方面的因素：第一，锗半导体表面的悬挂键和缺陷等因素形成的表面态；第二，根据海涅理论，金属的电子波函数在锗中的不完全衰减而导致在锗半导体的禁带当中产生的金属诱导带隙态(MIGS)。另外，锗基MOS器件的栅介质也存在较大的问题，一般需要插入一层界面层以改善栅电容性能。
发明内容
针对上述锗基肖特基NMOS晶体管存在的问题，本发明在其源漏区淀积一薄层的高k介质层来减弱费米能级钉扎效应，降低电子势垒，改善锗基肖特基NMOS晶体管的性能。
下面简述本发明的锗基肖特基NMOS晶体管的一种制备方法，步骤如下：
1-1)  在锗基衬底上制作MOS晶体管结构；
1-2)  源漏区域上淀积一高k介质层，该介质层的光频介电常数ε∞＜4.5以及导带偏移量ΔEC＜2eV；
1-3)  溅射低功函数金属薄膜；
1-4)  形成金属源漏；
1-5)  形成接触孔、金属连线。
步骤1-1)具体包括：
2-1)在衬底上制作隔离区；
2-2)淀积栅介质层；
2-3)形成栅结构；
2-4)形成侧墙结构。
所述步骤1-1)的锗基衬底可以是体锗衬底、锗覆绝缘(GOI)衬底或外延锗衬底。
所述步骤1-2)的绝缘介质层可以采用氧化钇(Y2O3)、氧化铪(HfO2)或氧化锆(ZrO2)等高k介质材料。
所述步骤1-3)的金属薄膜可以为铝膜或其他低功函数金属膜。
所述肖特基晶体管的源、漏制作成提升、凹陷结构或者其他新结构如FinFET等。
与现有技术相比，本发明的有益效果是：
通过在金属源漏和锗衬底之间增加一层厚度为1～3nm的高k绝缘介质层，能有效调制源漏-沟道的肖特基势垒，提升器件的电流开关比，降低器件的亚阈值斜率。此介质层一方面可以阻挡金属中的电子波函数在半导体禁带当中引入的MIGS界面态，另一方面还能够对锗界面的悬挂键进行钝化。同时，由于绝缘介质层的厚度非常薄，电子基本上可以自由通过，所以不会明显增加源漏的寄生电阻。总之，此方法可以减弱费米能级钉扎效应，使费米能级向锗的导带位置移动，降低电子势垒，尤其能改善NMOS器件的性能。与其他材料如氧化铝(Al2O3)等作为绝缘介质层相比，本优选实施例氧化钇(Y2O3)能与锗材料形成良好的界面接触，有效地减弱费米能级钉扎效应，降低肖特基电子势垒；而且氧化钇(Y2O3)还能作为栅介质钝化层；同时制备工艺简单且与硅CMOS工艺兼容。
为了有效抑制费米能级钉扎效应，一般要求绝缘介质层光频介电常数ε∞＜4.5以及导带偏移量ΔEC＜2eV。本发明采用的绝缘层材料是氧化钇(Y2O3)、氧化铪(HfO2)、氧化锆(ZrO2)等高k介质材料。它们的光频介电常数ε∞基本上都在4以下，由此推算出的钉扎系数S一般都大于0.5；而且有实验表明，它们的导带偏移量ΔEC也都在1.5eV左右，其引入的隧穿阻力较小。因此，这些材料都能很好地减弱费米能级钉扎效应，调制源漏-沟道的肖特基势垒。
附图说明
图1为本发明提出的制备锗基NMOS肖特基晶体管的流程图。
具体实施方式
下面结合附图和具体实施方式对本发明作进一步详细描述：
参考图1，本发明提供一优选实施例说明本发明锗基肖特基NMOS晶体管的制备方法，该方法包括如下步骤：
步骤1：提供一块锗基衬底。如图1(a)所示，一块P型半导体锗衬底1，其中半导体锗衬底1可以是体锗衬底、锗覆绝缘(GOI)衬底或外延锗衬底等。
步骤2：制作N阱区域。在锗衬底上淀积氧化硅层并且淀积氮化硅层，通过光刻定义N阱区域，反应离子刻蚀掉N阱区域的氮化硅，并且离子注入N型杂质，比如磷，然后退火驱入制作N阱2，最后去掉注入掩蔽层，完成图如图1(b)所示。
步骤3：实现沟槽隔离。如图1(c)中隔离区3，在锗片上淀积氧化硅和氮化硅层，通过光刻定义出沟槽的位置，之后利用反应离子刻蚀技术刻蚀氮化硅和氧化硅，进而刻蚀锗，形成沟槽，并利用CVD方法淀积氧化硅回填隔离槽，最后利用化学机械抛光技术(CMP)将表面磨平，实现器件间的隔离。器件隔离不局限于浅槽隔离(STI)，也可以采用场氧隔离等技术。
步骤4：在所述有源区上形成栅极介质层。栅介质层可以采用高k介质、二氧化锗、氮氧化锗等材料。在淀积栅介质之前，一般需要用PH3、NH3进行表面钝化处理或淀积一层界面层，如硅(Si)、氮化铝(AIN)、氧化钇(Y2O3)等。本优选实施例先在锗衬底上制作一薄层氧化钇(Y2O3)作为界面层，然后采用ALD方法淀积得到二氧化铪(HfO2)栅介质层4，如图1(d)所示。
步骤5：在所述栅极介质层上形成栅极。栅可以采用多晶硅栅或者金属栅或者FUSI栅等，本实施例采用淀积金属氮化钛(TiN)作为栅，然后光刻定义出栅结构并刻蚀去除多余部分，如图1(e)所示金属栅5。
步骤6：在栅极两侧形成侧墙。侧墙可以通过淀积SiO2或Si3N4并且刻蚀形成侧墙，也可以采用先Si3N4再SiO2的双侧墙。如图1(f)所示，本实施例采用淀积二氧化硅并且干法刻蚀的方法，在栅的两侧可以形成一个隔离结构6(侧墙结构)。
步骤7：源漏区域淀积的一高k介质层。该高k介质层通过淀积薄层金属后氧化或者ALD直接淀积得到，由于此薄层用于调节源漏-沟道的势垒，要求介质层光频介电常数ε∞＜4.5以及导带偏移量ΔEC＜2eV。氧化钇(Y2O3)、氧化铪(HfO2)、氧化锆(ZrO2)等高k介质材料都满足以上要求，本优选实施例采用氧化钇(Y2O3)，其厚度约为1～3nm，如图1(g)中薄层7所示。
步骤8：溅射低功函数金属薄膜，可采用铝(Al)、钛(Ti)、钇(Y)等金属，本优选实施例为铝。可以采用物理气相淀积方式，如蒸镀或溅射，在半导体衬底上淀积一层铝膜8，其厚度范围在50～500nm，如图1(h)所示。
步骤9：形成金属源漏。如图1(i)所示，通过光刻定义图形然后刻蚀形成源漏结构，得到金属源漏9。
步骤10：形成接触孔、金属连线。用化学汽相淀积方法淀积氧化层，光刻定义出开孔位置并刻蚀二氧化硅，形成接触孔；然后溅射金属层，比如Al、Al-Ti等，并光刻定义出连线图形，经过刻蚀后，即形成金属连线图形，最后通过低温退火过程合金，形成金属连线层10。最后完成图如图1(j)所示。
本发明提出了一种锗基肖特基NMOS晶体管的制备方法。此方法不但降低了锗基NMOS源漏处电子的势垒高度，改善了锗基肖特基NMOS晶体管的电流开关比，提升了锗基肖特基NMOS晶体管的性能，而且与硅CMOS技术完全兼容，保持了工艺简单的优势。相对于现有工艺制备方法，所述半导体器件结构及其制造方法简单有效地提升锗基肖特基NMOS晶体管的性能。
以上通过优选实施例详细描述了本发明所提出的制备方法，本领域的技术人员应当理解，以上所述仅为本发明的优选实施例，在不脱离本发明实质的范围内，可以对本发明的器件结构做一定的变形或修改，例如源漏结构也可采用提升、凹陷源漏结构或者其他新结构如FinFET等；其制备方法也不限于实施例中所公开的内容，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (6)

1.一种锗基肖特基N型场效应晶体管的制备方法，具体步骤如下：
1-1)在锗基衬底上制作MOS晶体管结构；
1-2)源漏区域上淀积一高k介质层，所述高k介质层为氧化钇、氧化铪或氧化锆，该介质层的光频介电常数ε∞＜4.5以及导带偏移量ΔEC＜2eV；
1-3)溅射低功函数金属薄膜；
1-4)形成金属源漏；
1-5)形成接触孔、金属连线。
2.如权利要求1所述的制备方法，其特征在于，步骤1-1)具体包括：
2-1)在衬底上制作隔离区；
2-2)淀积栅介质层；
2-3)形成栅结构；
2-4)形成侧墙结构。
3.如权利要求1所述的制备方法，其特征在于，所述锗基衬底是体锗衬底、锗覆绝缘衬底(GOI)或外延锗衬底。
4.如权利要求1所述的制备方法，其特征在于，所述肖特基晶体管的源、漏制作成提升、凹陷结构或者FinFET。
5.如权利要求1所述的制备方法，其特征在于，高k介质层的厚度为1～3nm。
6.如权利要求1所述的制备方法，其特征在于，所述步骤1-3)的金属薄膜为铝膜或其他低功函数金属膜。 
CN2011100269495A 2011-01-25 2011-01-25 一种锗基肖特基n型场效应晶体管的制备方法 Active CN102136428B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN2011100269495A CN102136428B (zh) 2011-01-25 2011-01-25 一种锗基肖特基n型场效应晶体管的制备方法
DE112011104775.4T DE112011104775B4 (de) 2011-01-25 2011-10-14 Verfahren zur Herstellung eines Schottky-n-Kanal-Feldeffekttransistors auf Germaniumbasis
PCT/CN2011/080777 WO2012100563A1 (zh) 2011-01-25 2011-10-14 一种锗基肖特基n型场效应晶体管的制备方法
US13/390,755 US20120289004A1 (en) 2011-01-25 2011-10-14 Fabrication method of germanium-based n-type schottky field effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011100269495A CN102136428B (zh) 2011-01-25 2011-01-25 一种锗基肖特基n型场效应晶体管的制备方法

Publications (2)

Publication Number Publication Date
CN102136428A CN102136428A (zh) 2011-07-27
CN102136428B true CN102136428B (zh) 2012-07-25

Family

ID=44296169

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011100269495A Active CN102136428B (zh) 2011-01-25 2011-01-25 一种锗基肖特基n型场效应晶体管的制备方法

Country Status (4)

Country Link
US (1) US20120289004A1 (zh)
CN (1) CN102136428B (zh)
DE (1) DE112011104775B4 (zh)
WO (1) WO2012100563A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102136428B (zh) * 2011-01-25 2012-07-25 北京大学 一种锗基肖特基n型场效应晶体管的制备方法
CN102938415B (zh) * 2011-08-16 2015-07-08 中国科学院微电子研究所 半导体器件及其制造方法
CN102832135A (zh) * 2012-09-05 2012-12-19 北京大学 锗、三五族半导体材料衬底上制备FinFET的方法
CN103151254A (zh) 2013-03-18 2013-06-12 北京大学 一种锗基肖特基结的制备方法
CN104157570B (zh) * 2013-05-15 2017-07-21 中芯国际集成电路制造(上海)有限公司 一种高压晶体管及其制备方法
CN103594518B (zh) * 2013-11-08 2016-09-21 清华大学 金属源漏结构及其形成方法
KR20160050431A (ko) * 2014-10-29 2016-05-11 삼성전자주식회사 Ｍｉｓ 접합을 가지는 메모리 소자와 그 제조방법
CN105336628B (zh) * 2015-09-25 2018-10-19 武汉新芯集成电路制造有限公司 一种晶圆表面键合工艺及一种半导体器件结构
CN112611721B (zh) * 2020-12-09 2022-05-13 北京邮电大学 宽带太赫兹手性鉴别器件及圆极化波选择器
CN116130514B (zh) * 2022-12-19 2025-12-16 西安电子科技大学 一种低电阻率欧姆接触的Ge n型沟道场效应晶体管结构及其制备方法
CN118073188B (zh) * 2024-04-18 2024-07-02 上海陛通半导体能源科技股份有限公司 多功能栅介质层结构、具有其的半导体器件及制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005015629A1 (de) * 2003-07-25 2005-02-17 Forschungszentrum Jülich GmbH Verfahren zur herstellung eines kontaktes und elektro­nische bauelement, umfassend derartige kontakte
JP2009135227A (ja) * 2007-11-29 2009-06-18 Toshiba Corp 半導体装置の製造方法および半導体装置
WO2009136095A3 (fr) * 2008-04-11 2009-12-30 Centre National De La Recherche Scientifique (C.N.R.S) Procédé de fabrication de transistors mosfet complémentaires de type p et n, et dispositif électronique comprenant de tels transistors, et processeur comprenant au moins un tel dispositif
CN101635262A (zh) * 2009-08-07 2010-01-27 北京大学 一种锗基肖特基晶体管的制备方法
CN101866953A (zh) * 2010-05-26 2010-10-20 清华大学 低肖特基势垒半导体结构及其形成方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1593145A2 (en) * 2002-10-30 2005-11-09 Amberwave Systems Corporation Methods for preserving strained semiconductor layers during oxide layer formation
JP4146859B2 (ja) * 2004-11-30 2008-09-10 松下電器産業株式会社 半導体装置の製造方法
US7485503B2 (en) * 2005-11-30 2009-02-03 Intel Corporation Dielectric interface for group III-V semiconductor device
US8178939B2 (en) * 2009-06-21 2012-05-15 Sematech, Inc. Interfacial barrier for work function modification of high performance CMOS devices
CN102136428B (zh) 2011-01-25 2012-07-25 北京大学 一种锗基肖特基n型场效应晶体管的制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005015629A1 (de) * 2003-07-25 2005-02-17 Forschungszentrum Jülich GmbH Verfahren zur herstellung eines kontaktes und elektro­nische bauelement, umfassend derartige kontakte
JP2009135227A (ja) * 2007-11-29 2009-06-18 Toshiba Corp 半導体装置の製造方法および半導体装置
WO2009136095A3 (fr) * 2008-04-11 2009-12-30 Centre National De La Recherche Scientifique (C.N.R.S) Procédé de fabrication de transistors mosfet complémentaires de type p et n, et dispositif électronique comprenant de tels transistors, et processeur comprenant au moins un tel dispositif
CN101635262A (zh) * 2009-08-07 2010-01-27 北京大学 一种锗基肖特基晶体管的制备方法
CN101866953A (zh) * 2010-05-26 2010-10-20 清华大学 低肖特基势垒半导体结构及其形成方法

Also Published As

Publication number Publication date
US20120289004A1 (en) 2012-11-15
DE112011104775T5 (de) 2013-10-31
CN102136428A (zh) 2011-07-27
WO2012100563A1 (zh) 2012-08-02
DE112011104775B4 (de) 2015-05-28

Similar Documents

Publication Publication Date Title
CN102136428B (zh) 一种锗基肖特基n型场效应晶体管的制备方法
US8865543B2 (en) Ge-based NMOS device and method for fabricating the same
CN102222687B (zh) 一种锗基nmos器件及其制备方法
CN103594376B (zh) 一种结调制型隧穿场效应晶体管及其制备方法
CN104269439B (zh) 一种嵌入层异质结隧穿场效应晶体管及其制备方法
CN101699617A (zh) 自对准的隧穿场效应晶体管的制备方法
CN103258846A (zh) 双栅极横向mosfet
CN101887917A (zh) 一种场效应晶体管及其制备方法
CN104201195B (zh) 一种无结场效应晶体管及其制备方法
CN102074583A (zh) 一种低功耗复合源结构mos晶体管及其制备方法
CN102945861B (zh) 条形栅调制型隧穿场效应晶体管及其制备方法
CN104201205B (zh) 一种芯‑壳场效应晶体管及其制备方法
CN103560144B (zh) 抑制隧穿晶体管泄漏电流的方法及相应的器件和制备方法
CN104157686B (zh) 一种环栅场效应晶体管及其制备方法
CN101777586B (zh) 一种混合结型源漏场效应晶体管及其制备方法
CN103377946B (zh) 一种半导体结构及其制造方法
CN104134697B (zh) 一种非对称肖特基源漏晶体管及其制备方法
CN104241397A (zh) 一种双层肖特基势垒mos晶体管及其制备方法
CN102117833A (zh) 一种梳状栅复合源mos晶体管及其制作方法
CN104157687B (zh) 一种垂直环栅隧穿晶体管及其制备方法
CN106898552A (zh) 一种锗基mos晶体管的制备方法
CN104134701B (zh) 一种杂质分凝肖特基源漏器件及其制备方法
CN103367128A (zh) 超陡倒掺杂沟道的形成方法、半导体器件及其制造方法
US20160190318A1 (en) Semiconductor device and manufacturing method thereof
CN100389501C (zh) 一种肖特基势垒mos晶体管及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: BEIJING UNIV.

Effective date: 20130528

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Free format text: FORMER OWNER: BEIJING UNIV.

Effective date: 20130528

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 100871 HAIDIAN, BEIJING TO: 100176 DAXING, BEIJING

TR01 Transfer of patent right

Effective date of registration: 20130528

Address after: 100176 No. 18, Wenchang Avenue, Beijing economic and Technological Development Zone

Patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Peking University

Address before: 100871 Beijing the Summer Palace Road, Haidian District, No. 5

Patentee before: Peking University