[go: up one dir, main page]

CN102124357A - 测试装置及测试方法 - Google Patents

测试装置及测试方法 Download PDF

Info

Publication number
CN102124357A
CN102124357A CN2009801321191A CN200980132119A CN102124357A CN 102124357 A CN102124357 A CN 102124357A CN 2009801321191 A CN2009801321191 A CN 2009801321191A CN 200980132119 A CN200980132119 A CN 200980132119A CN 102124357 A CN102124357 A CN 102124357A
Authority
CN
China
Prior art keywords
signal
test
clock
domain
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009801321191A
Other languages
English (en)
Inventor
寒竹秀介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of CN102124357A publication Critical patent/CN102124357A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31725Timing aspects, e.g. clock distribution, skew, propagation delay
    • G01R31/31726Synchronization, e.g. of test, clock or strobe signals; Signals in different clock domains; Generation of Vernier signals; Comparison and adjustment of the signals
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31725Timing aspects, e.g. clock distribution, skew, propagation delay
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31727Clock circuits aspects, e.g. test clock circuit details, timing aspects for signal generation, circuits for testing clocks

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种测试装置,对包括相互非同步动作的多个块的被测试设备进行测试的测试装置中,包括与多个块分别相应设置的多个域测试单元以及控制多个域测试单元的主体单元,其中,主体单元包括生成提供给多个域测试单元中的每一个基准动作时钟的基准动作时钟生成部,以及生成针对多个域测试单元中的每一个指示测试开始的测试开始信号的测试开始信号生成部,多个域测试单元中的每一个包括根据基准动作时钟生成测试时钟的测试时钟生成部,生成根据通过测试时钟生成部所得到的测试时钟对多个块中的相应块进行测试的测试信号,多个域测试单元中的每一个,以接收到测试开始信号为条件来开始测试信号的生成。

Description

测试装置及测试方法
技术领域
本发明涉及测试被测试设备的测试装置及测试方法。本申请与下述日本申请相关,且主张来自下述日本申请的优先权。关于认可通过参照文献而编入的指定国,将下述申请所记载的内容通过参照而编入本申请中,成为本申请的一部分。
日本专利申请2008-211123申请日2008年8月19日
背景技术
对电子设备等被测试设备进行测试的测试装置,向被测试设备提供与被测试设备的动作频率对应频率的测试信号,通过比较被测试设备的输出信号和预先确定的期望值信号来实施被测试设备的测试。例如,专利文献1所述的测试装置具备:根据预先确定的频率的第一基准时钟来提供第一测试图案的测试模块、根据频率可变的第二基准时钟来提供第二测试图案的测试模块、生成第一基准时钟和第二基准时钟的时钟提供部。
专利文献1所述的测试装置具有第一相位同步部,所述第一相位同步部使第二基准时钟和第一测试速率同步,所述第一测试速率是根据第一基准时钟所生成的,其表示向被测试设备提供第一测试图案的周期。由此,上述测试装置针对具有不同动作频率的多个块的被测试设备,能够使多个块同时动作来实施测试,能够实施具有再现性的测试(参照专利文献1)。
专利文献1:日本申请公开2004-361343号公报
发明内容
试模块的数量,连时钟提供部的数量也随之增加。另外,在专利文献1所述的测试装置中,由时钟提供部提供的第二基准时钟在多个域间作为共同的基准时钟来使用。因此,在域数量多时,域间的测试速率略微偏离小的整数比的情况等中,通过降低第二基准时钟的频率来进行应对。例如,在第一域的测试周期信号频率为200Mbps、第二域的测试周期信号频率为401Mbps的情况下,共同的基准信号频率被设定为1MHz这样的低值。
在专利文献1所述的测试装置中,第二基准时钟作为设在各域中的PLL电路的基准时钟来使用,因此在第二基准时钟不具有PLL带域的十倍左右的频率的情况下,将有基准频率的伪值(spurious)未被充分去除的现象。导致PLL电路的精度恶化。
因此,在本发明的一个方面,提供一种其目的在于能够解决上述问题的测试装置以及测试方法。该目的是通过权利要求中的独立权利要求所述的特征的组合来达成的。另外,从属权利要求规定了本发明的更有利的具体例子。
为了解决上述问题,在本发明的第一方式中,提供一种测试装置,根据从外部提供的信号对包括相互非同步地动作的多个块的被测试设备进行测试,测试装置包括:与多个块分别对应设置的多个域测试单元;以及,控制多个域测试单元的主体单元,主体单元包括:基准动作时钟生成部,该基准动作时钟生成部生成提供给多个域测试单元中的每一个的基准动作时钟;以及测试开始信号生成部,生成部生成对多个域测试单元中每一个指示开始测试的测试开始信号。多个域测试单元中的每一个,包括根据基准动作时钟生成测试时钟的测试时钟生成部,并根据测试时钟生成部所得到的测试时钟,生成用于测试多个块中相应块的测试信号,多个域测试单元中的每一个,以接收到测试开始信号为条件,开始测试信号的生成。
在上述测试装置中,多个域测试单元分别可以还包括倍增测试时钟生成部,所述倍增测试时钟生成部生成具有由测试时钟生成部取得到的测试时钟的倍增频率的倍增测试时钟,多个域测试单元中的每一个可以生成,按照倍增测试时钟生成部所取得的倍增测试时钟的周期,对多个块中的每一个进行测试的测试信号。
在本发明的第二方式中,提供一种测试方法,是使用测试装置来对被测试设备进行测试的方法,所述测试装置包括与被测试设备的多个块分别对应设置的多个域测试单元以及控制多个域测试单元的主体单元。其中,该测试方法包括如下步骤:主体单元生成基准动作时钟,将基准动作时钟提供给多个域测试单元中的每一个的步骤;主体单元,生成对多个域测试单元中的每一个指示开始测试的测试开始信号的步骤;主体单元,对多个域测试单元中的每一个提供测试开始信号的步骤;多个域测试单元中的每一个,根据基准动作时钟生成测试时钟的步骤;多个域测试单元中的每一个,以接收到测试开始信号为条件,根据测试时钟,开始生成对多个块中的相应块的进行测试的测试信号的步骤;以及多个域测试单元中的每一个使用测试信号,对多个块中的相应块分别测试的步骤。
上述测试方法,可以还包括:多个域测试单元中的每一个,生成具有测试时钟的倍增频率的倍增测试时钟的步骤;以及多个域测试单元中的每一个,生成按照倍增测试时钟的周期来对多个块中的每一个进行测试的测试信号的步骤。
为了解决上述问题,在本发明的第三方式中,提供一种测试装置,包括测试域,所述测试域包括:第一周期信号产生部,该第一周期信号产生部输入相位调整信号,并根据相位调整信号来调整所产生的周期信号的相位;第二周期信号产生部,该第二周期信号产生部输入第一周期信号产生部所产生的周期信号作为基准时钟,产生周期信号的倍增频率的倍增周期信号;以及测试部,该测试部将第二周期信号产生部所产生的倍增周期信号作为测试周期信号输入,按照测试周期信号的周期执行被测试设备的测试。
上述测试装置,可以还包括其它测试域,所述其它测试域包括:第三周期信号产生部,该第三周期信号产生部输入相位调整信号,并根据相位调整信号来调整所产生的其它周期信号的相位;以及其它测试部,该其它测试部输入第三周期信号产生部所产生的其它周期信号作为其它测试周期信号,按照其它测试周期信号的周期来执行其它被测试设备的测试。上述测试装置,可以通过共同的相位调整信号,使测试域的测试周期信号和其它测试域的其它测试周期信号同步。在上述测试装置中,第一周期信号产生部,作为周期信号产生按照可动作时钟的跃迁区时(transition timing)跃迁的周期脉冲信号,以及,表示周期信号的周期区时和周期脉冲信号的跃迁区时之间的相位差的相位差数据。
上述测试装置,可以固定第二周期信号产生部的倍增比,根据第一周期信号产生部所产生的周期信号的周期来改变倍增周期信号的周期。
在本发明的第四方式中,提供一种测试方法,包括:第一周期信号产生步骤,输入相位调整信号,根据相位调整信号来调整所产生的周期信号的相位;第二周期信号产生步骤,将在第一周期信号产生步骤中产生的周期信号作为基准时钟输入,并产生周期信号的倍增频率的倍增周期信号;以及测试步骤,按照在第二周期信号产生步骤中产生的倍增周期信号的周期,执行被测试设备的测试。
此外,上述发明的概要没有列举出本发明的全部必要特征。另外,这些特征群的子组合也还能够构成发明。
附图说明
图1概要性地表示与本发明的一个实施方式有关的测试装置100的结构的一个例子;
图2概要性地表示第一域104的结构的一个例子;
图3概要性地表示第二域106的结构的一个例子;
图4概要性地表示第一周期信号40的一个例子;
附图标记说明
10:被测试设备;14:被测试块;16:被测试块;40:第一周期信号;42:动作时钟;44:周期脉冲信号;46:相位差数据;48:波形;100:测试装置;102:主体;104:第一域;106:第二域;122:动作时钟生成部;124:相位调整信号生成部;210:第一周期信号产生部;214:周期信号波形整形部;220:第二周期信号产生部;230:测试部;232:图案产生部;234:波形整形部;236:逻辑比较部;310:第三周期信号产生部;330:测试部。
具体实施方式
下面,通过发明的实施方式来说明本发明,但是下面的实施方式不是限定与权利要求范围有关的发明。另外,实施方式中说明的特征的组合不一定全部都是发明的解决手段所必需的。
图1概要性地示出与本发明的一个实施方式有关的测试装置100的结构的一个例子。测试装置100对被测试设备10进行测试。被测试设备10包括被测试块14和被测试块16。被测试块14和被测试块16,可以是被测试设备10中动作频率不同的多个块。例如,被测试设备10包括动作频率不同的中央处理装置和存储器控制装置的情况下,被测试块14可以是中央处理装置,被测试块16可以是存储器控制装置。
在本实施方式中,虽然说明了被测试设备10具有动作频率不同的多个块的情况,但是被测试设备10不限于此。例如,被测试设备10可以是一个半导体芯片。
测试装置100包括:主体102、第一域104以及第二域106。第一域104,可以是测试域的一个例子。第二域106,可以是其它测试域的一个例子。第一域104和第二域106,可以是域测试单元的一个例子。在本实施方式中,测试装置100包括多个第一域104和多个第二域106。
测试装置100,可以根据从外部提供的信号,对具有相互非同步动作的多个块的被测试设备进行测试。例如,被测试块14和被测试块16相互非同步动作的情况下,第一域104和第二域106分别对应于被测试块14和被测试块16而设置。
主体102,可以控制第一域104和第二域106。主体102可以具有动作时钟生成部122,所述动作时钟生成部122生成分别提供给第一域104和第二域106的动作时钟。动作时钟,可以是测试装置100的动作基准的时钟。动作时钟,可以是基准动作时钟的一个例子。
主体102生成相位调整信号PCsig,并提供给第一域104和第二域106。相位调整信号PCsig,调整第一域104和第二域106之间的相位。
提供相位调整信号PCsig的目的是,例如使在第一域104和第二域106之间开始测试的区时一致。可以通过共同的相位调整信号PCsig使下述的第一测试周期信号和第二测试周期信号同步。由此,第一域104和第二域106之间的相位的同步管理变得容易。主体102可以保存从第一域104和第二域106提供的测试结果。
相位调整信号PCsig,可以是分别对第一域104和第二域106指示测试开始的测试开始信号的一个例子。主体102,可以包括生成相位调整信号PCsig的相位调整信号生成部124。相位调整信号生成部124,可以是测试开始信号生成部的一个例子。主体102,可以分别对第一域104和第二域106提供测试开始信号。主体102也可以在重新开始临时停止的测试时,为了分别向第一域104和第二域106指示测试开始,而提供相位调整信号PCsig。主体102,可以是主体单元的一个例子。
第一域104对被测试块14进行测试。例如,第一域104将第一测试信号提供给被测试块14,通过比较来自被测试块14的输出信号和预先确定的第一期望值信号来实施被测试块14的测试。第一测试信号可以包括与被测试块14的动作频率相应的频率。第一域104可以在内部产生规定第一测试信号周期的第一测试周期信号。第一域104可以以第一测试周期信号的周期来执行被测试块14的测试。第一域104可以将得到的测试结果提供给主体102。第一测试周期信号可以是测试时钟的一个例子。
第二域106对被测试块16进行测试。例如,第二域106将第二测试信号提供给被测试块16,并通过比较来自被测试块16的输出信号和预先确定的第二期望值信号来实施对被测试块16进行的测试。第二测试信号,可以具有与被测试块16的动作频率相应的频率。第二域106,可以在内部产生规定第二测试信号周期的第二测试周期信号。第二域106,可以以第二测试周期信号的周期来执行被测试块16的测试。第二域106,可以将得到的测试结果提供给主体102。第二测试周期信号,可以是测试时钟的一个例子。
图2概要性地示出第一域104的结构的一个例子。第一域104包括:第一周期信号产生部210、周期信号波形整形部214、第二周期信号产生部220以及测试部230。
在第一周期信号产生部210中,输入从主体102提供的相位调整信号PCsig。使第一周期信号产生部210产生第一周期信号。第一周期信号规定第二周期信号产生部220的基准时钟的周期。第一周期信号的相位是根据相位调整信号PCsig来调整的。第一周期信号,可以是周期信号的一个例子。另外,第一周期信号,也可以包含以动作时钟的跃迁区时进行跃迁的周期脉冲信号以及表示第一周期信号的周期区时和周期脉冲信号的跃迁区时之间的相位差的相位差数据。
第一周期信号产生部210,将第一周期信号提供给周期信号波形整形部214。通过以上结构,能够不考虑第一域104的测试速率和第二域106的测试速率之间的关系来选择第一周期信号的频率。
周期信号波形整形部214,将从第一周期信号产生部210提供的第一周期信号整形为适合于第二周期信号产生部220的基准时钟的波形。例如,周期信号波形整形部214可以根据从第一周期信号产生部210提供的周期脉冲信号以及相位差数据来对波形进行整形。周期信号波形整形部214,将整形后的波形提供给第二周期信号产生部220。
作为基准时钟,对第二周期信号产生部220输入第一周期信号产生部210所产生的第一周期信号。第二周期信号产生部220,产生包括第一频率信号的倍增频率的倍增周期信号。第二周期信号产生部220将倍增周期信号提供给测试部230。倍增周期信号规定提供给被测试块14的第一测试信号的周期。第二周期信号产生部220,例如可以是PLL电路,与第一周期信号的相位同步,高精度地产生具有第一周期信号的倍增频率的倍增周期信号。
根据第一周期信号和第一周期信号生成的基准时钟,可以是测试时钟的一个例子。第一周期信号产生部210,可以是测试时钟生成部的一个例子。第一周期信号产生部210,可以使用计数器、触发电路等根据动作时钟生成任意波形或者任意的频率信号。在本实施方式中,说明了根据第一周期信号产生部210所产生的第一周期信号,周期信号波形整形部214进行波形整形,生成上述基准时钟的情况。但是,基准时钟的生成方法不限于此。例如,也可以由第一周期信号产生部210输出波形被整形后的基准时钟。
倍增周期信号,可以包括根据第一周期信号生成的基准时钟的倍增频率。第二周期信号产生部220,可以是倍增测试时钟生成部的一个例子。另外,根据第一周期信号生成的基准时钟,可以具有从主体102提供的动作时钟的M/N倍的频率。在本说明书中,M和N表示自然数。M和N不包括0。
通过改变第一周期信号和第二周期信号产生部220的倍增比中的至少一个,能够调整倍增周期信号的周期。例如,可以固定第二周期信号产生部220的倍增比,根据第一周期信号产生部210所产生的第一周期信号的周期改变倍增周期信号的周期。即,可以通过改变第一周期信号的周期来调整倍增周期信号的周期。此时,在将PLL电路作为第二周期信号产生部220使用的情况下,PLL电路的Loop常数变为固定。由此,第二周期信号产生部220的设计变得容易,能够减小硬件规模。
作为第一测试周期信号对测试部230输入第二周期信号产生部220所产生的倍增周期信号。第一测试周期信号规定提供给被测试块14的第一测试信号的周期。测试部230以第一测试周期信号的周期来执行被测试块14的测试。
测试部230包含图案产生部232、波形整形部234以及逻辑比较部236。图案产生部232和波形整形部234中,输入由第二周期信号产生部220提供的倍增周期信号。图案产生部232生成与第一测试信号相对应的图像信号,并提供给波形整形部234。图案信号规定第一测试信号的数据图案。图案产生部232生成与第一测试信号相对应的第一期望值信号,并提供给逻辑比较部236。
波形整形部234将由图案产生部232提供的图案信号和从第二周期信号产生部220提供的倍增周期信号波形为适于被测试块14测试的波形。波形整形部234将整形后的波形提供给被测试块14。逻辑比较部236接收被测试块14的输出信号。逻辑比较部236比较被测试块14的输出信号和由图案产生部232提供的第一期望值信号,并判断被测试块14的好坏。逻辑比较部236,可以将测试结果提供给主体102。
图3概要性地表示第二域106的结构的一个例子。第二域106包括第三周期信号产生部310和测试部330。第三周期信号产生部310具有与第一周期信号产生部210几乎相同的结构。测试部330具有与测试部230相同的结构,包含图案产生部232、波形整形部234以及逻辑比较部236。因此,关于第三周期信号产生部310和测试部330,以与第一周期信号产生部210以及测试部230的不同点为中心进行说明,关于其它有时省略说明。
在第三周期信号产生部310中,输入由主体102提供的相位调整信号PCsig。第三周期信号产生部310产生第二周期信号。第二周期信号规定提供给被测试块16的第二测试信号的周期。第二周期信号,可以是其它周期信号的一个例子。第三周期信号产生部310,将第二周期信号提供给测试部330。第二周期信号的相位是根据相位调整信号PCsig来调整的。通过以上结构,能够抑制对构成测试装置100的其它结构要素的影响,并且调整第二测试信号等的相位。
第二周期信号,可以是测试时钟的一个例子。第三周期信号产生部310,可以是测试时钟生成部的一个例子。
在测试部330中,第三周期信号产生部310所产生的第二周期信号,作为第二测试周期信号输入。第二测试周期信号规定提供给被测试块16的第二测试信号的周期。测试部330是以第二测试周期信号的周期来执行被测试块16的测试。在测试部330中,向图案产生部232和波形整形部234输入由第三周期信号产生部310提供的第二周期信号。
在测试部330中,图案产生部232生成与第二测试信号相对应的图案信号,并提供给波形整形部234。图案产生部232生成与第二测试信号相对应的第二期望值信号,并提供给逻辑比较部236。
在测试部330中,波形整形部234将由图案产生部232提供的图案信号和由第三周期信号产生部310提供的第二周期信号,整形为适于被测试块16测试的波形。波形整形部234将整形后的波形提供给被测试块16。
在测试部330中,逻辑比较部236接收被测试块16的输出信号。逻辑比较部236比较被测试块16的输出信号和由图案产生部232提供的第二期望值信号,并判断被测试块16的好坏。
第一域104根据通过第一周期信号产生部210所得到的第一周期信号来生成对相应的被测试块14进行测试的第一测试信号。第一域104,可以根据通过第二周期信号产生部220所得到的倍增周期信号来生成对相应的被测试块14进行测试的第一测试信号。第二域106根据通过第三周期信号产生部310所得到的第二周期信号来生成对相应的被测试块16进行测试的第二测试信号。第一域104以及第二域106分别可以以接收到相位调整信号PCsig为条件,根据动作时钟,开始第一周期信号以及第二周期信号的生成。第一域104以及第二域106分别可以以接收到相位调整信号PCsig为条件,开始第一测试信号和第二测试信号的生成。
图4概要性地表示第一周期信号产生部210所产生的第一周期信号40的一个例子。如图4所示,第一周期信号40可以包含以动作时钟42的跃迁区时进行跃迁的周期脉冲信号44以及表示第一周期信号40的周期区时和周期脉冲信号44的跃迁区时之间的相位差的相位差数据46。即,第一周期信号产生部210可以将周期脉冲信号44和相位差数据46生成第一周期信号40。动作时钟42,可以是基准动作时钟的一个例子。
由此,不依赖于动作时钟的频率,能够生成具有任意频率的第一周期信号40。其结果是,即使在域间的测试速率略微偏离小的整数比的情况下,第一周期信号产生部210不依赖于第二测试周期信号的频率,只要根据第一测试周期信号的频率和第二周期信号产生部220的增倍比来产生第一周期信号40即可。此外,第三周期信号产生部310所产生的第二周期信号,也可以具有与第一周期信号40相同的结构。
用图4,以生成动作时钟42的频率为125MHz、频率为100MHz的第一周期信号40的情况为例来说明周期脉冲信号44和相位差数据46。例如,在0ns的时间中,周期脉冲信号44在动作时钟42从L逻辑跃迁到H逻辑的区时,从L逻辑跃迁到H逻辑。此时,相位差数据46表示0ns。由此,能够表示与周期脉冲信号44同时,第一周期信号40的周期区时从L逻辑跃迁到H逻辑。
可以设定周期脉冲信号44,使得从L逻辑跃迁到H逻辑后,经过规定的时间,再从H逻辑跃迁到L逻辑。例如在本实施方式中,设定周期脉冲信号44使得从L逻辑跃迁到H逻辑之后,经过4ns的时间,然后再从H逻辑跃迁到L逻辑。
接着,在8ns的时间中,周期脉冲信号44从L逻辑跃迁到H逻辑。此时,相位差数据46表示2ns。由此,能够表示周期脉冲信号44从L逻辑跃迁到H逻辑之后,相位经过2ns,然后第一周期信号40的周期区时从L逻辑跃迁到H逻辑。
如此,生成包含周期脉冲信号44和相位差数据46的第一周期信号40。第一周期信号40被提供给周期信号波形整形部214,并被整形为适于第二周期信号产生部220的基准时钟的波形48。如图4所示,波形48具有10ns的周期。
通过采用以上结构,测试装置100能够任意地调整第一测试周期信号和第二测试周期信号的相位。因此,由于通过共同的相位调整信号PCsig使第一测试周期信号和第二测试周期信号同步,所以即使在被测试块14和被测试块16的动作频率不同的情况下,第一域104和第二域106之间的相位的同步管理变得容易。
此外,在本实施方式中,虽然说明了测试装置100包括多个第一域104和多个第二域106的情况,但是测试装置100的结构不限于此。例如,测试装置100既可以只包括一个第一域104,也可以分别各包括一个第一域104和第二域106。
此外,被测试块14和被测试块16,也可以是被测试设备的一个例子。在本实施方式中,说明了测试装置100使用多个第一域104和多个第二域106来对同一被测试设备的不同块进行测试的情况。但是,测试装置100不限于此。测试装置100既可以对相同种类的被测试设备进行测试,也可以对不同种类的被测试设备进行测试。另外,第一域104和第二域106也可以对不同被测试设备的不同块进行测试。
通过以上记载,公开了下面的测试方法。即公开的测试方法包括:第一周期信号产生步骤,该第一周期信号产生步骤包括输入相位调整信号,并根据相位调整信号来调整所产生的周期信号的相位;第二周期信号产生步骤,该第二周期信号产生步骤包括将在周期信号产生步骤中产生的周期信号作为基准时钟输入,并产生周期信号的倍增频率的倍增周期信号;以及测试步骤,该测试步骤包括以在第二周期信号产生步骤中产生的测试周期信号的周期,执行被测试设备的测试。
通过以上记载,公开了下面的测试方法。即公开了一种测试方法,使用测试装置来对被测试设备进行测试,所述测试装置包括与被测试设备的多个块分别对应设置的多个域测试单元以及控制多个域测试单元的主体单元,其中,该测试方法具备如下步骤:主体单元生成基准动作时钟,向多个域测试单元中的每一个提供基准动作时钟的步骤;多个域测试单元中的每一个,生成具有基准动作时钟的M/N(其中,M和N表示自然数)倍频率的测试时钟的步骤;多个域测试单元中的每一个,根据测试时钟,生成对多个块中的相应块进行测试的测试信号的步骤;以及多个域测试单元中的每一个,使用测试信号,对多个块中的相应块进行测试。
以上,虽然使用实施方式来说明了本发明,但是本发明的技术范围并不限定于上述实施方式所述的范围。本领域技术人员应该清楚,能够在上述实施方式中施以多种变换或者改良。从专利的权利要求中可清楚地获知,这种变换或者改良的方式也应该包含在本发明的技术范围内。
权利要求书、说明书、及附图中所示的装置、系统、程序,方法中的动作、顺序、步骤,以及步骤等的各处理的执行顺序,如果未特别明示“在…….之前”,“先于……”等,或者除非在后面的处理中使用前面的处理的输出,则应该认为可以以任意的顺序来实现。关于权利要求书、说明书及附图中的动作流程,为方便虽然使用“首先”、“而后”等进行说明,但并不意味着必须按照所述顺序实施。

Claims (10)

1.一种测试装置,根据由外部提供的信号,对包括相互非同步动作的多个块的被测试设备进行测试,其特征在于,所述测试装置包括:
与所述多个块分别对应设置的多个域测试单元;以及
控制所述多个域测试单元的主体单元;
所述主体单元包括:
基准动作时钟生成部,所述基准动作时钟生成部生成提供给所述多个域测试单元中的每一个的基准动作时钟;以及
测试开始信号生成部,生成对所述多个域测试单元中的每一个指示开始所述测试的测试开始信号;
所述多个域测试单元中的每一个,包括
根据所述基准动作时钟生成测试时钟的测试时钟生成部,并根据所述测试时钟生成部所得到的所述测试时钟,生成用于测试所述多个块中相应块的测试信号;
所述多个域测试单元中的每一个,以接收到所述测试开始信号为条件,开始所述测试信号的生成。
2.根据权利要求1所述的测试装置,其特征在于,
所述多个域测试单元中的每一个还包括倍增测试时钟生成部,所述倍增测试时钟生成部生成具有由所述测试时钟生成部取得的所述测试时钟的倍增频率的倍增测试时钟;
所述多个域测试单元中的每一个生成按照所述倍增测试时钟生成部所取得的所述倍增测试时钟的周期,对所述多个块中的每一个进行测试的所述测试信号。
3.一种测试装置,其特征在于,包括测试域,所述测试域具有:
第一周期信号产生部,所述第一周期信号产生部输入相位调整信号,并根据所述相位调整信号调整所产生的周期信号的相位;
第二周期信号产生部,所述第二周期信号产生部输入所述第一周期信号产生部所产生的所述周期信号作为基准时钟,产生所述周期信号的倍增频率的倍增周期信号;以及
测试部,所述测试部将所述第二周期信号产生部所产生的所述倍增周期信号作为测试周期信号输入,按照所述测试周期信号的周期执行被测试设备的测试。
4.根据权利要求3所述的测试装置,其特征在于,还包括其它测试域,所述其它测试域包括:
第三周期信号产生部,所述第三周期信号产生部输入所述相位调整信号,并根据所述相位调整信号调整所产生的其它周期信号的相位;以及
其它测试部,所述其它测试部输入所述第三周期信号产生部所产生的所述其它周期信号作为其它测试周期信号,按照所述其它测试周期信号的周期执行其它被测试设备的测试。
5.根据权利要求4所述的测试装置,其特征在于,
通过共同的所述相位调整信号,使所述测试域的所述测试周期信号和所述其它测试域的所述其它测试周期信号同步。
6.根据权利要求5所述的测试装置,其特征在于,
所述第一周期信号产生部,作为所述周期信号产生按照动作时钟的跃迁区时跃迁的周期脉冲信号以及表示所述周期信号的周期区时和所述周期脉冲信号的跃迁区时之间的相位差的相位差数据。
7.根据权利要求3至6中任意一项所述的测试装置,其特征在于,
固定所述第二周期信号产生部的倍增比,根据所述第一周期信号产生部所产生的所述周期信号的周期改变所述倍增周期信号的周期。
8.一种测试方法,是使用测试装置对所述被测试设备进行测试的方法,所述测试装置包括与被测试设备的多个块分别对应设置的多个域测试单元以及控制所述多个域测试单元的主体单元,所述测试方法包括如下步骤:
所述主体单元生成基准动作时钟,将所述基准动作时钟提供给所述多个域测试单元中的每一个;
所述主体单元生成对所述多个域测试单元中的每一个指示开始测试的测试开始信号;
所述主体单元,对所述多个域测试单元中的每一个提供所述测试开始信号;
所述多个域测试单元中的每一个,根据所述基准动作时钟生成测试时钟;
所述多个域测试单元中的每一个,以接收到所述测试开始信号为条件,根据所述测试时钟,开始生成对所述多个块中的相应块进行测试的测试信号;以及,
所述多个域测试单元中的每一个使用所述测试信号,对所述多个块中的相应块分别进行测试。
9.根据权利要求8所述的测试方法,其特征在于,还包括:
所述多个域测试单元中的每一个,生成具有所述测试时钟的倍增频率的倍增测试时钟的步骤;以及
所述多个域测试单元中的每一个,生成按照所述倍增测试时钟的周期对所述多个块中的每一个进行测试的测试信号的步骤。
10.一种测试方法,其特征在于,包括:
第一周期信号产生步骤,输入相位调整信号,根据所述相位调整信号调整所产生的周期信号的相位;
第二周期信号产生步骤,将在所述第一周期信号产生步骤中产生的所述周期信号作为基准时钟输入,并产生所述周期信号的倍增频率的倍增周期信号;以及
测试步骤,按照在所述第二周期信号产生步骤中产生的所述倍增周期信号的周期,执行被测试设备的测试。
CN2009801321191A 2008-08-19 2009-08-19 测试装置及测试方法 Pending CN102124357A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008211123 2008-08-19
JP2008-211123 2008-08-19
PCT/JP2009/003954 WO2010021131A1 (ja) 2008-08-19 2009-08-19 試験装置および試験方法

Publications (1)

Publication Number Publication Date
CN102124357A true CN102124357A (zh) 2011-07-13

Family

ID=41707021

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801321191A Pending CN102124357A (zh) 2008-08-19 2009-08-19 测试装置及测试方法

Country Status (4)

Country Link
US (1) US20110248733A1 (zh)
JP (1) JPWO2010021131A1 (zh)
CN (1) CN102124357A (zh)
WO (1) WO2010021131A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107613862A (zh) * 2015-05-29 2018-01-19 国立大学法人九州大学 皮肤电阻测定装置
US20240094288A1 (en) * 2020-12-07 2024-03-21 Taiwan Semiconductor Manufacturing Company Ltd. Circuit screening system and circuit screening method

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106921535A (zh) * 2015-12-25 2017-07-04 中兴通讯股份有限公司 自动化测试方法及装置
TWI763411B (zh) * 2021-03-31 2022-05-01 瑞昱半導體股份有限公司 晶片線性度測試方法與系統以及線性度訊號提供裝置
US12517173B2 (en) * 2024-03-05 2026-01-06 Rohde & Schwarz Gmbh & Co. Kg Test and/or measurement system

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10160808A (ja) * 1996-11-28 1998-06-19 Advantest Corp Ic試験装置
JP2006179144A (ja) * 2004-12-24 2006-07-06 Fujitsu Ltd Icの高速試験方法及び装置
CN101095059A (zh) * 2004-11-03 2007-12-26 泰拉丁公司 用于控制电子电路中可变延迟的装置和方法
CN101103277A (zh) * 2004-11-22 2008-01-09 泰拉丁公司 自动测试设备中具有用于同步的接口的仪器
JP2008064467A (ja) * 2006-09-04 2008-03-21 Advantest Corp 装置および試験装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4036554B2 (ja) * 1999-01-13 2008-01-23 富士通株式会社 半導体装置およびその試験方法、および半導体集積回路
JP4394788B2 (ja) * 1999-05-10 2010-01-06 株式会社アドバンテスト 遅延時間判定装置
JP4118463B2 (ja) * 1999-07-23 2008-07-16 株式会社アドバンテスト タイミング保持機能を搭載したic試験装置
JP4251800B2 (ja) * 2001-11-08 2009-04-08 株式会社アドバンテスト 試験装置
DE10392225T5 (de) * 2002-01-18 2005-01-27 Advantest Corp. Prüfvorrichtung
JP4002811B2 (ja) * 2002-10-04 2007-11-07 株式会社アドバンテスト マルチストローブ生成装置、試験装置、及び調整方法
US7131040B2 (en) * 2003-05-12 2006-10-31 Kingston Technology Corp. Manifold-Distributed Air Flow Over Removable Test Boards in a Memory-Module Burn-In System With Heat Chamber Isolated by Backplane
JP4354236B2 (ja) * 2003-09-12 2009-10-28 株式会社アドバンテスト 試験装置
DE60324429D1 (de) * 2003-09-17 2008-12-11 Verigy Pte Ltd Singapore Kanal mit verschiedenen Taktregionen
WO2005069487A1 (ja) * 2004-01-20 2005-07-28 Advantest Corporation パルス幅調整回路、パルス幅調整方法、及び半導体試験装置
JP4351941B2 (ja) * 2004-03-26 2009-10-28 株式会社アドバンテスト 試験装置及び試験方法
US8134383B2 (en) * 2007-02-20 2012-03-13 Fujitsu Semiconductor Limited LSI test apparatus, LSI test method, and computer product
WO2009025020A1 (ja) * 2007-08-20 2009-02-26 Advantest Corporation 試験装置、試験方法、および、製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10160808A (ja) * 1996-11-28 1998-06-19 Advantest Corp Ic試験装置
CN101095059A (zh) * 2004-11-03 2007-12-26 泰拉丁公司 用于控制电子电路中可变延迟的装置和方法
JP2008519286A (ja) * 2004-11-03 2008-06-05 テラダイン・インコーポレーテッド 電子回路内の可変遅延を制御するための方法及び装置
CN101103277A (zh) * 2004-11-22 2008-01-09 泰拉丁公司 自动测试设备中具有用于同步的接口的仪器
JP2008525761A (ja) * 2004-11-22 2008-07-17 テラダイン・インコーポレーテッド 自動試験装置における同期用インターフェースを有する機器
JP2006179144A (ja) * 2004-12-24 2006-07-06 Fujitsu Ltd Icの高速試験方法及び装置
JP2008064467A (ja) * 2006-09-04 2008-03-21 Advantest Corp 装置および試験装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107613862A (zh) * 2015-05-29 2018-01-19 国立大学法人九州大学 皮肤电阻测定装置
US20240094288A1 (en) * 2020-12-07 2024-03-21 Taiwan Semiconductor Manufacturing Company Ltd. Circuit screening system and circuit screening method

Also Published As

Publication number Publication date
WO2010021131A1 (ja) 2010-02-25
JPWO2010021131A1 (ja) 2012-01-26
US20110248733A1 (en) 2011-10-13

Similar Documents

Publication Publication Date Title
US9735787B2 (en) Frequency synthesizer with dynamic phase and pulse-width control
CN1934455B (zh) 测试装置与测试方法
US9397670B2 (en) Edge generator-based phase locked loop reference clock generator for automated test system
US6275057B1 (en) Semiconductor test system having high frequency and low jitter clock generator
US7061286B2 (en) Synchronization between low frequency and high frequency digital signals
CN101419483A (zh) 基于锁相环的时钟发生器及时钟发生方法
JPWO2010010603A1 (ja) クロック乗せ換え回路およびそれを用いた試験装置
CN102124357A (zh) 测试装置及测试方法
KR20150007522A (ko) 클럭 지연 검출회로 및 이를 이용하는 반도체 장치
JP4649480B2 (ja) 試験装置、クロック発生装置、及び電子デバイス
US20040107230A1 (en) Random number generator
JPWO2009075091A1 (ja) 試験装置、試験方法、測定装置、および、測定方法
CN104702249A (zh) 一种具有猝发同步功能的信号发生器
US5903745A (en) Timing generator for plural reference clocks
JP4621050B2 (ja) クロック乗替装置、及び試験装置
JP4293840B2 (ja) 試験装置
CN104965169A (zh) 全自动ic电信号测试装置及测试方法
US20120306539A1 (en) Fractional-n clock generator and method thereof
JP2016192596A (ja) データ信号発生装置及びデータ信号発生方法
EP4160231B1 (en) Method and circuit for measuring setup time of timing unit
KR101007563B1 (ko) 지연고정루프회로
JP2007127460A (ja) 半導体集積回路
JPWO2008047685A1 (ja) ジッタ印加装置、ジッタ印加方法、試験装置、及び通信チップ
JP2004012175A (ja) Pll内蔵回路の評価方法、pll内蔵回路の評価システム、及びpll内蔵回路
JPH026770A (ja) テスターのタイミング信号発生回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110713