[go: up one dir, main page]

CN102084478A - 制造包括注入离子步骤以稳定粘接键合界面的结构的方法 - Google Patents

制造包括注入离子步骤以稳定粘接键合界面的结构的方法 Download PDF

Info

Publication number
CN102084478A
CN102084478A CN200980126223XA CN200980126223A CN102084478A CN 102084478 A CN102084478 A CN 102084478A CN 200980126223X A CN200980126223X A CN 200980126223XA CN 200980126223 A CN200980126223 A CN 200980126223A CN 102084478 A CN102084478 A CN 102084478A
Authority
CN
China
Prior art keywords
thin layer
implantation
interface
implanted
ions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200980126223XA
Other languages
English (en)
Inventor
K·布德尔
D·朗德吕
K·朗德里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN102084478A publication Critical patent/CN102084478A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H10P30/20
    • H10P90/1916
    • H10P14/20
    • H10P95/90
    • H10W10/181

Landscapes

  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

本发明涉及一种制造结构的方法,所述结构特别应用于电子学、光学、或光电子学的领域,该结构包括支撑衬底(3)上的半导体材料的薄层(1),其中:a)所述薄层(1)通过分子附着力粘接键合到所述支撑衬底(3)上;b)通过该方式得到的所述结构被热处理,以稳定粘接键合界面(2),其特征在于在步骤b)之前,在所述界面(2)上进行离子注入,从而薄层(1)上的原子被转移到支撑衬底(3)上,和/或支撑衬底(3)上的原子被转移到薄层(1)上。

Description

制造包括注入离子步骤以稳定粘接键合界面的结构的方法
技术领域
本发明涉及制造在电子学、光学或光电子学中应用的结构的方法,该结构包括衬底上的半导体材料的薄层。
现有技术
优选的,该类型的方法包括下列步骤:
a)在施主衬底的厚度中建立脆化区域(embrittlement area);
b)将施主衬底和支撑衬底粘接键合;
c)通过例如在脆化区域的分离而分离施主衬底,或进一步通过蚀刻和/或研磨,从而将施主衬底的一部分转移到支撑衬底上,以及在支撑衬底上形成薄层;
d)对支撑衬底上包括薄层的结构进行热处理,从而稳定薄层和支撑衬底之间的粘接键合界面。
但是,该方法的类型还可以是:
-省略步骤a)的应用;
-以下列步骤代替步骤c),通过蚀刻和/或研磨而减薄施主衬底,从而将施主衬底的一部分转移到支撑衬底上,以及在支撑衬底上形成薄层。
上述类型的方法是已知的;例如Smart Cut(注册商标)类型的方法即是这类方法。在文件Silicon-On-Insulator Technology:Materials to VLSI,2nd Edition of Jean-Pierre Colinge at Kluwer Academic publishers,p.50,51中可以找到涉及Smart Cut工艺的更深入的细节。
利用这种方法,可以有利的制造这样的结构,所述结构包括在支撑衬底上的半导体材料的薄层,特别是SOI(绝缘体上半导体)型结构,其中在薄层和支撑衬底之间插入绝缘层。
通过该方法得到的结构用于微电子学、光学和/或光电子学领域,该薄层典型的用作形成组件的有源层。
可以证明,薄层和支撑衬底之间的粘接键合界面的稳定是必要的,从而分离之后所获得的结构具有符合本发明所应用的领域的要求和技术条件的机械和电学特性。
而问题是需要特别保证薄层和支撑衬底之间的强粘接。在缺少该粘接的情况下,有后续形成电子组件的步骤导致薄层在粘接键合界面处分层的风险。
为此目的,需要指出的是在没有至少用于强化粘接键合界面的处理的情况下,例如对于根据Smart Cut类型的方法形成的结构,紧接在分离之后的浸浴(比如HF浴)会导致薄层在结构外周(periphery)的几微米的径向范围内的分离,甚至导致薄层的整体分离。
此外,在粘接键合界面处的粘接键合的质量会改变薄层中的载流子的状态。为了确保满意的且可重复的电子性能,就需要稳定粘接键合界面。
对于稳定粘接键合界面的问题,已经提出了部分的解决方案。该方案建议在施主衬底和支撑衬底之间形成强粘接键合,通常是在粘接键合和分离步骤之间提供热能,或者甚至是在粘接键合步骤之前执行对待粘接键合的一个表面和/或两个表面的制备处理。但是,即便进行了这些“预稳定”处理,一般而言并不能够在界面上得到机械强度和/或电学性能方面的足够的质量。
为了得到在薄层和支撑衬底之间的粘接键合界面的真正的稳定,现在一般对薄层从施主衬底分离并转移到支撑衬底之后得到的结构执行热处理。
更特别的是,该处理是将分离之后得到的结构在炉中进行退火,而根据结构的材料特性(上层、支撑衬底和绝缘体的性质),退火的温度是1000摄氏度到1200摄氏度的数量级,时间是1到2小时。这被称为稳定退火。
根据透射式电子显微镜的观测,在结构剖面的样本相片上有可能看到在粘接键合界面上出现缺陷,而在处理后这些缺陷有可能更明显,具体细节请参考文献FR2903809。
实际上,其中表示的亮的区域对应于“开阔”空间,即原子之间的距离大于正常距离。
在任何情况下,应用1000摄氏度到1200摄氏度数量级的温度从而完善粘接键合界面都受到一定的限制。
这样,特别是在工业上,这样的应用需要借助于非传统的炉。
此外,根据在其上执行粘接键合的结构,应用这样的高温也可能将其损坏。在上层的材料和支撑衬底的材料具有不同的热膨胀系数的情况下会发生这种情况。而在上述材料之一不能暴露于太高的温度的条件下,也会发生这种情况,例如锗,其熔化温度是900摄氏度数量级。
发明内容
由此,本发明的目的在于通过提供上述种类的方法而解决该问题,从而可以得到完美的粘接键合界面,而无需采取高温的稳定退火。
这样,本发明涉及一种制造结构的方法,所述结构特别应用于电子学、光学、或光电子学的领域,该结构包括支撑衬底上的半导体材料的薄层,其中:
a)所述薄层通过分子附着力(molecular adhesion)粘接键合到所述支撑衬底上;
b)通过该方式得到的所述结构被热处理,以稳定粘接键合界面。
其特征在于在步骤b)之前,通过在所述界面上注入离子,原子从薄层被转移到支撑衬底上,和/或从支撑衬底被转移到薄层上。
通过注入离子的处理,略微进行界面区域的“损坏”,以及进行原子的重新排列。
这表现为界面的更好的粘接键合,其需要更低的稳定退火温度。
根据该方法的其他有利的以及非限制性的特征:
-在步骤a)之前,在半导体材料施主衬底的厚度中产生脆化区域,从而对其表面划界(delimit),在该步骤之后,薄层和施主衬底立即在所述脆化区域分离,从而使所述薄层独立;
-在步骤a)中,集成了薄层的施主衬底被粘接键合在所述支撑衬底上,以及所述施主衬底被减薄,特别是通过蚀刻和/或研磨的方式,直到得到所述薄层;
-所述薄层和所述支撑衬底包括表面氧化物厚度,从而所述粘接键合界面是氧化物上氧化物类型;
-该方法进一步包括至少一个减薄所述薄层的步骤,以及在该减薄之后进行离子注入;
-通过所述薄层的自由表面的氧化,以及通过去除由此形成的氧化物,而进行所述减薄;
-通过使用能量进行离子注入,能量的值取决于所述薄层的厚度,从而注入离子的主要部分被注入到界面区域中;
-出现在界面的至少一种原子种类的离子被注入;
-至少两种原子种类的离子被注入,以及每个注入种类的离子剂量基本上遵循所述界面上出现的原子的化学计量(atomic stoichiometry);
-进行至少两种原子种类的离子的共同注入;
-进行至少两种原子种类的离子的顺序注入;
-在室温中进行所述注入;
-在300摄氏度数量级的温度中进行注入;
-在最高等于1200摄氏度的温度下执行所述步骤b);
-所述薄层和支撑衬底基于硅、蓝宝石、氮化镓或者锗;
-所述薄层和支撑衬底基于硅,以及进行硅和氧离子的共同注入,注入剂量在1015at/cm2和1016at/cm2之间。
附图说明
通过阅读说明书和之后的优选实施例将更清楚的理解本发明的特征和优点。该说明书参考下列附图,其中:
图1是根据本发明的结构的部分剖面图。
具体实施方式
在例如硅中具有氧化物厚度的薄层以附图标记1表示,以及例如也在硅中具有氧化物厚度的支撑衬底以附图标记3表示。层1的氧化表面和支撑衬底3的氧化表面接触,以及在标记为界面2的界面处通过分子附着力彼此粘接键合。
如上文所述,本发明可以被认为是通过离子注入方式的界面2的混合,从而在本实施例的情况下损坏氧化物/氧化物界面,以及在该区域重新排列原子,由此确保结构的层1和3之间的完美粘接。
该注入的参数特别在于:
-离子的质量;
-离子剂量;
-注入温度(温度增加得越高,就可以注入越大的剂量而不损坏穿过的材料);
-注入能量(主要影响注入深度)。
优选的,注入离子和出现在界面的离子具有相同的性质。
在注入之后,执行稳定退火,其允许氧扩散,以及消除结晶缺陷。对此目的而言,800或900摄氏度的温度可能是足够的。
还可以考虑不在室温,而是在大约300摄氏度的温度执行注入,由此,可以限制损坏以及可以减小稳定退火的持续时间。
该方法在结构方面的特别的优点在于,如果结构经受太高的温度,材料的其中之一可能被损坏。
最后,得到相对均匀的氧化物层,其中因为结构已经被完美的重新形成,所以界面不再是明显的(distinct)。
在注入过程中,寻求在氧化物的任意一侧都不严重损坏材料(硅)的方式。实际上,注入具有使硅非晶化的效果,从而硅在稳定退火时重结晶,而保留所谓的“范围边缘”(即行程终点)类型的缺陷。
这里指出,考虑到注入,“顶部”薄层的厚度应当足够薄,从而可以被离子穿过。如果需要厚的“顶部”层,解决方案是在注入之后执行外延。在这种情况下,材料的损坏就不再那么重要了。
在中间SiO2层以及共同注入硅离子和氧离子的情况下,优选的是以与界面中出现的SiO2相同的化学计量比注入离子。确定注入能量,从而离子主要分布在界面区域中。
也可以在形成薄层之后立即执行注入。但是,在通过薄层的自由表面的连续氧化以及去除由此形成的氧化物而减薄薄层从而形成超薄层时,可以在最后的氧化/氧化物去除循环之后执行注入。
示例1:注入硅离子
使用根据Smart CutTM方法得到的(Si/SiO2/Si类型的)SOI结构,通过将存在于顶部薄层一侧的氧化硅和支撑衬底一侧的氧化硅接触而形成粘接键合界面。
氧化物层的整体厚度是10纳米,而顶部薄层的厚度从300纳米到400纳米。
在薄层的Smart CutTM方法的过程中发生分离之后,立即进行硅离子的注入。
进行的硅离子的注入的能量是300keV,在室温下,剂量是1015at/cm2,这将导致在340毫米数量级的深度附近开始非晶化。根据文献描述,对于制造有效的“混合(mixing)”而言,这是足够的。
该非-非晶化(non-amorphizing)注入之后是标准的修整步骤(finishing step),特别是通过在1200摄氏度以下的温度的退火,例如800摄氏度到900摄氏度之间的温度。
离子的剂量被增加到3x1015at/cm2,从而产生以精整(fine)的埋入氧化物层为中心的非晶埋入硅层。在后续的热处理和减薄上层的步骤中,该非晶层可以在固相中通过外延(简称SPE,即“固相外延”)而重结晶。在减薄薄层的过程中可以去除上层中的“范围边缘”缺陷。而位于下方的(即支撑衬底中的)缺陷将被保留,它们形成俘获缺陷的层。
示例2:在室温下以减小的剂量共同注入硅和氧
结构类型为Si/SiO2/蓝宝石。
该结构以如下方式制成:具有300到400纳米的上层、100纳米的埋入氧化物以及700微米数量级的硅支撑衬底的SOI衬底被氧化,从而形成100纳米的表面氧化物。
该衬底的氧化上层和蓝宝石衬底相接触,组件在低温下退火(因为热膨胀系数差不允许组件暴露于太高的温度中),退火温度是300摄氏度到600摄氏度的数量级。
通过连续的研磨和蚀刻步骤而去除硅支撑物和初始SOI衬底的埋入氧化物。
最后,得到上述的Si/SiO2/蓝宝石结构。在这种情况下,粘接键合界面位于氧化物层和蓝宝石支撑物之间。
氧化物层的厚度是10纳米,以及顶部薄层的厚度是300到400纳米。蓝宝石支撑物具有几百微米的厚度。
硅离子和氧离子被顺序注入。
硅离子的注入能量是大约300keV。
氧离子的注入能量是大约180keV。
总的注入剂量应当保持在非晶化阈值以下,大约为2.1015at/cm2
所使用的硅/氧离子的各自剂量是量级的1/2,从而避免氧化物层的化学计量畸变。
应用“标准”的修整步骤,例如将顶部薄层减薄到其理想的最终厚度,从而完成该方法。
示例3:注入硅离子,然后在高温下通过离子束引发外延结晶 (IBIEC)。
结构类型为Si/SiO2/Si,与示例1相似。
氧化物层的厚度是10纳米,以及薄层厚度是300到400纳米。
薄层分离之后执行注入。
首先以300keV的能量注入硅离子,剂量是2x1016at/cm2。注入温度略微低于200摄氏度。经估算,该注入产生的薄层中的非晶化硅的深度大约是100到150纳米。
然后以大约180keV的能量执行氧注入,温度是400摄氏度,剂量是4x1016at/cm2,这引起非晶硅的层的IBIEC完成,从而重新形成(reform)具有满意的结晶质量的层。
可以执行标准的修整步骤以完善该方法。
需要注意的是,本发明不限于在氧化硅中实施一个或两个粘接键合层的粘接键合的方法。特别是,无论粘接键合界面存在的材料有什么性质都可以应用本发明的方法。
例如,所述材料可以是非晶材料,例如Si3N4,或结晶材料。
特别是这样的情况,即仅由结晶材料组成的薄层直接接触支撑物,支撑物本身是结晶的或多晶的。

Claims (16)

1.一种制造结构的方法,所述结构特别应用于电子学、光学、或光电子学的领域,所述结构包括支撑衬底(3)上的半导体材料的薄层(1),其中:
a)所述薄层(1)通过分子附着力粘接键合到所述支撑衬底(3)上;
b)通过该方式得到的所述结构被热处理,以稳定粘接键合界面(2),
其特征在于,在步骤b)之前,通过在所述界面(2)上注入离子,原子从所述薄层(1)被转移到所述支撑衬底(3)上,和/或原子从所述支撑衬底(3)被转移到所述薄层(1)上。
2.根据权利要求1所述的方法,其特征在于在步骤a)之前,在半导体材料施主衬底的厚度中产生脆化区域,从而对其表面划界,在该步骤之后,薄层(1)和所述施主衬底立即在所述脆化区域分离,从而使所述薄层(1)独立。
3.根据权利要求1所述的方法,其特征在于在步骤a)中,集成了所述薄层(1)的施主衬底被粘接键合在所述支撑衬底(3)上,以及所述施主衬底被减薄,特别是通过蚀刻和/或研磨的方式,直到得到所述薄层(1)。
4.根据权利要求1到3中任一项所述的方法,其特征在于所述薄层(1)和所述支撑衬底(3)包括表面氧化物厚度,从而所述粘接键合界面(2)是氧化物上氧化物类型。
5.根据前述权利要求中任一项所述的方法,该方法进一步包括至少一个减薄所述薄层(1)的步骤,其特征在于在该减薄之后进行离子注入。
6.根据权利要求5所述的方法,其特征在于通过所述薄层(1)的自由表面的氧化,以及通过去除由此形成的氧化物,而进行所述减薄。
7.根据前述权利要求中任一项所述的方法,其特征在于通过使用能量进行离子注入,能量的值取决于所述薄层的厚度,从而注入离子的主要部分被注入到界面(2)的区域中。
8.根据前述权利要求中任一项所述的方法,其特征在于出现在所述界面(2)的至少一种原子种类的离子被注入。
9.根据权利要求8所述的方法,其中至少两种原子种类的离子被注入,其特征在于每种注入种类的离子剂量基本上遵循所述界面(2)上出现的原子的化学计量。
10.根据权利要求8或9所述的方法,其中至少两种原子种类被注入,其特征在于进行共同注入。
11.根据权利要求8或9所述的方法,其中至少两种原子种类被注入,其特征在于进行顺序注入。
12.根据前述权利要求中任一项所述的方法,其特征在于在室温下进行所述注入。
13.根据前述权利要求中任一项所述的方法,其特征在于在数量级为300摄氏度的温度下进行注入。
14.根据前述权利要求中任一项所述的方法,其特征在于在最高等于1200摄氏度的温度下进行所述步骤b)。
15.根据前述权利要求中任一项所述的方法,其特征在于所述薄层(1)和所述支撑衬底(3)基于硅、蓝宝石、氮化镓或者锗。
16.根据权利要求15所述的方法,其中所述薄层(1)和支撑衬底(3)基于硅,其特征在于执行硅和氧离子的共同注入,注入剂量在1015at/cm2和1016at/cm2之间。
CN200980126223XA 2008-08-06 2009-07-03 制造包括注入离子步骤以稳定粘接键合界面的结构的方法 Pending CN102084478A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0855447 2008-08-06
FR0855447A FR2934925B1 (fr) 2008-08-06 2008-08-06 Procede de fabrication d'une structure comprernant une etape d'implantations d'ions pour stabiliser l'interface de collage.
PCT/EP2009/058434 WO2010015467A1 (en) 2008-08-06 2009-07-03 Method for making a structure comprising a step for implanting ions in order to stabilize the adhesive bonding interface

Publications (1)

Publication Number Publication Date
CN102084478A true CN102084478A (zh) 2011-06-01

Family

ID=40344907

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980126223XA Pending CN102084478A (zh) 2008-08-06 2009-07-03 制造包括注入离子步骤以稳定粘接键合界面的结构的方法

Country Status (7)

Country Link
US (1) US20110165758A1 (zh)
EP (1) EP2311082A1 (zh)
JP (1) JP2011530182A (zh)
KR (1) KR20110055508A (zh)
CN (1) CN102084478A (zh)
FR (1) FR2934925B1 (zh)
WO (1) WO2010015467A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104603929A (zh) * 2012-09-07 2015-05-06 Soitec公司 用于制造目的在于随后的分离的结构的工艺
CN105190875A (zh) * 2013-03-13 2015-12-23 英特尔公司 形成器件下互连结构的方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2676139C (en) * 2007-02-06 2016-04-26 Origin Biomed Inc. Composition comprising terpene compounds and methods for inhibiting nerve transmission
FR2968121B1 (fr) 2010-11-30 2012-12-21 Soitec Silicon On Insulator Procede de transfert d'une couche a haute temperature
FR2977069B1 (fr) 2011-06-23 2014-02-07 Soitec Silicon On Insulator Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire
FR2978603B1 (fr) * 2011-07-28 2013-08-23 Soitec Silicon On Insulator Procede de transfert d'une couche semi-conductrice monocristalline sur un substrat support
FR2995447B1 (fr) 2012-09-07 2014-09-05 Soitec Silicon On Insulator Procede de separation d'au moins deux substrats selon une interface choisie

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070054466A1 (en) * 2005-09-08 2007-03-08 Xavier Hebras Semiconductor-on-insulator type heterostructure and method of fabrication
CN1992173A (zh) * 2005-11-30 2007-07-04 硅起源股份有限公司 用于注入键合衬底以便导电的方法和结构

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1596184A (en) * 1976-11-27 1981-08-19 Fujitsu Ltd Method of manufacturing semiconductor devices
FR2506344B2 (fr) * 1980-02-01 1986-07-11 Commissariat Energie Atomique Procede de dopage de semi-conducteurs
US4786608A (en) * 1986-12-30 1988-11-22 Harris Corp. Technique for forming electric field shielding layer in oxygen-implanted silicon substrate
KR910009318B1 (ko) * 1987-09-08 1991-11-09 미쓰비시 뎅끼 가부시기가이샤 반도체 장치의 제조 및 고내압 파묻음 절연막 형성방법
JP3139904B2 (ja) * 1993-12-28 2001-03-05 新日本製鐵株式会社 半導体基板の製造方法および製造装置
US6720627B1 (en) * 1995-10-04 2004-04-13 Sharp Kabushiki Kaisha Semiconductor device having junction depths for reducing short channel effect
KR20010079918A (ko) * 1998-09-25 2001-08-22 야마모토 카즈모토 반도체 기판과 그 제조 방법, 및 그것을 이용한 반도체디바이스와 그 제조 방법
FR2797714B1 (fr) * 1999-08-20 2001-10-26 Soitec Silicon On Insulator Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede
WO2001082346A1 (en) * 2000-04-24 2001-11-01 Beijing Normal University Method for fabricating silicon-on-insulator
KR100367740B1 (ko) * 2000-08-16 2003-01-10 주식회사 하이닉스반도체 반도체 소자의 게이트 산화막 제조방법
FR2817394B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
US6551898B1 (en) * 2001-11-01 2003-04-22 The United States Of America As Represented By The Secretary Of The Navy Creation of a polarizable layer in the buried oxide of silicon-on-insulator substrates for the fabrication of non-volatile memory
US6982229B2 (en) * 2003-04-18 2006-01-03 Lsi Logic Corporation Ion recoil implantation and enhanced carrier mobility in CMOS device
US7662701B2 (en) * 2003-05-21 2010-02-16 Micron Technology, Inc. Gettering of silicon on insulator using relaxed silicon germanium epitaxial proximity layers
US7052978B2 (en) * 2003-08-28 2006-05-30 Intel Corporation Arrangements incorporating laser-induced cleaving
US7778501B2 (en) * 2007-04-03 2010-08-17 Hewlett-Packard Development Company, L.P. Integrated circuits having photonic interconnect layers and methods for fabricating same
US20100216295A1 (en) * 2009-02-24 2010-08-26 Alex Usenko Semiconductor on insulator made using improved defect healing process

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070054466A1 (en) * 2005-09-08 2007-03-08 Xavier Hebras Semiconductor-on-insulator type heterostructure and method of fabrication
CN1992173A (zh) * 2005-11-30 2007-07-04 硅起源股份有限公司 用于注入键合衬底以便导电的方法和结构

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104603929A (zh) * 2012-09-07 2015-05-06 Soitec公司 用于制造目的在于随后的分离的结构的工艺
CN104603929B (zh) * 2012-09-07 2017-12-15 Soitec公司 用于制造目的在于随后的分离的结构的工艺
CN105190875A (zh) * 2013-03-13 2015-12-23 英特尔公司 形成器件下互连结构的方法
CN105190875B (zh) * 2013-03-13 2019-12-17 英特尔公司 形成器件下互连结构的方法

Also Published As

Publication number Publication date
EP2311082A1 (en) 2011-04-20
WO2010015467A1 (en) 2010-02-11
FR2934925A1 (fr) 2010-02-12
US20110165758A1 (en) 2011-07-07
FR2934925B1 (fr) 2011-02-25
KR20110055508A (ko) 2011-05-25
JP2011530182A (ja) 2011-12-15

Similar Documents

Publication Publication Date Title
JP6023165B2 (ja) 無線周波数応用分野向けの半導体オンインシュレータタイプの基板のための製造方法
CN101421837B (zh) 在支撑衬底上通过外延获得的非晶材料中制造包括至少一个薄层的结构的方法和根据该方法获得的结构
CN103262231B (zh) 具有强化层的玻璃上半导体基材及其制备方法
US20030003679A1 (en) Creation of high mobility channels in thin-body SOI devices
US7833877B2 (en) Method for producing a semiconductor substrate
CN103038863A (zh) 制备用于结合的表面的氧等离子体转化方法
KR101623968B1 (ko) 감소된 secco 결함 밀도를 갖는 반도체-온-절연체 기판의 제조 방법
CN101106072A (zh) 直接接合电子学、光学或光电子学使用的两个基板的方法
US8263478B2 (en) Method for manufacturing semiconductor substrate
CN102084478A (zh) 制造包括注入离子步骤以稳定粘接键合界面的结构的方法
JP2011522432A (ja) 基板上にゲルマニウム層を含む構造の製造プロセス
KR101380514B1 (ko) 반도체 기판의 제조 방법
KR20120117843A (ko) 다층 결정질 구조물의 제조 방법
JP2006173568A (ja) Soi基板の製造方法
US20090004825A1 (en) Method of manufacturing semiconductor substrate
TW201826402A (zh) 用於平滑絕緣體上半導體底材表面之方法
CN106601663B (zh) Soi衬底及其制备方法
CN102318055B (zh) 旨在减少施主衬底拉伸应力状态的异质结构体的制造方法
TWI884271B (zh) 用於製作射頻應用之絕緣體上半導體底材之方法
JP5053252B2 (ja) 半導体材料の少なくとも1つの厚い層を含むヘテロ構造の製造方法
JP2010507918A (ja) 欠陥クラスタを有する基板内に形成された薄層の転写のための改善された方法
KR100704146B1 (ko) Soi 기판의 제조방법
TWI911218B (zh) 用於製作射頻應用之絕緣體上半導體底材之方法
KR100609367B1 (ko) Soi 기판의 제조방법
CN120826778A (zh) 包括厚掩埋介电层的基板和制备这种基板的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110601