CN102075192A - 一种高速数字模拟转换电路及其工作方法 - Google Patents
一种高速数字模拟转换电路及其工作方法 Download PDFInfo
- Publication number
- CN102075192A CN102075192A CN2010106160167A CN201010616016A CN102075192A CN 102075192 A CN102075192 A CN 102075192A CN 2010106160167 A CN2010106160167 A CN 2010106160167A CN 201010616016 A CN201010616016 A CN 201010616016A CN 102075192 A CN102075192 A CN 102075192A
- Authority
- CN
- China
- Prior art keywords
- output
- current source
- input
- circuit
- latch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
一种高速数字模拟转换电路，其特征在于它是由两个或两个以上的D/A子系统组成，每一个D/A子系统之间采用分段电流陀结构；且均由DAC转换模块、锁存器单元、译码器电路、开关阵列电路、单位电流源阵列电路、二进制加权电流源电路和2个电阻ROUT组成；其优越性：①提高了电路的可靠性；②提高DAC的转换速度，误差低；③有效消除噪声及失调误差；④实现高速度和高精度的数字模拟模转换功能；⑤电路构成结构清晰，操作方便，实用性强。
Description
(一)技术领域：
本发明涉及一种数字模拟转换电路，尤其是一种高速数字模拟转换电路及其工作方法。
(二)背景技术：
传统技术中，数模转换芯片大多采用电荷定标型或者电流定标型结构来实现。电荷定标型数模转换器正常工作需要不交叠的两相时钟，通过时钟控制电容充放电，从而实现模数转换功能。这种结构精度较高，但是面积大，对寄生电容敏感，而且需要两相时钟，电路复杂。电流定标型数模转换器是用晶体管将参考电流源划分成权值不等的几组，输入数字信号控制不同的开关从而选择不同的输出电流。电流定标型数模转换器有两个主要缺点：第一，不适合于低电压的应用场合，因为晶体管叠加在参考电流源上，在输出电压特别低的时候有可能会使得参考电流源进入线性区，从而得不到正确的输出信号。第二，需要比较大的参考电流，在分辨率较高时，太大的参考电流会使得功耗急剧增加。
普通电流舵型结构的DAC易于满足高速度、高精度的要求。在DAC设计中，二进制解码电路简单，面积小，有利于提高工作速度，但其匹配性较差，有毛刺现象，易引入较大的DNL误差，在高位时尤其严重；温度计解码电路结构具有良好的匹配性能，毛刺小，但其结构复杂，面积和功耗相应较大。为了优化面积，提高性能，提出一种分段电流舵结构的12位DAC电路(高5位和中间4位采用温度计译码结构，低3位使用二进制译码结构)。
(三)发明内容：
本发明的目的在于提供一种高速数字模拟转换电路及其工作方法，它利用分段电流舵(Segmented Current Steering)结构，克服现有技术的不足，是一种高速度、高精度的数字模拟模转换电路系统，且其工作方法操作简单，使用方便，可以更大限度地实现精度和速度的优化组合，实用性很强。
本发明的技术方案：一种高速数字模拟转换电路，其特征在于它是由两个或两个以上的D/A子系统组成，其中所说的每一个D/A子系统之间采用分段电流陀结构；且每一个D/A子系统均由DAC转换模块、锁存器单元、译码器电路、开关阵列电路、单位电流源阵列电路、二进制加权电流源电路和2个电阻ROUT组成；其中所说的DAC转换模块包括同步输入的12位数字信号端D11-D0、信号输入端CLK、高5位单位电流源信号IREF1、中间4位的单位电流源信号IREF2、低3位的总电流源信号IREF3；所说的锁存器单元的输入端接收DAC转换芯片的12位数字信号端D12-D0的信号、信号输入端CLK发出的时钟驱动信号、以及译码器电路的输出信号，其输出端与译码器电路的输入端和开关阵列电路的输入端连接；所说的开关阵列电路的输出端与电流源阵列电路以及二进制加权电流源电路的输入端相连；所说的电流源阵列电路的输入端接收由高5位单位电流源信号IREF1、中间4位的单位电流源信号IREF2、低3位的总电流源信号IREF3发出的电流信号，输出所需要的电流信号。
上述所说的锁存器单元包括5个锁存器，其中锁存器1为高5位的锁存器，其输入端接收DAC转换芯片的高5位同步输入信号，输出端连接译码器电路的输入端；所说的锁存器2为中间4位的锁存器，其输入端接收DAC转换芯片的中间4位同步输入信号，输出端连接译码器电路的输入端；所说的锁存器3的输入端连接译码器电路的输出端，其输出端与开关阵列电路的输入端连接；所说的锁存器4的输入端连接译码器电路的输出端，其输出端与开关阵列电路的输入端连接；锁存器5为低3位的锁存器，其输入端接收DAC转换芯片的低3位同步输入信号，其输出端连接开关阵列电路的输入端。
上述所说的译码器电路包括1个高5位的行温度计译码器1、1个中间4位的行温度计译码器2、1个高5位的列温度计译码器3和1个中间4位的列温度计译码器4；其中所说的高5位的行温度计译码器1的输入端接收锁存器1输出的高5位信号，其输出端与锁存器3的输入端连接；所说的中间4位的行温度计译码器2的输入端接收锁存器2输出的中间4位信号，其输出端与锁存器4的输入端连接；所说的高5位的列温度计译码器3的输入端接收锁存器1输出的高5位信号，其输出端与锁存器3的输入端连接；所说的中间4位的列温度计译码器4接收锁存器2输出的中间4位信号，其输出端与锁存器4的输入端连接。
上述所说的开关阵列电路包括1个高5位开关阵列1、1个中间4位开关阵列2和1个低3位开关阵列3；其中所说的高5位开关阵列1的输入端与锁存器3的输出端连接，其输出端与单位电流源阵列电路的输入端连接；所说的中间4位开关阵列2的输入端与锁存器4的输出端连接，其输出端与单位电流源阵列电路的输入端连接；所说的低3位开关阵列3与锁存器5的输出端连接，其输出端与二进制加权电流源电路的输入端连接。
上述所说的单位电流源阵列电路是由1个高5位MSB单位电流源矩阵1和1个中间4位ISB单位电流源矩阵2构成；其中所说的高5位MSB单位电流源矩阵1的输入端与高5位开关阵列1的输出端连接，同时接收高5位单位电流源信号IREF1，其输出端输出所需的电流信号；所说的中间4位ISB单位电流源矩阵2的输入端与中间4位开关阵列2的输出端连接，同时接收中间4位的单位电流源信号IREF2，其输出端输出所需的电流信号。
上述所说的二进制加权电流源电路是低3位LSB单位电流源矩阵3，其输入端与低3位开关阵列3的输出端连接，同时接收低3位的单位电流源信号IREF3，其输出端输出所需的电流信号。
上述所说的高5位单位电流源信号IREF1、中间4位的单位电流源信号IREF2和低3位的总电流源信号IREF3是外部给定电流源。
上述所说高5位MSB单位电流源矩阵1包含31个电流大小为IREF1的单位电流源，每个电流源的选通由高5位开关阵列1控制，其输出为电流信号，正端接Iout+，负端接Iout-；所说的中间4位ISB单位电流源矩阵2包含15个电流大小为IREF2的单位电流源，每个电流源的选通由中间4位的开关阵列2控制，其输出为电流信号，正端接Iout+，负端接Iout-。
一种高速数字模拟转换电路的工作方法，其特征在于它包括以下步骤：
①确定基准电压VREF与基准电流IOUTFS以及输出电流之间的转换关系：IOUTFS＝VREF/R＝(IOUT+)+(IOUT-)
②高5位电流源阵列由31个具有相等电流的电流源单元组成，中间4位由15个相等电流源组成，它的电流值是高位中每个电流源单元的1/16，低三位由二进制加权电流源组成，可知：
IREF1＝IOUTFS/25＝IOUTFS/32
IREF2＝IOUTFS/2(5+4)＝IOUTFS/512
IREF3＝IREF2＝IOUTFS/2(5+4)＝IOUTFS/512
③输出电压与输出电流之间的转换关系的确定：
将由高5位MSB单位电流源矩阵1、中间4位ISB单位电流源矩阵2和低3位LSB单位电流源矩阵三个部分的输出电流线性相加，然后直接驱动电阻负载R，负载R上产生的差分输出电压分别为
VOUT+＝(IOUT+)*R；VOUT-＝(IOUT-)*R；R为50Ω的接地电阻。
上述所说的步骤③中的IOUT+和IOUT-是DAC芯片的两个互补的电流输出端，
当所有输入端都为低电平时，IOUT+＝0，IOUT-＝IOUTFS，
当所有输入端都为高电平时，IOUT+＝IOUTFS*(1-1/4096)，
IOUT-＝IOUTFS/4096。
本发明的优越性：①采用分段式电流舵结构，将数字输入码分段，输入信号以单位电流源型DAC来实现数据转换，降低了技术难度，提高了电路的可靠性；②既可以避免较大的毛刺、非单调与较差的微分非线性误差等问题，又能够减小总的芯片面积，进一步提高DAC的转换速度，误差大大降低；③差分输出，可以有效消除单端模式下的噪声及失调误差；④将一系列的电流源通过控制开关的方式‘引导’到负载上，基于电流复制而不是电流划分，从而实现高速度和高精度的数字模拟模转换功能；⑤更大限度地实现精度和速度的优化组合，电路构成结构清晰，操作方便，实用性强。
(四)附图说明：
图1为本发明所涉一种高速数字模拟转换电路的整体结构框图。
图2为本发明所涉一种高速数字模拟转换电路的一个D/A子系统的结构示意图。
图3为本发明所涉一种高速数字模拟转换电路的一种实施例中的仿真结果曲线图(输入从111111111111到0000000000逐步下降时的输出VOUT1)。
图4为本发明所涉一种高速数字模拟转换电路的一种实施例的结果的INL(积分非线性)。
图5为本发明所涉一种高速数字模拟转换电路的一种实施例的结果的DNL(微分非线性)。
(五)具体实施方式：
实施例：一种高速数字模拟转换电路(见图1、图2)，其特征在于它是由两个或两个以上的D/A子系统组成，其中所说的每一个D/A子系统之间采用分段电流陀结构；且每一个D/A子系统均由DAC转换模块、锁存器单元、译码器电路、开关阵列电路、单位电流源阵列电路、二进制加权电流源电路和2个电阻ROUT组成；其中所说的DAC转换模块包括同步输入的12位数字信号端D11-D0、信号输入端CLK、高5位单位电流源信号IREF 1、中间4位的单位电流源信号IREF2、低3位的总电流源信号IREF3；所说的锁存器单元的输入端接收DAC转换芯片的12位数字信号端D12-D0的信号、信号输入端CLK发出的时钟驱动信号、以及译码器电路的输出信号，其输出端与译码器电路的输入端和开关阵列电路的输入端连接；所说的开关阵列电路的输出端与电流源阵列电路以及二进制加权电流源电路的输入端相连；所说的电流源阵列电路的输入端接收由高5位单位电流源信号IREF1、中间4位的单位电流源信号IREF2、低3位的总电流源信号IREF3发出的电流信号，输出所需要的电流信号。
上述说的锁存器单元(见图2)包括5个锁存器，其中锁存器1为高5位的锁存器，其输入端接收DAC转换芯片的高5位同步输入信号，输出端连接译码器电路的输入端；所说的锁存器2为中间4位的锁存器，其输入端接收DAC转换芯片的中间4位同步输入信号，输出端连接译码器电路的输入端；所说的锁存器3的输入端连接译码器电路的输出端，其输出端与开关阵列电路的输入端连接；所说的锁存器4的输入端连接译码器电路的输出端，其输出端与开关阵列电路的输入端连接；锁存器5为低3位的锁存器，其输入端接收DAC转换芯片的低3位同步输入信号，其输出端连接开关阵列电路的输入端。
上述所说的译码器电路包括(见图2)1个高5位的行温度计译码器1、1个中间4位的行温度计译码器2、1个高5位的列温度计译码器3和1个中间4位的列温度计译码器4；其中所说的高5位的行温度计译码器1的输入端接收锁存器1输出的高5位信号，其输出端与锁存器3的输入端连接；所说的中间4位的行温度计译码器2的输入端接收锁存器2输出的中间4位信号，其输出端与锁存器4的输入端连接；所说的高5位的列温度计译码器3的输入端接收锁存器1输出的高5位信号，其输出端与锁存器3的输入端连接；所说的中间4位的列温度计译码器4接收锁存器2输出的中间4位信号，其输出端与锁存器4的输入端连接。
上述所说的开关阵列电路包括(见图2)1个高5位开关阵列1、1个中间4位开关阵列2和1个低3位开关阵列3；其中所说的高5位开关阵列1的输入端与锁存器3的输出端连接，其输出端与单位电流源阵列电路的输入端连接；所说的中间4位开关阵列2的输入端与锁存器4的输出端连接，其输出端与单位电流源阵列电路的输入端连接；所说的低3位开关阵列3与锁存器5的输出端连接，其输出端与二进制加权电流源电路的输入端连接。
上述所说的单位电流源阵列电路(见图2)是由1个高5位MSB单位电流源矩阵1和1个中间4位ISB单位电流源矩阵2构成；其中所说的高5位MSB单位电流源矩阵1的输入端与高5位开关阵列1的输出端连接，同时接收高5位单位电流源信号IREF1，其输出端输出所需的电流信号；所说的中间4位ISB单位电流源矩阵2的输入端与中间4位开关阵列2的输出端连接，同时接收中间4位的单位电流源信号IREF2，其输出端输出所需的电流信号。
上述所说的二进制加权电流源电路(见图2)是低3位LSB单位电流源矩阵3，其输入端与低3位开关阵列3的输出端连接，同时接收低3位的单位电流源信号IREF3，其输出端输出所需的电流信号。
上述所说的高5位单位电流源信号IREF1、中间4位的单位电流源信号IREF2和低3位的总电流源信号IREF3是外部给定电流源(见图2)。
上述所说高5位MSB单位电流源矩阵1(见图2)包含31个电流大小为IREF1的单位电流源，每个电流源的选通由高5位开关阵列1控制，其输出为电流信号，正端接Iout+，负端接Iout-；所说的中间4位ISB单位电流源矩阵2包含15个电流大小为IREF2的单位电流源，每个电流源的选通由中间4位的开关阵列2控制，其输出为电流信号，正端接Iout+，负端接Iout-。
一种高速数字模拟转换电路的工作方法，其特征在于它包括以下步骤：
①确定基准电压VREF与基准电流IOUTFS以及输出电流之间的转换关系：IOUTFS＝VREF/R＝(IOUT+)+(IOUT-)
②高5位电流源阵列由31个具有相等电流的电流源单元组成，中间4位由15个相等电流源组成，它的电流值是高位中每个电流源单元的1/16，低三位由二进制加权电流源组成，可知：
IREF1＝IOUTFS/25＝IOUTFS/32
IREF2＝IOUTFS/2(5+4)＝IOUTFS/512
IREF3＝IREF2＝IOUTFS/2(5+4)＝IOUTFS/512
③输出电压与输出电流之间的转换关系的确定：
将由高5位MSB单位电流源矩阵1、中间4位ISB单位电流源矩阵2和低3位LSB单位电流源矩阵三个部分的输出电流线性相加，然后直接驱动电阻负载R，负载R上产生的差分输出电压分别为
VOUT+＝(IOUT+)*R；VOUT-＝(IOUT-)*R；R为50Ω的接地电阻。
上述所说的步骤③中的IOUT+和IOUT-是DAC芯片的两个互补的电流输出端，
当所有输入端都为低电平时，IOUT+＝0，IOUT-＝IOUTFS，
当所有输入端都为高电平时，IOUT+＝IOUTFS*(1-1/4096)，IOUT-＝IOUTFS/4096。
图3是作为DAC应用时，输入从111111111111逐步变化到000000000000的输出结果曲线。
图4、图5是作为DAC应用时的静态误差统计曲线，输入从111111111111逐步变化到000000000000，从结果图可以看出，在333M时钟的采样频率下，输出结果的积分非线性和微分非线性都非常好，大多在+/-0.5LSB范围内，满足12位DAC转换的精度要求。
Claims (10)
1.一种高速数字模拟转换电路，其特征在于它是由两个或两个以上的D/A子系统组成，其中所说的每一个D/A子系统之间采用分段电流陀结构；且每一个D/A子系统均由DAC转换模块、锁存器单元、译码器电路、开关阵列电路、单位电流源阵列电路、二进制加权电流源电路和2个电阻ROUT组成；其中所说的DAC转换模块包括同步输入的12位数字信号端D11-D0、信号输入端CLK、高5位单位电流源信号IREF1、中间4位的单位电流源信号IREF2、低3位的总电流源信号IREF3；所说的锁存器单元的输入端接收DAC转换芯片的12位数字信号端D12-D0的信号、信号输入端CLK发出的时钟驱动信号、以及译码器电路的输出信号，其输出端与译码器电路的输入端和开关阵列电路的输入端连接；所说的开关阵列电路的输出端与电流源阵列电路以及二进制加权电流源电路的输入端相连；所说的电流源阵列电路的输入端接收由高5位单位电流源信号IREF1、中间4位的单位电流源信号IREF2、低3位的总电流源信号IREF3发出的电流信号，输出所需要的电流信号。
2.根据权利要求1所述一种高速数字模拟转换电路，其特征在于所说的锁存器单元包括5个锁存器，其中锁存器1为高5位的锁存器，其输入端接收DAC转换芯片的高5位同步输入信号，输出端连接译码器电路的输入端；所说的锁存器2为中间4位的锁存器，其输入端接收DAC转换芯片的中间4位同步输入信号，输出端连接译码器电路的输入端；所说的锁存器3的输入端连接译码器电路的输出端，其输出端与开关阵列电路的输入端连接；所说的锁存器4的输入端连接译码器电路的输出端，其输出端与开关阵列电路的输入端连接；锁存器5为低3位的锁存器，其输入端接收DAC转换芯片的低3位同步输入信号，其输出端连接开关阵列电路的输入端。
3.根据权利要求1或2所述一种高速数字模拟转换电路，其特征在于所说的译码器电路包括1个高5位的行温度计译码器1、1个中间4位的行温度计译码器2、1个高5位的列温度计译码器3和1个中间4位的列温度计译码器4；其中所说的高5位的行温度计译码器1的输入端接收锁存器1输出的高5位信号，其输出端与锁存器3的输入端连接；所说的中间4位的行温度计译码器2的输入端接收锁存器2输出的中间4位信号，其输出端与锁存器4的输入端连接；所说的高5位的列温度计译码器3的输入端接收锁存器1输出的高5位信号，其输出端与锁存器3的输入端连接；所说的中间4位的列温度计译码器4接收锁存器2输出的中间4位信号，其输出端与锁存器4的输入端连接。
4.根据权利要求1或2所述一种高速数字模拟转换电路，其特征在于所说的开关阵列电路包括1个高5位开关阵列1、1个中间4位开关阵列2和1个低3位开关阵列3；其中所说的高5位开关阵列1的输入端与锁存器3的输出端连接，其输出端与单位电流源阵列电路的输入端连接；所说的中间4位开关阵列2的输入端与锁存器4的输出端连接，其输出端与单位电流源阵列电路的输入端连接；所说的低3位开关阵列3与锁存器5的输出端连接，其输出端与二进制加权电流源电路的输入端连接。
5.根据权利要求1所述一种高速数字模拟转换电路，其特征在于所说的单位电流源阵列电路是由1个高5位MSB单位电流源矩阵1和1个中间4位ISB单位电流源矩阵2构成；其中所说的高5位MSB单位电流源矩阵1的输入端与高5位开关阵列1的输出端连接，同时接收高5位单位电流源信号IREF1，其输出端输出所需的电流信号；所说的中间4位ISB单位电流源矩阵2的输入端与中间4位开关阵列2的输出端连接，同时接收中间4位的单位电流源信号IREF2，其输出端输出所需的电流信号。
6.根据权利要求1所述一种高速数字模拟转换电路，其特征在于所说的高5位单位电流源信号IREF1、中间4位的单位电流源信号IREF2和低3位的总电流源信号IREF3是外部给定电流源。
7.根据权利要求5所述一种高速数字模拟转换电路，其特征在于所说高5位MSB单位电流源矩阵1包含31个电流大小为IREF1的单位电流源，每个电流源的选通由高5位开关阵列1控制，其输出为电流信号，正端接Iout+，负端接Iout-；所说的中间4位ISB单位电流源矩阵2包含15个电流大小为IREF2的单位电流源，每个电流源的选通由中间4位的开关阵列2控制，其输出为电流信号，正端接Iout+，负端接Iout-。
8.根据权利要求1所述一种高速数字模拟转换电路，其特征在于所说的二进制加权电流源电路是低3位LSB单位电流源矩阵3，其输入端与低3位开关阵列3的输出端连接，同时接收低3位的单位电流源信号IREF3，其输出端输出所需的电流信号。
9.一种高速数字模拟转换电路的工作方法，其特征在于它包括以下步骤：
①确定基准电压VREF与基准电流IOUTFS以及输出电流之间的转换关系：IOUTFS＝VREF/R＝(IOUT+)+(IOUT-)
②高5位电流源阵列由31个具有相等电流的电流源单元组成，中间4位由15个相等电流源组成，它的电流值是高位中每个电流源单元的1/16，低三位由二进制加权电流源组成，可知：
IREF1＝IOUTFS/25＝IOUTFS/32
IREF2＝IOUTFS/2(5+4)＝IOUTFS/512
IREF3＝IREF2＝IOUTFS/2(5+4)＝IOUTFS/512
③输出电压与输出电流之间的转换关系的确定：
将由高5位MSB单位电流源矩阵1、中间4位ISB单位电流源矩阵2和低3位LSB单位电流源矩阵三个部分的输出电流线性相加，然后直接驱动电阻负载R，负载R上产生的差分输出电压分别为
VOUT+＝(IOUT+)*R；VOUT-＝(IOUT-)*R；R为50Ω的接地电阻。
10.根据权利要求9所述一种高速数字模拟转换电路的工作方法，其特征在于所说的步骤③中的IOUT+和IOUT-是DAC芯片的两个互补的电流输出端，
当所有输入端都为低电平时，IOUT+＝0，IOUT-＝IOUTFS，
当所有输入端都为高电平时，IOUT+＝IOUTFS*(1-1/4096)，
IOUT-＝IOUTFS/4096。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010106160167A CN102075192A (zh) | 2010-12-30 | 2010-12-30 | 一种高速数字模拟转换电路及其工作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010106160167A CN102075192A (zh) | 2010-12-30 | 2010-12-30 | 一种高速数字模拟转换电路及其工作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102075192A true CN102075192A (zh) | 2011-05-25 |
Family
ID=44033560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010106160167A Pending CN102075192A (zh) | 2010-12-30 | 2010-12-30 | 一种高速数字模拟转换电路及其工作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102075192A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103023506A (zh) * | 2013-02-16 | 2013-04-03 | 华东光电集成器件研究所 | 一种分段电流源dac电路 |
| CN104202051A (zh) * | 2014-08-25 | 2014-12-10 | 长沙瑞达星微电子有限公司 | 一种量化范围可编程的dac结构 |
| CN106301378A (zh) * | 2016-08-10 | 2017-01-04 | 航天恒星科技有限公司 | 一种高速dac同步方法及电路 |
| WO2019134103A1 (en) * | 2018-01-05 | 2019-07-11 | Texas Instruments Incorporated | Digital-to-Analog Converter System |
| CN110134083A (zh) * | 2019-04-28 | 2019-08-16 | 北京卫星制造厂有限公司 | 一种开关矩阵式宇航智能配电控制装置及方法 |
| CN112468153A (zh) * | 2020-11-26 | 2021-03-09 | 南京邮电大学 | 一种分段式电流舵dac结构 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6703956B1 (en) * | 2003-01-08 | 2004-03-09 | Agilent Technologies, Inc. | Technique for improved linearity of high-precision, low-current digital-to-analog converters |
| CN101741389A (zh) * | 2009-12-21 | 2010-06-16 | 西安电子科技大学 | 一种分段电流舵数模转换器 |
| CN201966894U (zh) * | 2010-12-30 | 2011-09-07 | 天津南大强芯半导体芯片设计有限公司 | 一种新型数字模拟转换系统 |
-
2010
- 2010-12-30 CN CN2010106160167A patent/CN102075192A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6703956B1 (en) * | 2003-01-08 | 2004-03-09 | Agilent Technologies, Inc. | Technique for improved linearity of high-precision, low-current digital-to-analog converters |
| CN101741389A (zh) * | 2009-12-21 | 2010-06-16 | 西安电子科技大学 | 一种分段电流舵数模转换器 |
| CN201966894U (zh) * | 2010-12-30 | 2011-09-07 | 天津南大强芯半导体芯片设计有限公司 | 一种新型数字模拟转换系统 |
Non-Patent Citations (1)
| Title |
|---|
| 史军梁: "一种14位125M SPS CMOS D/A转换器", 《西安电子科技大学硕士学位论文》, 30 June 2007 (2007-06-30), pages 22 - 25 * |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103023506B (zh) * | 2013-02-16 | 2016-08-03 | 华东光电集成器件研究所 | 一种分段电流源dac电路 |
| CN103023506A (zh) * | 2013-02-16 | 2013-04-03 | 华东光电集成器件研究所 | 一种分段电流源dac电路 |
| CN104202051A (zh) * | 2014-08-25 | 2014-12-10 | 长沙瑞达星微电子有限公司 | 一种量化范围可编程的dac结构 |
| CN106301378A (zh) * | 2016-08-10 | 2017-01-04 | 航天恒星科技有限公司 | 一种高速dac同步方法及电路 |
| CN106301378B (zh) * | 2016-08-10 | 2019-10-25 | 航天恒星科技有限公司 | 一种高速dac同步方法及电路 |
| US11601132B2 (en) | 2018-01-05 | 2023-03-07 | Texas Instruments Incorporated | Digital-to-analog converter system |
| WO2019134103A1 (en) * | 2018-01-05 | 2019-07-11 | Texas Instruments Incorporated | Digital-to-Analog Converter System |
| US10374622B2 (en) | 2018-01-05 | 2019-08-06 | Texas Instruments Incorporated | System and method for digital-to-analog converter with switched resistor networks |
| US10840930B2 (en) | 2018-01-05 | 2020-11-17 | Texas Instruments Incorporated | System and method for digital-to-analog converter with switched resistor networks |
| US11843390B2 (en) | 2018-01-05 | 2023-12-12 | Texas Instruments Incorporated | System and method for digital-to-analog converter with switched resistor networks |
| US11190200B2 (en) | 2018-01-05 | 2021-11-30 | Texas Instruments Incorporated | Digital-to-analog converter system |
| CN110134083A (zh) * | 2019-04-28 | 2019-08-16 | 北京卫星制造厂有限公司 | 一种开关矩阵式宇航智能配电控制装置及方法 |
| CN112468153B (zh) * | 2020-11-26 | 2022-10-28 | 南京邮电大学 | 一种分段式电流舵dac结构 |
| CN112468153A (zh) * | 2020-11-26 | 2021-03-09 | 南京邮电大学 | 一种分段式电流舵dac结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105897272B (zh) | 逐步逼近式模拟数字转换器及其控制方法 | |
| CN106817131B (zh) | 基于动态振铃式运算放大器的高速流水线-逐次逼近型adc | |
| US20130002467A1 (en) | Two-stage analog-to-digital converter using sar and tdc | |
| CN109379082B (zh) | 一种逐次逼近模数转换器 | |
| CN106301364A (zh) | 一种逐次逼近型模数转换器结构及其低功耗开关方法 | |
| CN102075192A (zh) | 一种高速数字模拟转换电路及其工作方法 | |
| CN103152049A (zh) | 一种逐次逼近寄存器型模数转换器 | |
| CN103178855B (zh) | 应用于高精度逐次逼近模数转换器的三段式电容阵列结构 | |
| CN104158546A (zh) | 一种单端转换逐次逼近结构的adc电路 | |
| CN100546195C (zh) | 一种改进的电压定标数模转换器 | |
| CN105933007B (zh) | 一种逐次逼近型模数转换器及其开关时序 | |
| Ajanya et al. | Thermometer code to binary code converter for flash adc-a review | |
| CN107517058A (zh) | 一种具有校正功能的分段式电流舵型dac及其后台校正方法 | |
| CN110690901A (zh) | 高速低功耗sar adc电容失配自校准方法和电路 | |
| CN204376879U (zh) | 具有混合型dac电容阵列结构的sar adc | |
| CN107248864A (zh) | 基于权重校准的高精度模数转换器及转换方法 | |
| CN111669180B (zh) | 基于Vcm的超低功耗SAR ADC开关切换结构及其开关切换方法 | |
| CN201966894U (zh) | 一种新型数字模拟转换系统 | |
| Amini et al. | A novel online offset-cancellation mechanism in a low-power 6-bit 2GS/s flash-ADC | |
| CN116318161A (zh) | 用于图像传感器的多步式单斜模数转换电路及控制方法 | |
| US9197231B1 (en) | Systems and methods for data conversion | |
| CN116032267A (zh) | 一种用于减少电阻型数模转换器开关数量及译码的方法和装置 | |
| Jun et al. | IC Design of 2Ms/s 10-bit SAR ADC with Low Power | |
| CN112838866A (zh) | 校准逻辑控制电路及方法、逐次逼近型模数转换器 | |
| CN211959177U (zh) | 图像传感器斜坡信号产生电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20110525 |