[go: up one dir, main page]

CN102067287A - 场效应晶体管的高-k栅极结构中的界面层再生长控制 - Google Patents

场效应晶体管的高-k栅极结构中的界面层再生长控制 Download PDF

Info

Publication number
CN102067287A
CN102067287A CN2009801237350A CN200980123735A CN102067287A CN 102067287 A CN102067287 A CN 102067287A CN 2009801237350 A CN2009801237350 A CN 2009801237350A CN 200980123735 A CN200980123735 A CN 200980123735A CN 102067287 A CN102067287 A CN 102067287A
Authority
CN
China
Prior art keywords
layer
effect transistor
dielectric layer
field
regrowth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009801237350A
Other languages
English (en)
Inventor
马库斯·穆勒
纪尧姆·伯卡迪
詹士民·皮特里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN102067287A publication Critical patent/CN102067287A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D64/01338—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H10P30/20—
    • H10P30/40—
    • H10P32/20—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

一种具有栅极结构的场效应晶体管，所述栅极结构包括：高-K电介质层；栅电极，位于所述高-k电介质层上；以及界面层，位于所述高-K电介质层和所述场效应晶体管的沟道区之间。所述界面层包括包含再生长抑制剂的SiO2层。一种形成场效应晶体管的栅极结构的方法包括：按照如下顺序形成栅极叠层：与所述场效应晶体管的沟道区相邻的SiO2层；所述SiO2层上的高-K电介质层；以及所述高-K电介质层上的栅电极。所述方法也包括将再生长抑制剂引入到所述SiO2层，并且然后对所述栅极结构退火。所述SiO2界面层中所述再生长抑制剂的存在在所述退火步骤期间抑制了所述SiO2层再生长进入所述沟道区。

Description

场效应晶体管的高-K栅极结构中的界面层再生长控制
技术领域
本发明涉及用于场效应晶体管的栅极结构。具体地，本发明涉及一种栅极结构，所述栅极结构包括高-K电介质层和位于所述高-K电介质层和所述场效应晶体管的沟道区之间的界面层。
背景技术
诸如场效应晶体管之类的半导体器件尺寸的减少继续对于栅极设计和制造提出新的挑战。当栅极长度减小时，所使用的栅极绝缘层的厚度也必须减小。通常，已经将SiO2用作栅极绝缘体。然而，因为比约1.0至1.5nm更薄的SiO2层受到不可接受的强栅极泄露效应，近年来注意力已经转移到包括高-K电介质材料的替代结构。
高-K电介质材料允许采用更厚的绝缘层尺寸，同时保持相对较高的栅极电容值。
如图1所示，已知的高-K栅极结构使用双层结构，包括高-K栅极材料电介质层4和界面层2，所述界面层位于高-K电介质层4和场效应晶体管10的沟道区6之间。如图1所示，晶体管10也包括衬底14中的传统源极和漏极区12，位于所述沟道区6的另一侧上。
典型地包括相对的低-K SiO2的图1所示的界面层2的目的是在制造期间作为高-K电介质层4(可以是结晶的或者无定形的)生长的籽晶。栅电极8本身形成于高-K电介质层4的顶部上。栅电极8典型地可以包括金属或多晶硅层。典型地，将隔片(spacer)5设置在所述栅极的任一侧上。
现有的高-K栅极技术不能满足半导体国际技术策略(ITRS)的需求，ITRS预言了在2011年对于高性能应用的8
Figure BPA00001279252000011
CETinv(反转情况下的电容等效厚度(等价于4-5
Figure BPA00001279252000012
的标准氧化物(SiO2)厚度)。在图1所示类型的现有高-K栅极结构中，典型地将界面层2形成为具有7-12的厚度。
此外，高-K电介质层4的厚度受到以下事实的限制：已知的高-K材料目前不能在小于约12-15
Figure BPA00001279252000021
的厚度下同质地生长
发明内容
本发明的目的是解决关于结合了高-K电介质的现有栅极结构的上述限制的至少一些限制。
本发明的特定和优选方面在所附独立权利要求和从属权利要求中阐述。可以将来自从属权利要求的特征组合与独立权利要求的特征适当地组合，而不仅仅是如同权利要求中明确地阐述的。
根据本发明的一个方面，提出了一种具有栅极结构的场效应晶体管。所示栅极结构包括：高-K电介质层。所述栅极结构还包括位于所述高-K电介质层上的栅电极。所述栅极结构还包括界面层，所述界面层位于所述高-K电介质层和所述场效应晶体管的沟道区之间。所述界面层包括包含再生长抑制剂的SiO2层。
根据本发明的另一个方面，提出了一种形成场效应晶体管的栅极结构的方法。所述方法包括形成栅极叠层，所述栅极叠层一次包括：与所述场效应晶体管的沟道区相邻的SiO2层；所述SiO2层上的高-K电介质层；以及所述高-K电介质层上的栅电极。所述方法也包括将再生长抑制剂引入到所述SiO2层。所述方法还包括对所述栅极结构退火。在SiO2层中存在的所述再生长抑制剂在所述退火步骤期间抑制了所述SiO2层再生长进入所述沟道区。
根据本发明，已经认识到在包括高-K栅极结构的场效应晶体管的制造期间，(在退火步骤期间)SiO2界面层再生长进入所述晶体管的沟道区导致增加了用于栅极绝缘体的氧化物厚度。还认识到通过抑制所述制造工艺的退火步骤期间界面层的再生长，可以至少部分地解决减小所述栅极结构中提供的栅极绝缘体总厚度的问题(其中，可以将栅极绝缘体厚度定义为界面层和高-K电介质层的组合厚度)。还应该已经认识到，可以在作为大部分制造方法的一部分而执行的任意退火工艺之前通过将再生长抑制剂引入到界面层中来实现所述界面层的再生长。
根据本发明的实施例，所述再生长抑制剂包括杂质离子。根据本发明的实施例，所述再生长抑制剂包括从As和P中选择的杂质离子。
已经发现将诸如As之类的杂质添加到栅电极(例如所述栅电极可以包括金属或多晶硅层)对于所述栅电极的功函数产生调节效果。这种调节效果本身可以用于对栅极特性进行裁剪。然而，如果不需要n-型调节，可以将p型掺杂剂添加到所述栅电极，或者可以将p-型金属栅极用于补偿。
在一个实施例中，所述界面层具有范围在3至
Figure BPA00001279252000031
的厚度。
在一个实施例中，所述高-K电介质层具有范围在1-3nm的厚度。
在一个实施例中，所述高-K电介质层具有大于15的κ值。具体地，所述高-K电介质层可以具有范围在15-25的κ值。
在一个实施例中，所述As或P杂质离子按照约1018和约1020at/cm3之间的浓度存在。
例如，所述场效应晶体管可以包括金属绝缘体半导体场效应晶体管(MISFET)、鳍状场效应晶体管(FinFET)或者沟道场效应晶体管(TrenchFET)。
根据本发明的实施例，可以使用离子束注入技术将所述再生长抑制剂引入到所述SiO2界面层中。用于As杂质的注入能量可以是范围6至8keV，而用于P杂质的注入能量可以是范围在2至6keV。依赖于栅电极(典型地2-15nm厚)和在所述栅电极上设置的任何帽层(典型地5-10nm厚)的厚度和材料密度可以使用范围在1×1015cm-2至5×1015cm-2的剂量水平。也可以将对于离子束注入(例如等离子掺杂(PLAD))的替代技术用于将再生长抑制剂引入到所述器件中。
附图说明
随后将参考附图只作为示例描述本发明的实施例，附图中相似的参考符号涉及相似的元件，其中：
图1示出了结合了高-K栅极结构的已知场效应晶体管的示例；
图2示出了根据本发明实施例的场效应晶体管的示例；
图3示出了根据本发明实施例的场效应晶体管的栅极结构的示例；
图4说明了根据本发明实施例的用于制造场效应晶体管的栅极叠层的示例方法中的各个阶段；
图5示出了用于研究将As引入到高-K栅极结构中的效果而执行的试验结果；以及
图6示出了用于研究将P引入到高-K栅极结构的效果而执行的试验结果。
具体实施方式
下面参考附图描述本发明的实施例。
本发明实施例可以提供具有比目前能够实现栅极绝缘体更薄的栅极绝缘体的栅极高-K结构。具体地，已经发现典型地形成用于生长高-K电介质层的籽晶的界面层在任何退火步骤期间具有再生长到场效应晶体管的沟道区中的趋势，作为大规模制造工艺的一部分执行所述退火步骤。还发现通过在执行退火步骤之前将再生长抑制剂引入到所述界面层中大大地防止了这种再生长。已经发现了在退火步骤之前引入到界面层中的As和P杂质都可以用作再生长抑制剂。
接下来参考体材料MISFET的栅极结构描述本发明。然而应该理解的是所述实施例只是如何实现本发明的示例。具体地，应该理解的是这里所述类型的栅极结构除了提供给体材料MISFET之外还可以提供给场效应晶体管。例如，本发明可以应用于诸如FinFET和沟道FET之类的其他形式的场效应晶体管。
图2中示意性地示出了结合了根据本发明实施例的栅极结构的场效应晶体管的示例。在该示例中，场效应晶体管20包括体材料MISFET，例如MOSFET。场效应晶体管20包括设置在半导体衬底24的表面处的源极/漏极区22。在传统体材料MOSFET结构中众所周知的是存在在所述源极/漏极区22之间延伸的沟道区26。在所述沟道区26上，提供了栅极结构30。可以在所述栅极结构30的任一侧上设置隔片31。如传统体材料MOSFET那样，可以将通过栅极结构30在沟道区26上施加的电势用于控制通过所述沟道区26在所述源极/漏极区22之间的传导。
图3更加详细地示出了场效应晶体管20的栅极结构30。如在图3中可以看出，将所述栅极结构30设置在所述MOSFET的沟道区26上面。该示例中的栅极结构30包括界面层34，所述界面层形成在所述半导体衬底24的表面上(参见图2)。
在所述界面层34的上表面上设置了高-K电介质层38。所述界面层34的目的是作为所述高-K电介质层38的籽晶层。根据本发明的实施例，在所述高-K电介质层34中使用的材料的κ值大于15。可以用于形成高-K电介质层38的材料示例包括HFO2、ZrO2、TiO2、Ta2O5、HfSiO、La2O3、Y2O3和Al2O3。在一些实施例中，所述高-K电介质层可以包括子层的叠层，每一个子层包括上述一种或多种高-K材料。
如下所述，所述界面层34本身包括其中已经引入了再生长抑制剂的SiO2。典型地，所述再生长抑制剂可以采取诸如As离子或P离子之类的杂质形式。其中存在这些杂质的浓度可以在约1018和约1020at/cm3。在制造之后，所述再生长抑制剂仍然在所述界面层中。根据本发明的实施例，所述界面层34的厚度可以在3至
Figure BPA00001279252000051
的范围内。所述高-K电介质层的厚度可以在1至3nm的范围内。
如图3所示，在所述栅极结构30(包括界面层34和高-K电介质层38)的栅极绝缘体上设置了栅电极40。可以将任意合适的传统材料用于栅电极40的目的。作为示例，所述栅电极可以包括多晶硅。可选地，所述栅电极38可以包括金属或金属化合物，例如Mo、Ru、MoO、W、TiN、TaN、WN、MoN、TaC、TaCN、TaCNO、TaSi、HfSi、NiSi，对于每一种化合物具有可变的化学定量关系。在所述栅电极40包括纯金属的情况下，也可以设置Si帽层。
现在将参考图4A至图4D描述制造相对于图2和图3如上所述类型的栅极结构的示例方法。
如图4A所示，制造根据该示例的栅极结构的第一阶段包括在半导体衬底24的表面上形成栅极叠层44。用于制造所述场效应晶体管的其余特征的步骤的相对顺序对于本发明不重要。具体地，可以根据所要求工艺的设计要求，在形成所述栅极叠层之前或之后形成所述场效应晶体管的源极/漏极区。
栅极叠层44本身包括如图4a所示的多个层。在所述半导体衬底24的表面上，在所述场效应晶体管的沟道区26上面设置了SiO2-基层(SiO2-based layer)33。可以按照多种方式形成该层。典型地，可以通过对硅半导体衬底24的表面进行氧化(例如，使用热氧化步骤或化学氧化步骤)来形成所述层33。在所述SiO2层33上面设置了上述类型的高-K电介质层38。可以通过按照传统方式(例如，通过原子层沉积(ALD)、金属有机化学气相沉积(MOCVD)或者物理气相沉积(PVD))沉积高-K电介质材料，在所述层33上形成所述高-K电介质层38。类似地，可以将传统技术(例如ALD、CVD、MOCVD或PVD)用于在所述高-K电介质层38上设置栅电极材料40以及在所述栅电极材料40上设置可选的盖层42。可以采用传统技术(例如掩模和刻蚀步骤)来对栅极叠层44进行构图。所述栅极叠层44中各层的典型厚度如下：
SiO2界面层33＝3-12
Figure BPA00001279252000061
高-K电介质层38＝1-3nm；
栅电极材料40＝2-15nm；
盖层42＝5-20
图4B中示出了根据本发明制造新栅极结构的方法中的下一个阶段。在如上所述形成栅极叠层44之后，将再生长抑制剂引入到SiO2-基层33中。
可以使用用于将所述再生长抑制剂引入到所述层33中的任意合适方法。可以根据所述再生长抑制剂采取的具体形式来对所使用的实际方法进行裁剪。如这里所述并且根据本发明的实施例，所述再生长抑制剂可以采取杂质离子的形式。只作为示例，已经示出了引入到SiO2界面层33中的As离子和P离子都可以用于后续退火期间抑制界面层33的再生长。
在当前的示例中并且如图4B所示，将离子注入步骤用于将As和/或P引入到界面层33中。根据该示例，利用足够能量将As和/或P离子束向下导引通过所述栅极叠层44的上表面到达层33，从而形成包括至少一些As和/或P离子的界面层34。可以用于注入所述离子的典型注入能量在As离子的情况下位于6至8keV的范围内，在P离子的情况下位于2至6keV的范围内。用于离子注入步骤的剂量水平可以位于1×1015cm-2至5×1015cm-2的范围内。可以使用等离子掺杂(PLAD)步骤作为将所述As和/或P离子引入到所述层33中的替代方法。
在将再生长抑制剂引入到所述SiO2界面层33以形成包括所述抑制剂的界面层34之后，确保所述界面层34逆着所述沟道区26再生长。在这种类型的再生长期间，SiO2界面层(即没有这里所述的任何类型的抑制剂)可以典型地扩展以消耗栅极叠层44下面的沟道区26中几个埃(例如)的硅。
所述退火步骤可能与在晶体管20的源极/漏极区22中的掺杂剂激活相关联。然而还应该注意的是，这里所述的退火步骤不必与场效应晶体管20本身的制造相关联。相反，后续的退火步骤可以主要与其上形成晶体管20的晶片上的其他部件的制造相关联。
加热步骤本身可以包括落在标准CMOS退火条件下的参数。作为示例，所述加热步骤可以包括将所述场效应晶体管加热到范围在600至1000℃内的温度持续1s(对于最高的温度)至几分钟(对于最低的退火温度)。
在执行一个或多个退火步骤之后，产生了如图4C所示类型的栅极结构。在图4C中可以看出，作为加热步骤的结果，所述注入的杂质离子已经在所述栅极叠层44和沟道区26中重新分布。具体地并且根据本发明的实施例，所述杂质离子具有扩散出沟道区26并且扩散回栅极叠层44的趋势。这可以引起界面层34中杂质离子浓度增加，特别是在界面层和衬底24表面之间的界面附近。将杂质离子从沟道区26扩散回栅极叠层44的这种扩散以及所述界面层34内杂质离子的增加看作是涉及通过界面层34进入沟道区26的再生长的抑制。
图4D示意性地示出了完成的栅极叠层44，所述完成的栅极叠层包括：位于所述沟道区26上面的界面层34、所述界面层34上面的高-K电介质层38以及设置在所述高-K电介质层38上的电极40。图4E示意性地示出了无需在界面层34中包括再生长抑制剂就生产的栅极叠层。如通过比较图4D和图4E可以看出，如果不包括所述再生长抑制剂，所述界面层34在制造期间倾向于扩展到沟道区26中，图4E中的界面层34实质上大于图4D中所示的界面层。
参考图3和图4描述的将诸如As之类的杂质离子引入到栅极叠层44中的效果是可以发生栅电极材料40的n型调节。这种效果实际上可以证明对于调节栅电极的功函数是有用的。然而，如果不需要这种调节，那么可以将p型掺杂剂添加到栅电极层40以补偿As的n-型调节。可选地，可以将所述栅电极材料本身选择为是p-型金属(例如，MoN、W、WN)，少量As的引入对其将几乎没有影响。
图5示出了使用参考图4如上所述类型的方法研究将As引入到高-K栅极结构的效果而执行的实验结果。
图5中所示的趋势线表示对于给定的界面层和高-K电介质层(在图5所示的数据中，包括SiO2界面层上的HfO2高-K电介质层)的栅极泄露折衷。所述趋势线示出了对于给定的栅极界面层和高-K电介质层，有效氧化物厚度的减少通常导致栅极泄露电流Jg的增加。
试验中使用的栅极叠层包括在10nm TiN栅电极上设置的10nmα-Si盖层，以及在具有约1nm厚度的SiO2界面层上设置的2nm HfO2高-K电介质层。如这里所述，使用离子注入将As杂质引入到三个单独的栅极叠层中。然后测量每一个所得到的栅极叠层的泄露电流和有效氧化物厚度。
对于图5中数据点的注入参数如下：
数据点    注入能量(keV)    剂量(cm-2)
50        8                2E15
52        6                4E15
54        6                2E15
此外，图5的数据点56表示其中没有引入As的另外一个这种栅极叠层。从图5中可以看出，与其中没有注入As的栅极叠层相比，在As注入其中的栅极叠层中实现了有效氧化厚度(EOT)减小
Figure BPA00001279252000081
至
图6示出了使用参考图4如上所述类型的方法研究将P引入到高-K栅极结构的效果而执行的实验结果。
图6所示的趋势线表示对于给定的界面层和高-K电介质层(在图6所示的数据中，包括SiO2界面层上的HfO2高-K电介质层)的栅极泄露折衷。如同图5那样，所述趋势线示出了对于给定的栅极界面层和高-K电介质层，有效氧化物厚度的减少通常导致栅极泄露电流Jg的增加。
试验中使用的栅极叠层包括在10nm TiN栅电极上设置的10nmα-Si盖层，以及在具有约1nm厚度的SiO2界面层上设置的2nm HfO2高-K电介质层。如这里所述，使用离子注入将P杂质引入到三个单独的栅极叠层中。然后测量每一个所得到的栅极叠层的泄露电流和有效氧化物厚度。
对于图6中数据点的注入参数如下：
数据点    注入能量(keV)    剂量(cm-2)
60        2                2E15
62        2                4E15
64        4                2E15
此外，图6的数据点66表示其中没有引入P的另外一个这种栅极叠层。从图6中可以看出，与其中没有注入P的栅极叠层相比，在P注入其中的栅极叠层中实现了EOT最高到约
Figure BPA00001279252000091
的减小。
因此，这里已经描述了一种具有栅极结构的场效应晶体管，所述栅极结构包括：高-K电介质层；栅电极，位于所述高-k电介质层上；以及界面层，位于所述高-K电介质层和所述场效应晶体管的沟道区之间。所述界面层包括包含再生长抑制剂的SiO2层。一种形成场效应晶体管的栅极结构的方法包括形成栅极叠层，所述栅极叠层依次包括：与所述场效应晶体管的沟道区相邻的SiO2层；所述SiO2层上的高-K电介质层；以及所述高-K电介质层上的栅电极。所述方法也包括将再生长抑制剂引入到所述SiO2层，并且然后对所述栅极结构退火。所述SiO2界面层中所述再生长抑制剂的存在在所述退火步骤期间抑制了所述SiO2层再生长进入所述沟道区。
尽管已经描述了本发明的具体实施例，应该连接的是在要求权利的本发明范围内可以进行许多修改/添加和/或替换。

Claims (16)

1.一种场效应晶体管，具有栅极结构，该栅极结构包括：
高-K电介质层；
栅电极，位于所述高-K电介质层上；以及
界面层，位于所述高-K电介质层和所述场效应晶体管的沟道区之间，其中所述界面层包括包含再生长抑制剂的SiO2层。
2.根据权利要求1所述的场效应晶体管，其中所述栅电极还包括p型掺杂剂或p型金属，用于调节所述高-K电介质层上的栅电极的功函数。
3.根据权利要求1或2所述的场效应晶体管，其中所述界面层具有范围在3至
Figure FPA00001279251900011
的厚度。
4.根据任一前述权利要求所述的场效应晶体管，其中所述高-K电介质层具有范围在1至3nm的厚度。
5.根据任一前述权利要求所述的场效应晶体管，其中所述高-K电介质层具有大于15的κ值。
6.根据任一前述权利要求所述的场效应晶体管，其中所述再生长抑制剂包括从As和P中选择的杂质离子。
7.根据权利要求6所述的场效应晶体管，其中所述As或P杂质离子按照约1018和约1020at/cm3之间的浓度存在。
8.根据任一前述权利要求所述的场效应晶体管，其中所述场效应晶体管包括MISFET、FinFET或者TrenchFET。
9.一种形成场效应晶体管的栅极结构的方法，所述方法包括：
形成栅极叠层，所述栅极叠层依次包括：
与所述场效应晶体管的沟道区相邻的SiO2层；
所述SiO2层上的高-K电介质层；以及
所述高-K电介质层上的栅电极；
将再生长抑制剂引入到所述SiO2层；以及
对所述栅极结构退火；
其中所述再生长抑制剂在所述退火步骤期间抑制了所述SiO2层再生长进入所述沟道区。
10.根据权利要求9所述的方法，包括：使用离子注入将所述再生长抑制剂引入到所述SiO2层中。
11.根据权利要求9所述的方法，包括：使用等离子掺杂PLAD将所述再生长抑制剂引入到所述SiO2层中。
12.根据权利要求9至11中任一项所述的方法，其中所述再生长抑制剂包括从As和P中选择的杂质离子。
13.根据从属于权利要求10的权利要求12所述的方法，包括：使用具有范围6至8keV注入能量的离子注入将As杂质引入到所述SiO2层中。
14.根据从属于权利要求11的权利要求12所述的方法，包括：使用具有范围2至6keV注入能量的离子注入将P杂质引入到所述SiO2层中。
15.根据权利要求13或14所述的方法，其中用范围在1×1015cm-2至5×1015cm-2的剂量水平执行所述离子注入。
16.根据权利要求9至15中任一项所述的方法，包括在MISFET、FinFET或TrenchFET上形成所述栅极结构。
CN2009801237350A 2008-06-25 2009-06-24 场效应晶体管的高-k栅极结构中的界面层再生长控制 Pending CN102067287A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP08104543.7 2008-06-25
EP08104543 2008-06-25
PCT/IB2009/052709 WO2009156954A1 (en) 2008-06-25 2009-06-24 Interfacial layer regrowth control in high-k gate structure for field effect transistor

Publications (1)

Publication Number Publication Date
CN102067287A true CN102067287A (zh) 2011-05-18

Family

ID=40996608

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801237350A Pending CN102067287A (zh) 2008-06-25 2009-06-24 场效应晶体管的高-k栅极结构中的界面层再生长控制

Country Status (5)

Country Link
US (1) US8716812B2 (zh)
EP (1) EP2294609B1 (zh)
CN (1) CN102067287A (zh)
AT (1) ATE555502T1 (zh)
WO (1) WO2009156954A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5752254B2 (ja) * 2010-09-28 2015-07-22 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ 半導体デバイス
EP2750167A1 (en) 2012-12-31 2014-07-02 Imec Method for tuning the effective work function of a gate structure in a semiconductor device
US11329136B2 (en) 2018-06-01 2022-05-10 International Business Machines Corporation Enabling anneal for reliability improvement and multi-Vt with interfacial layer regrowth suppression
CN109585564A (zh) * 2018-12-26 2019-04-05 芜湖启迪半导体有限公司 一种碳化硅mosfet器件及其制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5872049A (en) * 1996-06-19 1999-02-16 Advanced Micro Devices, Inc. Nitrogenated gate structure for improved transistor performance and method for making same
US6806145B2 (en) 2001-08-31 2004-10-19 Asm International, N.V. Low temperature method of forming a gate stack with a high k layer deposited over an interfacial oxide layer
US6703277B1 (en) * 2002-04-08 2004-03-09 Advanced Micro Devices, Inc. Reducing agent for high-K gate dielectric parasitic interfacial layer
US6852645B2 (en) 2003-02-13 2005-02-08 Texas Instruments Incorporated High temperature interface layer growth for high-k gate dielectric
US7314812B2 (en) * 2003-08-28 2008-01-01 Micron Technology, Inc. Method for reducing the effective thickness of gate oxides by nitrogen implantation and anneal
US8518783B2 (en) 2008-05-02 2013-08-27 Nxp B.V. Gate structure for field effect transistor

Also Published As

Publication number Publication date
EP2294609B1 (en) 2012-04-25
ATE555502T1 (de) 2012-05-15
US8716812B2 (en) 2014-05-06
US20130187241A1 (en) 2013-07-25
EP2294609A1 (en) 2011-03-16
WO2009156954A1 (en) 2009-12-30

Similar Documents

Publication Publication Date Title
US12300549B2 (en) Gate stack treatment
CN101661883B (zh) 半导体元件的制造方法
US8193586B2 (en) Sealing structure for high-K metal gate
KR101166437B1 (ko) 반도체 전계효과 트랜지스터와 그 제조
TWI388003B (zh) 半導體元件及其製造方法
US8518783B2 (en) Gate structure for field effect transistor
JP2011187478A (ja) 半導体装置およびその製造方法
CN106409677A (zh) 半导体器件及其形成方法
CN111261715A (zh) 包括低热预算栅极堆叠体的pMOS晶体管
US20140154853A1 (en) Method for manufacturing n-type mosfet
KR101423752B1 (ko) 게이트 스택 형성 동안 고-유전상수 게이트 유전층에서의 포인트 결함을 패시베이팅하는 방법
JP2010034440A (ja) 半導体装置及びその製造方法
US8716812B2 (en) Interfacial layer regrowth control in high-K gate structure for field effect transistor
US10109492B2 (en) Method of forming a high quality interfacial layer for a semiconductor device by performing a low temperature ALD process
US8647951B2 (en) Implantation of hydrogen to improve gate insulation layer-substrate interface
US20070200160A1 (en) Semiconductor device and method of fabricating the same
CN106328529B (zh) Mos晶体管及其形成方法
JP2005045166A (ja) 半導体装置及びその製造方法
WO2023130502A1 (zh) 半导体结构及其制造方法
JP2012023119A (ja) 半導体装置及びその製造方法
US20140151818A1 (en) Semiconductor device with a silicon dioxide gate insulation layer implanted with a rare earth element and methods of making such a device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20110518

C20 Patent right or utility model deemed to be abandoned or is abandoned