[go: up one dir, main page]

CN102047404B - 半导体装置和倒装芯片安装方法及倒装芯片安装装置 - Google Patents

半导体装置和倒装芯片安装方法及倒装芯片安装装置 Download PDF

Info

Publication number
CN102047404B
CN102047404B CN2009801208771A CN200980120877A CN102047404B CN 102047404 B CN102047404 B CN 102047404B CN 2009801208771 A CN2009801208771 A CN 2009801208771A CN 200980120877 A CN200980120877 A CN 200980120877A CN 102047404 B CN102047404 B CN 102047404B
Authority
CN
China
Prior art keywords
semiconductor chip
chip
flip
resin
wiring substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009801208771A
Other languages
English (en)
Other versions
CN102047404A (zh
Inventor
户村善广
清水一路
熊泽谦太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2008319040A external-priority patent/JP5451053B2/ja
Priority claimed from JP2008331662A external-priority patent/JP2010153670A/ja
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN102047404A publication Critical patent/CN102047404A/zh
Application granted granted Critical
Publication of CN102047404B publication Critical patent/CN102047404B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H10W74/012
    • H10W74/016
    • H10W74/127
    • H10W74/15
    • H10W72/01225
    • H10W72/0711
    • H10W72/07141
    • H10W72/07152
    • H10W72/072
    • H10W72/07204
    • H10W72/07207
    • H10W72/07232
    • H10W72/07236
    • H10W72/073
    • H10W72/07332
    • H10W72/07338
    • H10W72/07351
    • H10W72/241
    • H10W72/252
    • H10W72/30
    • H10W72/354
    • H10W74/00
    • H10W74/019
    • H10W74/114
    • H10W90/724
    • H10W90/734
    • H10W90/754

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供一种半导体装置和倒装芯片安装方法及倒装芯片安装装置。在使底部填充树脂(6)介于半导体芯片(1)和布线基板(4)之间以将半导体芯片(1)倒装芯片安装于所述布线基板(4)上,并且在布线基板(4)上接合覆盖半导体芯片(1)的容器时,在利用压接工具(8)对在布线基板(4)和半导体芯片(1)之间夹着底部填充树脂(6)进行定位配置后的半导体芯片(1)进行加压加热时,利用压接工具(8)隔着形成有固定重复图案的凹凸部的薄膜(13)对半导体芯片(1)的周围溢出的底部填充树脂(6)的表面进行按压,形成凹凸部(16a),使覆盖半导体芯片(1)的容器的内表面与底部填充树脂表面的凹凸部(16a)接合。

Description

半导体装置和倒装芯片安装方法及倒装芯片安装装置
技术领域
本发明涉及一种半导体装置和倒装芯片安装方法。
背景技术
近年来,由于电子设备的小型薄型化的要求,要求一种将裸(裸:bare)半导体芯片直接安装在布线基板上(裸芯片安装)的半导体装置。特别是,要求一种将半导体芯片的电路表面倒过来安装(倒装芯片安装)在布线基板上使得与其相对的半导体装置。
以往,倒装芯片型的半导体装置如图45所示,通过利用倒装芯片连接将包括金属凸点电极等内部连接端子的半导体芯片51搭载于布线基板50上来构成。52为各向异性导电性粘接剂。
该半导体装置中,在外力作用于半导体芯片51的情况下,各向异性导电粘接剂52破损,会在布线基板50和半导体芯片51之间发生电连接不佳。
因此专利文献1中,如图46所示通过在从半导体芯片51的外周溢出的各向异性导电粘接剂52的部分(倒角(fillet))形成凹凸53,从而使各向异性导电粘接剂52的机械强度提高以减少布线基板50和半导体芯片51之间电连接不佳的产生。
另外,专利文献2中,记载了以在对电路元器件进行树脂模塑时使散热面积增大为目的,在覆盖电路元器件的模塑树脂的表面使空气发散,形成多个孔。
专利文献1:日本专利特开2000-277566号公报
专利文献2:日本专利特开2007-180062号公报
专利文献1的倒装芯片安装方法中,由于对加热各向异性导电粘接剂52的工序进行控制以使所述凹凸53形成于倒角,因此凹凸形状平缓,且形状有偏差。
另外,在高温多湿的使用环境下,水分容易侵入布线基板50和半导体芯片51的电连接部位,可靠性较低。
因此,虽然想到通过在图46中形成的组件上一体形成容器,或者利用专利文献2在模塑树脂的表面形成多个孔,进一步在其上一体形成容器,从而可得到机械强度及电连接的可靠性比以往更高的半导体装置,但是现状是,不管是在哪种情况下都无法在形成所述容器之前的表面上形成形状稳定的凹凸,因此所述容器容易脱离且无法提高机械强度。
发明内容
本发明的目的在于,提供一种可将形状稳定的凹凸形成于所述倒角的部分,而且机械强度以及电连接的可靠性比以往更高的半导体装置及可得到该半导体装置的倒装芯片安装方法。
本发明的倒装芯片安装方法的特征为,在使底部填充树脂介于半导体芯片和布线基板之间以将所述半导体芯片倒装芯片安装于所述布线基板上,并且在所述布线基板上接合覆盖所述半导体芯片的容器时,在利用压接工具对在所述布线基板和所述半导体芯片之间夹着底部填充树脂进行定位配置后的所述半导体芯片进行加压加热时,在从所述半导体芯片的周围溢出的底部填充树脂表面形成固定重复图案的凹凸部,使覆盖所述半导体芯片的所述容器的内表面与底部填充树脂表面的所述凹凸部接合。具体而言,其特征为,对所述半导体芯片和所述半导体芯片的周围,隔着薄膜按压所述压接工具,在从所述半导体芯片的周围溢出的底部填充树脂表面,转印形成于所述薄膜的表面的固定重复图案的凹凸形状来形成所述凹凸部。另外,其特征为,对所述半导体芯片和所述半导体芯片的周围,隔着薄膜按压所述压接工具,在从所述半导体芯片的周围溢出的底部填充树脂表面,转印形成于所述压接工具的表面的固定重复图案的凹凸形状来形成所述凹凸部。
另外,本发明的倒装芯片安装方法的特征为,在利用压接工具对在布线基板和半导体芯片之间夹着底部填充树脂进行定位配置后的所述半导体芯片进行加压加热时,在从所述半导体芯片的周围溢出的底部填充树脂表面形成固定重复图案的凹凸部,在所述布线基板和倒装芯片安装于所述布线基板上的所述半导体芯片上设置成形模具来形成空腔,在所述空腔内填充树脂并进行固化以对所述容器进行成形。
本发明的倒装芯片安装装置为在使底部填充树脂介于半导体芯片和布线基板之间以将所述半导体芯片倒装芯片安装于所述布线基板上、并且在所述布线基板上接合覆盖所述半导体芯片的容器的倒装芯片安装装置,其特征为,设有:薄膜,该薄膜被支承于在所述布线基板和所述半导体芯片之间夹着底部填充树脂进行定位配置后的所述半导体芯片的上方位置且在所述半导体芯片一侧的表面形成有固定重复图案的凹凸形状;压接工具,该压接工具隔着所述薄膜将所述半导体芯片和从周围溢出的所述底部填充树脂一边进行加热一边朝所述布线基板一侧进行按压;及成形模具,该成形模具盖在所述布线基板和倒装芯片安装于所述布线基板的半导体芯片上来形成空腔。
本发明的倒装芯片安装方法为在使底部填充树脂介于半导体芯片和布线基板之间以将所述半导体芯片倒装芯片安装于所述布线基板上、并且在所述布线基板上接合覆盖所述半导体芯片的容器的倒装芯片安装装置,其特征为,设有:薄膜,该薄膜被支承于在所述布线基板和所述半导体芯片之间夹着底部填充树脂进行定位配置后的所述半导体芯片的上方位置;压接工具,该压接工具隔着所述薄膜将所述半导体芯片和从周围溢出的所述底部填充树脂一边进行加热一边朝所述布线基板一侧进行按压,并且在所述半导体芯片一侧的表面形成有固定重复图案的凹凸形状;及成形模具,该成形模具盖在所述布线基板和倒装芯片安装于所述布线基板的半导体芯片上来形成空腔。
本发明的倒装芯片安装方法的特征为,在使底部填充树脂介于半导体芯片和布线基板之间以将所述半导体芯片倒装芯片安装于所述布线基板上,并且在所述布线基板上接合覆盖所述半导体芯片的容器时,利用压接工具对在所述布线基板和所述半导体芯片之间夹着底部填充树脂进行定位配置后的所述半导体芯片进行加压加热,并在从所述半导体芯片的周围溢出的底部填充树脂表面涂覆用于形成凹凸的第二树脂来形成固定重复图案的凹凸层,使覆盖所述半导体芯片的所述容器的内表面与底部填充树脂表面的所述凹凸层接合。具体而言,其特征为,将所述第二树脂呈网格状、绳状、冲孔形状中的任一种形状地涂覆于所述底部填充树脂的表面。而且,其特征为,使用导电性树脂以作为所述第二树脂。
另外,本发明的倒装芯片安装方法的特征为,在使底部填充树脂介于半导体芯片和布线基板之间以将所述半导体芯片倒装芯片安装于所述布线基板上,并且在所述布线基板上接合覆盖所述半导体芯片的容器时,利用压接工具对在所述布线基板和所述半导体芯片之间夹着底部填充树脂进行定位配置后的所述半导体芯片进行加压加热,并在从所述半导体芯片的周围溢出的所述底部填充树脂的表面,覆盖在表面形成有固定重复图案的凹凸的薄膜片来形成凹凸层,使覆盖所述半导体芯片的所述容器的内表面与底部填充树脂表面的所述凹凸层接合。
本发明的半导体装置的特征为,具有:半导体芯片,该半导体芯片利用底部填充树脂倒装芯片安装于布线基板上,且在所述底部填充树脂的表面形成有固定重复图案的凹凸形状;及容器,该容器树脂成形于所述布线基板上使得与所述半导体芯片的形成有所述凹凸形状的部分相接且覆盖所述半导体芯片。
另外,本发明的半导体装置的特征为,具有:半导体芯片,该半导体芯片利用底部填充树脂倒装芯片安装于布线基板上,且在所述底部填充树脂的表面转印形成有固定重复图案的凹凸形状;及容器,该容器树脂成形于所述布线基板上使得与所述半导体芯片的形成有所述凹凸形状的部分相接且覆盖所述半导体芯片。
另外,本发明的半导体装置的特征为,具有:半导体芯片,该半导体芯片利用底部填充树脂倒装芯片安装于布线基板上,且利用树脂在所述底部填充树脂的表面涂覆形成有固定重复图案的凹凸形状;及容器,该容器树脂成形于所述布线基板上使得与所述半导体芯片的形成有所述凹凸形状的部分相接且覆盖所述半导体芯片。
另外,本发明的半导体装置的特征为,具有:半导体芯片,该半导体芯片利用底部填充树脂倒装芯片安装于布线基板上;薄膜片,该薄膜片呈网状且覆盖所述半导体芯片和所述底部填充树脂的表面;及容器,该容器树脂成形于所述布线基板上使得与所述薄膜片相接且覆盖所述半导体芯片。
另外,本发明的半导体装置的特征为,具有:半导体芯片,该半导体芯片利用底部填充树脂倒装芯片安装于布线基板上;薄膜片,该薄膜片在中央形成有供所述半导体芯片的上部露出的开口,所述开口的周围呈网状且覆盖所述底部填充树脂的表面;及容器,该容器树脂成形于所述布线基板上使得与所述薄膜片相接且覆盖所述半导体芯片。具体而言,其特征为,所述薄膜片具有导电性,所述薄膜片与布线基板的基准电位电连接。
根据该结构,由于不仅在从半导体芯片的周围溢出的底部填充树脂的表面形成固定重复图案的凹凸部(波纹(dimple)部),而且安装覆盖所述半导体芯片的容器,使所述容器的内表面与底部填充树脂表面的所述凹凸部接合,因此可提供一种电气及机械连接可靠性高的半导体装置。
另外,由于将形成于所述薄膜或所述压接工具的表面的凹凸形状转印于所述底部填充树脂来形成所述凹凸部,因此形成于所述底部填充树脂的凹凸部呈固定重复图案,较稳定。
根据该结构,由于在从半导体芯片的周围溢出的底部填充树脂的表面涂覆用于形成凹凸的第二树脂来形成固定重复图案的凹凸层,使覆盖所述半导体芯片的所述容器的内表面与底部填充树脂表面的所述凹凸层接合,因此可得到机械强度的半导体装置。另外,通过将导电性树脂的所述第二树脂与所述布线基板的基准电位连接,从而可提供机械及电气可靠性都较高的半导体装置。
附图说明
图1是本发明的实施方式1的倒装芯片安装工序的剖视图。
图2是同一实施方式的倒装芯片安装工序的剖视图。
图3是同一实施方式的倒装芯片安装工序的剖视图。
图4是同一实施方式的倒装芯片安装工序的剖视图。
图5是同一实施方式的倒装芯片安装工序的剖视图。
图6是同一实施方式的倒装芯片安装工序的剖视图。
图7是同一实施方式的倒装芯片安装工序的剖视图。
图8是同一实施方式的倒装芯片安装工序的剖视图。
图9是同一实施方式的倒装芯片安装工序的剖视图。
图10是同一实施方式的倒装芯片安装工序的剖视图。
图11是同一实施方式的倒装芯片安装工序的剖视图。
图12是同一实施方式的倒装芯片安装工序的剖视图。
图13是同一实施方式的完成后的半导体装置的剖视图。
图14是同一实施方式的薄膜的俯视图。
图15是同一实施方式的盖上容器之前的倒装芯片安装的正视图。
图16是本发明的实施方式2的薄膜的俯视图。
图17是同一实施方式的盖上容器之前的倒装芯片安装的正视图。
图18是本发明的实施方式3的倒装芯片安装装置的剖视图。
图19是本发明的实施方式4的倒装芯片安装装置中使用的压接工具8的剖视图。
图20是本发明的实施方式5的倒装芯片安装装置中使用的压接工具8的剖视图。
图21是本发明的实施方式6的倒装芯片安装装置中使用的压接工具8的剖视图。
图22是本发明的实施方式8的倒装芯片安装工序中使用的压接工具8的分解图和组装图和仰视图。
图23是同一实施方式的倒装芯片安装工序的前工序的剖视图。
图24是同一实施方式的倒装芯片安装工序的前工序的剖视图。
图25是同一实施方式的倒装芯片安装工序的前工序的剖视图。
图26是同一实施方式的倒装芯片安装工序的前工序的剖视图。
图27是同一实施方式的倒装芯片安装工序的前工序的剖视图。
图28是同一实施方式的倒装芯片安装工序的前工序的剖视图。
图29是同一实施方式的在前工序中形成的半导体芯片的倒角部形成凹凸层16的工序的说明图。
图30是同一实施方式的倒装芯片安装工序的后工序的剖视图。
图31是同一实施方式的倒装芯片安装工序的后工序的剖视图。
图32是同一实施方式的倒装芯片安装工序的后工序的剖视图。
图33是同一实施方式的倒装芯片安装工序的后工序的剖视图。
图34是同一实施方式的倒装芯片安装工序的后工序的剖视图。
图35是同一实施方式的完成后的半导体装置的剖视图。
图36是将第二树脂162朝纵向以预定间隔进行涂覆来形成凹凸层16时的说明图。
图37是将第二树脂162朝横向呈环状涂覆来形成凹凸层16时的说明图。
图38是将第二树脂162朝横斜向以预定间隔呈螺旋状涂覆来形成凹凸层16时的说明图。
图39是本发明的实施方式9中将在网上加工后的薄膜片盖在半导体芯片上的状态的剖视图。
图40是在同一实施方式中盖上金属模而形成空腔后的状态的剖视图。
图41是在同一实施方式中在空腔内填充模塑树脂后的状态的剖视图。
图42是在同一实施方式中完成后的半导体装置的剖视图。
图43是在同一实施方式中其它具体例的剖视图。
图44是在同一实施方式中其它具体例的情况下的半导体装置的剖视图。
图45是现有例的倒装芯片安装体的剖视图。
图46是其它现有例的倒装芯片安装体的剖视图。
具体实施方式
下面,根据图1~图44说明本发明的各实施方式。
(实施方式1)
图1~图15表示本发明的实施方式1。
图1~图13表示倒装芯片安装的工序,图13为完成后的半导体装置。
首先,说明图1(a)(b)所示的前工序。
如图1(a)所示在半导体芯片1的电极焊盘2上设有凸块3。半导体芯片1的厚度使用0.15~0.2mm。凸块3主要由金、铜、钯、镍、锡、铝、焊料等的至少一种形成。该凸块3也可利用公知的引线接合法形成柱形凸块(stud bump)或扯断凸块,也可在用于形成凸块3的引线中添加、含有微量元素。此时的凸块高度约为50μm、台座直径为55μm。凸块3也可利用公知的镀覆法、印刷法来形成。
厚度为0.2~0.4mm的布线基板4为玻璃环氧基板(也可为芳族聚酰胺基板、硅基板、硅插入物),在上表面形成有铜(也可为镍+Au镀层)的端子电极5。在布线基板4和端子电极5上,粘贴有根据需要被切成尺寸比半导体芯片1大一些的作为底部填充树脂的绝缘性树脂6。这里,使用180℃固化的环氧树脂作为绝缘性树脂6。
如图1(b)所示利用搭载工具7吸附半导体芯片1,且被搭载于布线基板4上的端子电极5的所要位置上,使得半导体芯片1的凸块3重叠在各相对应的端子电极5上。在该时刻,凸块3为插入绝缘性树脂6的状态。一部分凸块3贯通绝缘性树脂6,碰到端子电极5而变形。定位载荷为每1个凸块10g左右。搭载工具7也可利用内置的加热器进行加热,但不可使树脂100%固化。搭载工具7在将半导体芯片1搭载后脱离。
此外,为使绝缘性树脂6粘合粘贴于布线基板4上,可预先在50~80℃左右的温度下对布线基板4进行加热,也可对粘贴装置的工具(未图示)进行加热。粘贴载荷为5~10kgf/cm2。该绝缘性树脂6的厚度使用50μm。若绝缘性树脂6和保护用隔离物(未图示)成为两层,则将其剥离。绝缘性树脂6的绝缘性树脂例如可使用环氧树脂、酚醛树脂、聚酰亚胺,绝缘性热塑性树脂中的、聚苯硫醚(PPS)、聚碳酸酯、改性聚苯醚(PPO)、或者将这些绝缘性热固性树脂和绝缘性热塑性树脂混合而成的树脂等。无机填料量使用50wt%。填料量根据因半导体芯片1和布线基板4的热膨胀、翘曲而产生的应力决定。另外,还根据利用吸湿回流试验和潮湿偏置试验等所得到的耐湿密接性的可靠性来决定。另外,绝缘性树脂6优选具有回流耐热性(10秒钟265℃)。
接着,在后工序中在图1(b)的安装状态的半导体芯片1上使用图2~图7所示的压接工具8,按压薄膜13以对绝缘性树脂6的倒角进行成形。压接工具8包括按压部9和在该按压部9的下表面利用螺钉11安装成可自由交换的框体10。框体10的材质也可为热固性的环氧树脂、酚醛树脂、聚酰亚胺、硅、或氟树脂、以及橡胶类树脂,也可为将这些绝缘性热固性树脂和绝缘性热塑性树脂混合而成的树脂。
图2中,在压接工具8和平台15之间,设有架设紧绷于支承治具12a、12b之间的薄膜13,在薄膜13的下方位置的平台15上,设置有图1(b)的安装状态的半导体芯片1。薄膜13的大小在纵向横向都比半导体芯片1大。薄膜13优选为具有耐热性(NCF固化温度)的薄膜。薄膜13的材质优选为例如,聚酰亚胺、聚苯硫醚、氟树脂、硅胶、以及它们的两层结构等的耐热性热塑薄膜。这里薄膜13的厚度使用20μm~30μm左右。在薄膜13的下表面形成有固定重复图案的凹凸形状13a。其放大图如图14所示。具体而言,关于固定重复图案,在制造薄膜13时,一边利用波状凹部型辊子进行加热冲压一边以0.5mm宽、0.5mm厚的1mm间距形成约3mm左右的波状图案。
图3中,朝平台15使支承治具12a、12b下降抵接,松开支承治具12a、12b对薄膜13的保持,薄膜13配置于半导体芯片1的大致上部,且配置于在半导体芯片1的周围溢出粘贴的绝缘性树脂6的大致上部。
图4中,朝平台15使压接工具8进一步下降,将框体10盖在半导体芯片1上,通过薄膜13将半导体芯片1的上表面和绝缘性树脂6的倒角的部分一边进行加热一边进行按压。
此外,薄膜13也可从布线基板4或平台15侧利用吸附等引导配置到绝缘性树脂6的上部。
接着如图5所示,压接工具8隔着薄膜13将半导体芯片1一边进行加热一边朝布线基板4进行按压,并且框体10隔着薄膜13抵压在从半导体芯片1溢出的绝缘性树脂6上进行加热加压。
接着,如图6所示,压接工具8使半导体1的凸块3慢慢变形,继续加压,同时框体10也隔着薄膜13对从半导体芯片1溢出的绝缘性树脂6继续加压。
通过利用压接工具8施加载荷,从而凸块3全部插入绝缘性树脂6,一边与布线基板4的端子电极5接触一边变形。
接着,如图7所示,利用压接工具8使半导体芯片1的凸块3的高度成为所要的值,使绝缘性树脂6固化。由此,在从半导体芯片1的端部溢出的绝缘性树脂6上转印薄膜13的凹凸形状13a,在绝缘性树脂6上形成凹凸部(波纹部)16a。
此时的凸块变形载荷为每1个凸块50g左右。根据凸块3的尺寸来控制载荷,但此时,凸块高度为25μmt。另外,也可根据需要对平台15进行加热、冷却,来控制施加到绝缘性树脂6的内压,抑制气泡的产生。
最后,如图7所示,解除压接工具8及支承治具12a、12b,得到倒装芯片安装体。在此基础上,利用图8~图11的工序形成容器40。
图8中,将图7的倒装芯片安装体设置在基板固定平台27的所要位置,从倒装芯片安装体的上方盖上传递模塑金属模26。
接着,如图9所示,利用压力气缸29将模塑树脂30一边从传递模塑金属模26的浇口28部分进行按压一边进行加热注入。
接着,如图10所示,利用模塑树脂30完全填充空腔26A以包含倒装芯片安装体的半导体芯片1和凹凸部16a。
接着,如图11所示,打开压力气缸29,解除并移去传递模塑金属模26。
接着,如图12所示,利用切割带32固定模塑后的倒装芯片安装体,将其设置于切割装置,并利用刀片41切成所要的尺寸。
此外,模塑后的倒装芯片安装体也可利用激光来切割。此时,安装体固定于基板吸附固定治具。
这样,图13所示的模塑后的半导体装置33完成。
根据该实施方式1的倒装芯片安装方法,将薄膜13的凹凸形状13a转印到绝缘树脂6上,如图15所示可形成无偏差的均匀的凹凸部16a。而且,模塑成形后的容器40的内表面嵌入绝缘性树脂6的凹凸部16a以进行接合,从而两者的接触面积较大,可利用锚固(投锚)效应提高与容器40的粘接强度。
另外,由于绝缘性树脂6通过薄膜13并利用压接工具8进行加压成型固化,因此还可抑制气泡的产生。通过接合容器40,从而在高温多湿的使用环境下,水分不易侵入布线基板4和半导体芯片1之间的电连接部位,可靠性较高。
另外,由于向绝缘性树脂6的内部的吸湿较少,因此很少会在回流时水分被加热而膨胀,容器40和绝缘性树脂6的界面很少会发生剥离,可减小作用于半导体芯片1的凸块3和端子电极5之间的拉伸的应力,电连接的可靠性提高。
此外,为了通过薄膜13向半导体芯片1传热,而且为了使绝缘性树脂6的固化温度变成180℃,将本实施方式1中的压接工具8的设定温度设定成210℃。
另外,虽然这里使用了将温度控制成固定的压接工具8,但也可使用根据温度分布对压接工具8的温度进行升温控制的陶瓷高速升温型的器件。
(实施方式2)
图16和图17表示实施方式2。
实施方式1中使用了在薄膜13的半导体芯片1一侧的表面形成图14所示的波状图案的凹凸形状13a的方法,而该实施方式2中仅在以下方面不同:使用了在薄膜13的半导体芯片1一侧的表面形成图16所示的波状图案的凹凸形状13b的方法。具体而言,关于固定重复图案,在制造薄膜13时一边利用辊子进行加热冲压一边形成网格状图案凹凸。图17表示在绝缘性树脂6的倒角部形成的凹凸部(波纹部)16b。其他部分与实施方式1相同。
(实施方式3)
图18表示实施方式3。
实施方式1、实施方式2中使用了在薄膜13上形成凹凸形状13a或13b的方法,并将其转印在绝缘性树脂6的倒角部,形成了凹凸部(波纹部)16a或16b,而该实施方式3中仅在以下方面不同:在压接工具8的框体10的表面形成凹凸部10a,在框体10的表面将凹凸部10a转印到绝缘性树脂6的倒角部上以形成凹凸部。完成后的形状与图13相同。在该实施方式3的情况下,使用在薄膜13的半导体芯片1一侧的表面未形成凹凸形状13a的两面平坦的薄膜。
使用在压接工具8上形成凹凸部10a的方法的本实施方式与实施方式1和实施方式2那样在薄膜13上带凹凸形状进行转印的情况的相比,容易更换框体10来改变转印形状,可实现比薄膜的加工费成本更廉价。
(实施方式4)
图19表示实施方式4中使用的压接工具8。
实施方式3中,在框体10的表面形成了波形图案的凹凸部,而本实施方式仅在以下方面与实施方式3不同:图19中形成有网格状图案的凹凸部10b。完成后的形状与图13相同。在绝缘性树脂6的倒角部形成的凹凸部(波纹部)16b与图17相同。作为薄膜13,使用两面平坦且在半导体芯片1一侧的表面未形成凹凸形状13a的薄膜。
(实施方式5)
图20表示实施方式5中使用的压接工具8。
图20中在框体10的表面以台阶宽度的长度为单侧0.5mm宽,台阶阶梯的高度为0.5mm厚的间隔形成有台阶状图案的凹凸部10c,以作为固定重复图案。其他部分与实施方式4相同。使用在薄膜13的半导体芯片1一侧的表面未形成凹凸形状13a的两面平坦的薄膜。
(实施方式6)
图21表示实施方式6中使用的压接工具8。
实施方式6中仅在以下方面与实施方式5不同:框体10的表面的台阶状图案的方向成为周向。具体而言,固定重复图案为滑梯状,上台阶宽度的长度为单侧0.5mm宽、台阶阶梯的高度为0.5mm厚的间隔形成有台阶状图案的凹凸部10d。
此外,压接工具8的凹凸部由于会在对从半导体芯片1的周边溢出的绝缘性树脂6加压时弹性变形,因此加压方向的凹凸间隔也可为0.5mm以上。另外,滑梯沟凹部也可朝下部变宽变浅。其他部分与实施方式5相同。
(实施方式7)
根据表示实施方式5的图20,在绝缘性树脂6的倒角部形成的凹凸部为,与布线基板4平行延伸的沟在上下方向上以一定间隔堆积的形状,且下沟和上沟不连接,但也可在框体10的表面形成从框体10的下端开口部朝框体10的内侧延伸的单个或多个螺旋状的凸部,并将其转印到绝缘性树脂6的倒角部而构成。
具体而言,螺旋的切槽深度(长度)为0.5mm,螺旋间隔为0.5mm厚的间隔,形成螺旋状图案。
此外,压接工具8的凹凸部由于会在对从半导体芯片1的周边溢出的绝缘性树脂6加压时弹性变形,因此加压方向的螺旋槽间隔也可为0.5mm以上。其他部分与实施方式5相同。
(实施方式8)
图23~图34表示倒装芯片安装的工序,图35为完成后的半导体装置。
将半导体芯片1设置在布线基板4上的工序与图1(a)(b)相同。
接下来说明后工序。
在后工序中,在图1(b)的安装状态的半导体芯片1上使用图22(b)(c)所示的压接工具8,如图26所示那样按压薄膜13以对绝缘性树脂6的倒角进行成形。
压接工具8如图22(a)(b)所示那样包括按压部9和在该按压部9的下表面利用螺钉11安装成可自由交换的框体10。框体10的材质也可为热固性的环氧树脂、酚醛树脂、聚酰亚胺、硅、或氟树脂、以及橡胶类树脂,也可为将这些绝缘性热固性树脂和绝缘性热塑性树脂混合而成的树脂。
如图23(a)所示那样,在压接工具8和平台15之间,在支承治具12a、12b之间以架设紧绷的状态设有薄膜13,在薄膜13的下方位置的平台15上,设置有图1(b)的安装状态的半导体芯片1。薄膜13的大小在纵向横向都比半导体芯片1大。薄膜13优选为具有耐热性(NCF固化温度)的薄膜。薄膜13的材质优选为例如,聚酰亚胺、聚苯硫醚、氟树脂、硅胶、以及它们的两层结构等的耐热性热塑薄膜。这里薄膜13的厚度使用20~30μm左右。薄膜13的两面平坦,特别是未形成图案。
图24中,朝平台15使支承治具12a、12b下降抵接,松开支承治具12a、12b对薄膜13的保持,薄膜13配置于半导体芯片1的大致上部,且配置于在半导体芯片1的周围溢出粘贴的绝缘性树脂6的大致上部。
图25中,朝平台15使压接工具8进一步下降,将所述框体10盖在半导体芯片1上,通过薄膜13将半导体芯片1的上表面和绝缘性树脂6的倒角的部分一边进行加热一边进行按压。
此外,薄膜13也可从布线基板4或平台15侧利用吸附等引导配置到绝缘性树脂6的上部。
接着如图26所示,利用压接工具8通过薄膜13将半导体芯片1一边进行加热一边朝布线基板4进行按压,并且框体10隔着薄膜13抵压在从半导体芯片1溢出的绝缘性树脂6上进行加热加压。
接着,如图27所示,利用压接工具8继续加压,使半导体1的凸块3慢慢变形,同时框体10也隔着薄膜13对从半导体芯片1溢出的绝缘性树脂6继续加压。通过利用压接工具8施加载荷,从而凸块3全部插入绝缘性树脂6,一边与布线基板4的端子电极5接触一边变形。
利用压接工具8使半导体芯片1的凸块3的高度成为所要的值,使绝缘性树脂6固化。由此,接着如图28所示,在从半导体芯片1的端部溢出的绝缘性树脂6上转印薄膜13的平坦的表面形状。
此时的凸块变形载荷为每1个凸块50g左右。根据凸块3的尺寸来控制载荷,但此时,凸块高度为25μmt。另外,也可根据需要对平台15进行加热、冷却,来控制施加到绝缘性树脂6的内压,抑制气泡的产生。
解除压接工具8及支承治具12a、12b以得到倒装芯片安装体。
接着,在图28的状态的倒装芯片安装体中的绝缘性树脂6的倒角部分6a,如图29(a)(b)那样形成凹凸层16并进行固化。
具体而言,在从半导体芯片溢出的底部填充树脂的倒角部分6a的至少一部分,如图29(a)(b)所示那样利用分配器161将第二树脂162涂覆成网格状。若第二树脂162采用触变性高的树脂,则液体不会流淌,凹凸形状不会损坏,因此可防止与模塑树脂的密合力下降。第二树脂162使用700Pa·s的环氧树脂。也可使用导电性树脂以作为第二树脂162。
这里,虽然是在从半导体芯片溢出的倒角部分6a涂覆成网格状,但即使是波状、螺旋状,底部填充树脂和模塑树脂的粘接面积也较大,只要粘接强度增加,则无论是什么图案形状皆可。
对于在倒角部分6a形成有凹凸层16的倒装芯片安装体,进一步利用图30~图34的工序形成容器40。
图30中,将图29的倒装芯片安装体设置在基板固定平台27的所要位置,从倒装芯片安装体的上方盖上传递模塑金属模26。
接着,如图31所示,利用压力气缸29将模塑树脂30一边从传递模塑金属模26的浇口28的部分进行按压一边进行加热注入。
接着,如图32所示,利用模塑树脂30完全填充空腔26A以包含倒装芯片安装体的半导体芯片1和凹凸层16。
接着,如图33所示,打开压力气缸29,解除并移去传递模塑金属模26。
接着,如图34所示,利用切割带32固定模塑后的倒装芯片安装体,将其设置于切割装置,并利用刀片41切成所要的尺寸,从而完成图35所示的模塑后的半导体装置33。
此外,模塑后的倒装芯片安装体也可利用激光来切割。此时,安装体固定于基板吸附固定治具。
根据该实施方式的倒装芯片安装方法,通过无偏差的均匀的凹凸层16,底部填料和模塑树脂嵌入接合,两者的接触面积较大,可利用锚固(投锚)效应提高与容器40的粘接强度。
另外,由于绝缘性树脂6隔着薄膜13利用压接工具8进行加压成型固化,因此还可抑制气泡的产生。通过接合容器40,从而在高温多湿的使用环境下,水分不易侵入布线基板4和半导体芯片1之间的电连接部位,可靠性较高。
另外,由于向绝缘性树脂6的内部的吸湿较少,因此很少会在回流时水分被加热而膨胀,容器40和绝缘性树脂6的界面很少会发生剥离,可减小作用于半导体芯片1的凸块3和端子电极5之间的拉伸的应力,电连接的可靠性提高。
此外,为了通过薄膜13向半导体芯片1传热,并使绝缘性树脂6的固化温度变成180℃,将本实施方式中的压接工具8的设定温度设定成210℃。
另外,上述示例中在倒角部如图29(b)所示那样将第二树脂162形成为网格状,但其即使如图36所示那样使第二树脂162朝纵向并以预定间隔将第二树脂162涂覆成滑梯状以形成凹凸层16也相同。涂覆的宽度既可均匀,也可为下部宽度相对于上部变小。
另外,上述示例中在倒角部将第二树脂162形成为网格状或者朝纵向形成为预定间隔的滑梯状,但即使如图37所示那样使第二树脂162朝横向并以预定间隔将第二树脂162涂覆成环状以形成凹凸层16也相同。
另外,上述示例中在倒角部将第二树脂162形成为网格状或者朝纵向形成为预定间隔的滑梯状,但即使如图38所示那样将第二树脂162朝横斜方向并以预定间隔涂覆成螺旋状以形成凹凸层16也相同。
(实施方式9)
图39~图44表示本发明的实施方式9。
实施方式8中,利用分配涂覆在绝缘性树脂6的倒角部6a形成凹凸层16,并在其上形成容器40,使容器40和半导体芯片1的粘接在机械上的可靠性提高,但除了分配涂覆以外,也可如该实施方式9所示,通过将金属薄膜片(或树脂薄膜片)14a加工成固定重复图案的凹凸形状的网状,并将加工后的薄膜片如图39所示预先覆盖在半导体芯片1上之后,在其上如图40~图42所示与实施方式8相同地形成容器40,从而在半导体芯片1的顶面和侧面也形成凹凸层16,而并非仅在底部填充部形成凹凸层16。图42表示在这种情况下完成后的半导体装置。
另外,若为仅在底部填充部形成凹凸层16的情况,则如图43所示,可将被半导体芯片1的部分穿通的金属薄膜片(或树脂薄膜片)14b预先覆盖在半导体芯片1上之后,在其上形成容器40来实现。图44表示在这种情况下完成后的半导体装置。
如上所述根据本发明的倒装芯片安装方法,能够以较短的交付周期(lead time)制造生产性高、可靠性高的半导体装置。
上述的各实施方式中,使用了绝缘性树脂6以作为底部填充树脂,但也可使用各向异性导电膜(ACF)来取代该绝缘性树脂6,而且作为各向异性导电膜中包含的导电粒子(未图示),通过使用对镍粉实施金镀后的粒子,从而可使端子电极5和凸块3之间的连接电阻值降低,可得到良好的连接可靠性。而且,导电粒子也可使用对树脂球实施镍镀或金镀后的粒子。而且,对于导电粒子,通过使用焊料等微粒子,从而还可从端子电极5和凸块3之间的接触状态的连接得到合金状态的连接,可进一步提高连接可靠性。
另外,上述的各实施方式中,在使用了导电性树脂以作为第二树脂162的情况下,在对覆盖在半导体芯片1上的金属薄膜片或树脂薄膜片14a、14b使用了导电性的薄膜片的情况下,通过将第二树脂162与端子电极5连接,该端子电极5与布线基板4的接地等基准电位连接,从而可利用屏蔽效应使其它信号布线的电信号及电位稳定。
作为第二树脂162的具体例,可举出围堰填充环氧树脂、导电性粘接剂。另外,作为覆盖在半导体芯片1上的金属薄膜片或树脂薄膜片,可举出网格状粘合型树脂薄膜片、网格状粘合型金属薄膜片、贴有网格型金属箔的预浸基板、网格状织布玻璃环氧布、绳状玻璃环氧布、网格状织布有机(芳族聚酰胺)耐热布、绳状织布有机(芳族聚酰胺)耐热布、网格状金属薄膜、掩模图案蚀刻状金属薄膜等。即使不为绳状而为冲孔形状也相同。
上述的各实施方式中,使用了绝缘性树脂6,但也可使用各向异性导电膜(ACF)来取代该绝缘性树脂6,而且作为各向异性导电膜中包含的导电粒子(未图示),通过使用对镍粉实施金镀后的粒子,从而可使端子电极5和凸块3之间的连接电阻值降低,可得到良好的连接可靠性。而且,导电粒子也可使用对树脂球实施镍镀或金镀后的粒子。而且,对于导电粒子,通过使用焊料等微粒子,从而还可从端子电极5和凸块3之间的接触状态的连接得到合金状态的连接,可进一步提高连接可靠性。
上述各实施方式中,使用了片状的绝缘性树脂6等以作为底部填充树脂,但也可使液状密封树脂滴注到布线基板4上,并在其上配置半导体芯片1,之后使其固化以作为底部填充树脂。
如上所述根据本发明的倒装芯片安装方法,能够以较短的交付周期(lead time)制造生产性高、可靠性高的半导体装置。
工业上的实用性
本发明可有助于使将半导体芯片倒装芯片安装于布线基板的小型薄型的半导体装置等高性能化。

Claims (16)

1.一种倒装芯片安装方法,其特征在于,
使底部填充树脂介于半导体芯片和布线基板之间以将所述半导体芯片倒装芯片安装于所述布线基板上,并且在所述布线基板上接合覆盖所述半导体芯片的容器,在这种情况时,
在利用压接工具对在所述布线基板和所述半导体芯片之间夹着底部填充树脂进行定位配置后的所述半导体芯片进行加压加热时,在从所述半导体芯片的周围溢出的底部填充树脂表面形成固定重复图案的凹凸部,
使覆盖所述半导体芯片的所述容器的内表面与底部填充树脂表面的所述凹凸部接合。
2.如权利要求1所述的倒装芯片安装方法,其特征在于,
对所述半导体芯片和所述半导体芯片的周围,隔着薄膜按压所述压接工具,在从所述半导体芯片的周围溢出的底部填充树脂表面,转印形成于所述薄膜的表面的固定重复图案的凹凸形状,从而形成所述凹凸部。
3.如权利要求1所述的倒装芯片安装方法,其特征在于,
对所述半导体芯片和所述半导体芯片的周围,隔着薄膜按压所述压接工具,在从所述半导体芯片的周围溢出的底部填充树脂表面,转印形成于所述压接工具的表面的固定重复图案的凹凸形状,从而形成所述凹凸部。
4.一种倒装芯片安装方法,其特征在于,
在利用压接工具对在布线基板和半导体芯片之间夹着底部填充树脂进行定位配置后的所述半导体芯片进行加压加热时,在从所述半导体芯片的周围溢出的底部填充树脂表面形成固定重复图案的凹凸部,
在所述布线基板和倒装芯片安装于所述布线基板上的所述半导体芯片上设置成形模具,形成空腔,
在所述空腔内填充树脂并进行固化以对覆盖所述半导体芯片的容器进行成形。
5.一种倒装芯片安装装置,使底部填充树脂介于半导体芯片和布线基板之间以将所述半导体芯片倒装芯片安装于所述布线基板上,并且在所述布线基板上接合覆盖所述半导体芯片的容器,其特征在于,设有:
薄膜,该薄膜被支承于在所述布线基板和所述半导体芯片之间夹着底部填充树脂进行定位配置后的所述半导体芯片的上方位置且在所述半导体芯片一侧的表面形成有固定重复图案的凹凸形状;
压接工具,该压接工具隔着所述薄膜将所述半导体芯片和从周围溢出的所述底部填充树脂一边进行加热一边朝所述布线基板一侧进行按压;及
成形模具,该成形模具盖在所述布线基板和倒装芯片安装于所述布线基板的半导体芯片上,形成空腔。
6.一种倒装芯片安装装置,使底部填充树脂介于半导体芯片和布线基板之间以将所述半导体芯片倒装芯片安装于所述布线基板上,并且在所述布线基板上接合覆盖所述半导体芯片的容器,其特征在于,设有:
薄膜,该薄膜被支承于在所述布线基板和所述半导体芯片之间夹着底部填充树脂进行定位配置后的所述半导体芯片的上方位置;
压接工具,该压接工具隔着所述薄膜将所述半导体芯片和从周围溢出的所述底部填充树脂一边进行加热一边朝所述布线基板一侧进行按压,并且在所述半导体芯片一侧的表面形成有固定重复图案的凹凸形状;及
成形模具,该成形模具盖在所述布线基板和倒装芯片安装于所述布线基板的半导体芯片上,形成空腔。
7.一种倒装芯片安装方法,其特征在于,
使底部填充树脂介于半导体芯片和布线基板之间以将所述半导体芯片倒装芯片安装于所述布线基板上,并且在所述布线基板上接合覆盖所述半导体芯片的容器,在这种情况时,
利用压接工具对在所述布线基板和所述半导体芯片之间夹着底部填充树脂进行定位配置后的所述半导体芯片进行加压加热,并在从所述半导体芯片的周围溢出的底部填充树脂表面上,涂覆用于形成凹凸的第二树脂,从而形成固定重复图案的凹凸层,
使覆盖所述半导体芯片的所述容器的内表面与底部填充树脂表面的所述凹凸层接合。
8.如权利要求7所述的倒装芯片安装方法,其特征在于,
将所述第二树脂呈网格状、绳状、冲孔形状中的任一种形状地涂覆于所述底部填充树脂的表面。
9.如权利要求7所述的倒装芯片安装方法,其特征在于,
导电性树脂以作为所述第二树脂来使用。
10.一种倒装芯片安装方法,其特征在于,
使底部填充树脂介于半导体芯片和布线基板之间以将所述半导体芯片倒装芯片安装于所述布线基板上,并且在所述布线基板上接合覆盖所述半导体芯片的容器,在这种情况时,
利用压接工具对在所述布线基板和所述半导体芯片之间夹着底部填充树脂进行定位配置后的所述半导体芯片进行加压加热,并在从所述半导体芯片的周围溢出的所述底部填充树脂的表面,覆盖在表面形成有固定重复图案的凹凸的薄膜片,从而形成凹凸层,
使覆盖所述半导体芯片的所述容器的内表面与底部填充树脂表面的所述凹凸层接合。
11.一种半导体装置,其特征在于,具有:
半导体芯片,该半导体芯片利用底部填充树脂倒装芯片安装于布线基板上,所述底部填充树脂介于所述半导体芯片和所述布线基板之间,且在从所述半导体芯片的周围溢出的所述底部填充树脂的表面形成有固定重复图案的凹凸形状;及
容器,该容器树脂成形于所述布线基板上使得与形成有所述凹凸形状的部分相接且覆盖所述半导体芯片。
12.一种半导体装置,其特征在于,具有:
半导体芯片,该半导体芯片利用底部填充树脂倒装芯片安装于布线基板上,所述底部填充树脂介于所述半导体芯片和所述布线基板之间,且在从所述半导体芯片的周围溢出的所述底部填充树脂的表面转印形成有固定重复图案的凹凸形状;及
容器,该容器树脂成形于所述布线基板上使得与形成有所述凹凸形状的部分相接且覆盖所述半导体芯片。
13.一种半导体装置,其特征在于,具有:
半导体芯片,该半导体芯片利用底部填充树脂倒装芯片安装于布线基板上,所述底部填充树脂介于所述半导体芯片和所述布线基板之间,且利用树脂在从所述半导体芯片的周围溢出的所述底部填充树脂的表面涂覆形成有固定重复图案的凹凸形状;及
容器,该容器树脂成形于所述布线基板上使得与形成有所述凹凸形状的部分相接且覆盖所述半导体芯片。
14.一种半导体装置,其特征在于,具有:
半导体芯片,该半导体芯片利用底部填充树脂倒装芯片安装于布线基板上,所述底部填充树脂介于所述半导体芯片和所述布线基板之间;
薄膜片,该薄膜片呈网状且覆盖所述半导体芯片和从所述半导体芯片的周围溢出的所述底部填充树脂的表面;及
容器,该容器树脂成形于所述布线基板上使得与所述薄膜片相接且覆盖所述半导体芯片。
15.一种半导体装置,其特征在于,具有:
半导体芯片,该半导体芯片利用底部填充树脂倒装芯片安装于布线基板上,所述底部填充树脂介于所述半导体芯片和所述布线基板之间;
薄膜片,该薄膜片在中央形成有供所述半导体芯片的上部露出的开口,所述开口的周围呈网状且覆盖从所述半导体芯片的周围溢出的所述底部填充树脂的表面;及
容器,该容器树脂成形于所述布线基板上使得与所述薄膜片相接且覆盖所述半导体芯片。
16.如权利要求15所述的半导体装置,其特征在于,
所述薄膜片具有导电性,所述薄膜片与布线基板的基准电位电连接。
CN2009801208771A 2008-12-16 2009-11-06 半导体装置和倒装芯片安装方法及倒装芯片安装装置 Expired - Fee Related CN102047404B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2008-319040 2008-12-16
JP2008319040A JP5451053B2 (ja) 2008-12-16 2008-12-16 フリップチップ実装方法とフリップチップ実装装置
JP2008-331662 2008-12-26
JP2008331662A JP2010153670A (ja) 2008-12-26 2008-12-26 フリップチップ実装方法と半導体装置
PCT/JP2009/005890 WO2010070806A1 (ja) 2008-12-16 2009-11-06 半導体装置とフリップチップ実装方法およびフリップチップ実装装置

Publications (2)

Publication Number Publication Date
CN102047404A CN102047404A (zh) 2011-05-04
CN102047404B true CN102047404B (zh) 2013-07-10

Family

ID=42268490

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801208771A Expired - Fee Related CN102047404B (zh) 2008-12-16 2009-11-06 半导体装置和倒装芯片安装方法及倒装芯片安装装置

Country Status (3)

Country Link
US (1) US8895359B2 (zh)
CN (1) CN102047404B (zh)
WO (1) WO2010070806A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106415826A (zh) * 2014-06-26 2017-02-15 索尼公司 半导体器件和制造半导体器件的方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8531014B2 (en) * 2010-09-27 2013-09-10 Infineon Technologies Ag Method and system for minimizing carrier stress of a semiconductor device
JP5614217B2 (ja) * 2010-10-07 2014-10-29 デクセリアルズ株式会社 マルチチップ実装用緩衝フィルム
KR101649055B1 (ko) 2011-09-30 2016-08-17 인텔 코포레이션 실리콘 관통 비아 프로세싱 동안 장치 웨이퍼를 처리하기 위한 구조체 및 방법, 및 3d 패키징 구조체
JP6147359B2 (ja) * 2013-12-13 2017-06-14 三菱重工オートモーティブサーマルシステムズ株式会社 電子部品の固定構造
CN107403784B (zh) * 2016-05-19 2020-04-24 胡川 线路板制作方法及结构
JP2019096577A (ja) * 2017-11-28 2019-06-20 株式会社ジャパンディスプレイ 表示装置
CN108417540B (zh) * 2018-03-26 2020-10-16 合肥源康信息科技有限公司 一种指纹识别芯片装置
KR102708431B1 (ko) * 2018-11-28 2024-09-25 삼성디스플레이 주식회사 본딩 장치 및 본딩 방법
KR20210100794A (ko) * 2020-02-06 2021-08-18 삼성디스플레이 주식회사 표시 모듈 가공 장치 및 표시 모듈 가공 방법
JP7258806B2 (ja) * 2020-03-23 2023-04-17 株式会社東芝 半導体装置
KR102866522B1 (ko) * 2020-06-19 2025-10-01 삼성전자주식회사 칩 본딩 장치
KR102853612B1 (ko) 2020-07-15 2025-09-03 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
JP7569247B2 (ja) 2021-03-12 2024-10-17 キオクシア株式会社 半導体製造装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002016104A (ja) * 2000-06-27 2002-01-18 Toshiba Corp 半導体装置の実装方法および半導体装置実装体の製造方法
CN1623278A (zh) * 2002-03-29 2005-06-01 富士通媒体部品株式会社 用于安装表面声波元件的方法和具有树脂密封的表面声波元件的表面声波器件

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5278429A (en) * 1989-12-19 1994-01-11 Fujitsu Limited Semiconductor device having improved adhesive structure and method of producing same
KR940006083B1 (ko) * 1991-09-11 1994-07-06 금성일렉트론 주식회사 Loc 패키지 및 그 제조방법
EP0840369A4 (en) * 1995-06-30 2001-12-19 Toshiba Kk ELECTRONIC COMPONENT AND PRODUCTION METHOD THEREFOR
US6204454B1 (en) * 1997-12-27 2001-03-20 Tdk Corporation Wiring board and process for the production thereof
JP3026204B1 (ja) 1998-09-25 2000-03-27 セイコーインスツルメンツ株式会社 ベアチップ実装方法
JP2000277566A (ja) * 1999-03-26 2000-10-06 Toshiba Corp 電子部品ユニットおよび電子部品ユニット製造方法
JP3928682B2 (ja) * 1999-06-22 2007-06-13 オムロン株式会社 配線基板同士の接合体、配線基板同士の接合方法、データキャリアの製造方法、及び電子部品モジュールの実装装置
WO2001026147A1 (en) * 1999-10-04 2001-04-12 Seiko Epson Corporation Semiconductor device, method of manufacture thereof, circuit board, and electronic device
JP3865037B2 (ja) * 2000-04-07 2007-01-10 セイコーエプソン株式会社 光モジュールの製造方法
JP2002313841A (ja) * 2000-04-14 2002-10-25 Namics Corp フリップチップ実装方法
JP4609617B2 (ja) 2000-08-01 2011-01-12 日本電気株式会社 半導体装置の実装方法及び実装構造体
CN1276490C (zh) 2000-11-14 2006-09-20 亨凯尔公司 硅晶片应用的助焊和填缝材料,和用其制造的层状电子组件
JP2002170900A (ja) * 2000-12-04 2002-06-14 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US6400014B1 (en) * 2001-01-13 2002-06-04 Siliconware Precision Industries Co., Ltd. Semiconductor package with a heat sink
JP2004179552A (ja) 2002-11-28 2004-06-24 Nec Corp 半導体装置の実装構造、実装方法およびリワーク方法
US20040212080A1 (en) * 2003-04-22 2004-10-28 Kai-Chi Chen [chip package structure and process for fabricating the same]
JP3693060B2 (ja) * 2003-09-24 2005-09-07 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP4058637B2 (ja) * 2003-10-27 2008-03-12 セイコーエプソン株式会社 半導体チップ、半導体装置、回路基板及び電子機器
US20050093181A1 (en) * 2003-11-04 2005-05-05 Brandenburg Scott D. Heat sinkable package
JP2005167092A (ja) * 2003-12-04 2005-06-23 Nitto Denko Corp 光半導体装置の製造方法
JP2005203497A (ja) * 2004-01-14 2005-07-28 Toshiba Corp 半導体装置およびその製造方法
TWI240399B (en) 2004-04-06 2005-09-21 Advanced Semiconductor Eng Chip package structure and process for fabricating the same
JP4525148B2 (ja) 2004-04-13 2010-08-18 ソニー株式会社 半導体装置およびその製造方法
JP4688431B2 (ja) * 2004-04-21 2011-05-25 日東電工株式会社 フラットパネルディスプレイ用マザーガラス保護フィルムおよびその用途
JP4737370B2 (ja) 2004-10-29 2011-07-27 セイコーエプソン株式会社 半導体装置の製造方法
JP2006294650A (ja) * 2005-04-05 2006-10-26 Oki Electric Ind Co Ltd 電子部品の実装方法
JP4534062B2 (ja) * 2005-04-19 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置
US20070141751A1 (en) * 2005-12-16 2007-06-21 Mistry Addi B Stackable molded packages and methods of making the same
JP2007180062A (ja) 2005-12-26 2007-07-12 Toshiba Corp プリント回路基板の製造方法、ディスペンサ装置
JP4305502B2 (ja) 2006-11-28 2009-07-29 カシオ計算機株式会社 半導体装置の製造方法
SG166773A1 (en) * 2007-04-24 2010-12-29 United Test & Assembly Ct Lt Bump on via-packaging and methodologies
JP2009141269A (ja) * 2007-12-10 2009-06-25 Sony Chemical & Information Device Corp 電気部品の実装方法及び実装装置
JP5208205B2 (ja) * 2008-04-18 2013-06-12 パナソニック株式会社 フリップチップ実装方法とフリップチップ実装装置およびそれに使用されるツール保護シート
JP5799541B2 (ja) * 2011-03-25 2015-10-28 株式会社ソシオネクスト 半導体装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002016104A (ja) * 2000-06-27 2002-01-18 Toshiba Corp 半導体装置の実装方法および半導体装置実装体の製造方法
CN1623278A (zh) * 2002-03-29 2005-06-01 富士通媒体部品株式会社 用于安装表面声波元件的方法和具有树脂密封的表面声波元件的表面声波器件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106415826A (zh) * 2014-06-26 2017-02-15 索尼公司 半导体器件和制造半导体器件的方法

Also Published As

Publication number Publication date
WO2010070806A1 (ja) 2010-06-24
US20110175237A1 (en) 2011-07-21
CN102047404A (zh) 2011-05-04
US8895359B2 (en) 2014-11-25

Similar Documents

Publication Publication Date Title
CN102047404B (zh) 半导体装置和倒装芯片安装方法及倒装芯片安装装置
CN103283007B (zh) 不流动底充胶
US6825552B2 (en) Connection components with anisotropic conductive material interconnection
US8390106B2 (en) Circuit board with built-in semiconductor chip and method of manufacturing the same
CN100397963C (zh) 电子电路装置及其制造方法
US8470643B2 (en) Manufacturing method of semiconductor packages
EP1763295A2 (en) Electronic component embedded board and its manufacturing method
CN110402492B (zh) 柔性导电粘合
WO2006112384A1 (ja) 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
CN107210271A (zh) 电子部件及其制造方法和制造装置
JP2018125349A5 (zh)
US6528889B1 (en) Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip
JP3436170B2 (ja) 異方性導電フィルム、これを用いた半導体装置及びその製造方法
JP4992310B2 (ja) 積層基板の製造方法
JP2000277649A (ja) 半導体装置及びその製造方法
JP2008192984A (ja) 半導体装置及びその製造方法
JP4939916B2 (ja) 多層プリント配線板およびその製造方法
WO1998004000A1 (fr) Unite de commande electronique de type enfichable, structure de connexion entre un tableau de connexion et des fiches, unite de connexion entre des pieces electroniques et un tableau de connexion et procede de montage de pieces electroniques
JP4479582B2 (ja) 電子部品実装体の製造方法
KR20090062590A (ko) 열압착용 패드 및 그를 이용하여 커버레이어를인쇄회로기판에 열압착하는 방법
JP2010153670A (ja) フリップチップ実装方法と半導体装置
JP2011199138A (ja) 電子部品相互の接続方法及び接続構造
JP4735378B2 (ja) 電子部品実装構造体およびその製造方法
JP2010147033A (ja) フリップチップ実装方法とフリップチップ実装装置
TWI393197B (zh) 晶片封裝

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130710

Termination date: 20161106

CF01 Termination of patent right due to non-payment of annual fee