CN102030303B - 微结构制造方法 - Google Patents

Abstract

本发明涉及一种应用于半导体制程的微结构制造方法。此微结构制造方法包括以下步骤。先形成内含有微结构、多个金属电路与金属连接层的绝缘层于硅基底上。其中微结构与金属电路平行并排于绝缘层内，金属连接层则与金属电路电性连接，且金属连接层外露于绝缘层表面。之后，沉积保护层于金属连接层与绝缘层表面，并进行蚀刻以令微结构悬浮。借此避免微结构与金属连接层遭到蚀刻液侵蚀破坏。

Description

微结构制造方法

技术领域

本发明是有关于一种半导体的装置及制造方法，且特别是有关于一种微型悬浮结构及其制造方法。

背景技术

现今微机电系统(Micro-Electro-Mechanical Systems，MEMS)包含各种不同的微结构。例如，不可动的探针、流道、孔穴结构，或是一些可动的弹簧、连杆、齿轮等结构。将上述不同的微结构和相关的半导体电路相互整合，即可构成各种不同的半导体应用。半导体电路例如互补式金属氧化层半导体(Complementary Metal-Oxide Semiconductor，CMOS)。而通过制造方法与结构设计提升微结构各种不同的功能，是未来半导体微机电系统的关键指针，也是未来进一步研究芯片时的严峻挑战。因此，若能研发改进已知的技术，未来的发展性实无法预估。

目前微机电装置中的传感器及致动器皆独立于半导体组件之外制造，且必须利用湿蚀刻、干蚀刻和牺牲层(sacrificial-layer)去除等专用的微机电作业在硅基底上制作出悬浮式结构。其中，湿蚀刻是一种快速有效的蚀刻方式，主要利用蚀刻剂与材料间的化学反应来达到蚀刻的效果，且所使用的蚀刻剂通常仅会与特定材料进行反应，因此对于不同材料具有相当高的“选择性”(selectivity)。然而，由于化学反应并不会对特定方向有任何的偏好，所以湿蚀刻本质上属于一种“等向性蚀刻”(isotropic etching)。等向性蚀刻意味着湿蚀刻不但会在纵向进行蚀刻，也会有横向的蚀刻效果。而横向的蚀刻效果则会导致所谓“侧蚀”(undercut)的现象发生。

而干蚀刻，例如等离子蚀刻，则是利用部分解离的气体来进行，最大优点即是干蚀刻为“非等向性蚀刻”(anisotropic etching)。然而，由于干蚀刻主要是利用离子的撞击移除材料，属于一种物理作用，因此干蚀刻对于不同的材料其选择性较湿蚀刻低。

常用微结构中，其金属电路为埋设于绝缘层内，而需利用金属连接层将金属电路与其它外部导体结构电性连接，使得金属连接层为直接暴露于绝缘层外。此外，通常会在形成微结构的同时，在微结构周侧布设金属堆叠结构，再利用后续蚀刻金属堆叠结构达到微结构悬浮。如此一来，当进行微结构悬浮的金属蚀刻过程中，金属连接层便容易同时受侵蚀而遭受破坏。

再者，在蚀刻过程中，蚀刻液也容易直接侵蚀不受保护的微结构，而使结构受到破坏。此外，微机电技术通常会使用光罩来保护不被蚀刻的区域，但随着微机电技术的设计越来越精细，也造成光掩膜的制造越来越不容易。因此，于蚀刻过程中如何让金属连接层及微结构受到保护，且如何采用替代性光掩膜即可进行精密蚀刻为目前极欲解决的重点所在。

发明内容

因此，本发明的一目的在于提供一种可整合半导体制程的微机电前处理制造方法，以避免用于与外部导体电性连接的金属连接层被不当蚀刻，而受到破坏。

依据本发明的上述目的，提出一种应用于半导体制程的微结构制造方法。此微结构制造方法包括以下步骤。首先形成内含有微结构、多个金属电路与金属连接层的绝缘层于硅基底上。其中微结构与金属电路平行并排于绝缘层内，金属连接层与金属电路电性连接，且金属连接层外露于绝缘层表面。之后，在金属连接层与绝缘层表面沉积保护层，并以蚀刻使微结构达成悬浮。

本发明的另一目的在于提供一种可整合半导体制程的微机电前处理制造方法，不论利用由上而下蚀刻，或是由下而上蚀刻，皆可以避免微结构被不当蚀刻而免于受到破坏。并且利用保护层取代光掩膜进行蚀刻，简化一般制程中使用精密光罩所需的成本。

依据本发明的上述目的，提出一种应用于半导体制程的微结构制造方法。此微结构制造方法包括以下步骤。首先形成内含有微结构、多个金属电路、多个金属堆叠与金属连接层的绝缘层于硅基底上。其中微结构与金属电路平行并排于绝缘层内，金属堆叠位于微结构的周侧，金属连接层与金属电路电性连接，且金属连接层外露于绝缘层表面。接着，在金属连接层与绝缘层表面沉积保护层，再蚀刻移除相对应位于金属堆叠与微结构上的保护层。蚀刻去除金属堆叠，以形成贯通绝缘层的蚀刻空间，再由蚀刻空间蚀刻硅基底，使蚀刻空间延伸至硅基底。接着，在保护层上设置保护盖后，由硅基底底面蚀刻硅基底，以使蚀刻空间贯穿硅基底令微结构悬浮。最后，移除相对应位于金属连接层上的保护盖，再以蚀刻去除位于金属连接层上的保护层，以使金属连接层外露于绝缘层表面，并利用打线电性连接金属连接层与外部导体。

依据本发明的上述目的，一种应用于半导体制程的微结构制造方法。此微结构制造方法包括以下步骤。首先形成内含有微结构、多个金属电路、多个金属堆叠与金属连接层的绝缘层于硅基底上。其中微结构与金属电路平行并排于绝缘层内，金属堆叠位于微结构之周侧，金属连接层与金属电路电性连接，且金属连接层外露于绝缘层表面。接着，在金属连接层与绝缘层表面沉积保护层，再以蚀刻移除相对应位于金属堆叠与微结构上的保护层。接着，蚀刻去除金属堆叠，以形成贯通绝缘层的蚀刻空间，再由蚀刻空间蚀刻硅基底，以使微结构悬浮。接下来，在保护层上设置保护盖，并移除相对应位于金属连接层上的保护盖，接着蚀刻去除位于金属连接层上的保护层，以使金属连接层外露于绝缘层表面。最后，利用打线电性连接金属连接层与外部导体。

应用本发明的微结构制造方法利用沉积保护层有效避免微结构与金属连接层于蚀刻过程中遭到蚀刻破坏，并且以保护层取代以往精密光掩膜的使用，可降低制程成本。

附图说明

为让本发明的上述和其它目的、特征、优点与实施例能更明显易懂，所附附图的说明如下：

图1是绘示依照本发明一实施方式的一种微结构制造方法各步骤的结构剖面图；

图2是绘示图1中步骤110进行时的结构剖面图；

图3是绘示图1中步骤120进行时的结构剖面图；

图4是绘示图1中步骤130的详细步骤流程图；

图5至图11是绘示图4中步骤131a～137a进行时的结构剖面图；

图12至图15是绘示图4中步骤131b～136b进行时的结构剖面图。

【主要组件符号说明】

100：方法                          110：步骤

120：步骤                          130：步骤

131a～137a：步骤                   131b～136b：步骤

200：硅基底                        201：蚀刻空间

300：绝缘层                        301：蚀刻空间

310：微结构                        320：金属电路

330：金属堆叠                      340：金属连接层

350：互补式金属氧化半导体电路层    400：第一保护层

500：第二保护层                    600：保护盖

700：黏着层

具体实施方式

图1为绘示依照本发明一实施方式的一种微结构制造方法各步骤的结构剖面图。微结构制造方法100包含于硅基底上形成内含有微结构、金属电路与金属连接层的绝缘层(步骤110)、沉积保护层(步骤120)与蚀刻悬浮微结构(步骤130)等三大步骤。本实施方式的微结构制造方法可应用于半导体制程中，半导体制程例如互补式金属氧化层半导体(Complementary Metal-OxideSemiconductor，CMOS)制程。使微结构的制造与半导体制程整合于同一制程内进行。

接着，请参照图2与图3，其为分别绘示图1中步骤110及步骤120的结构剖面图，借以说明微结构处理方法的详细内容。首先，请参照图2。在硅基底200上形成绝缘层300(步骤110)。绝缘层300内具有微结构310、多个金属电路320、多个金属堆叠330、金属连接层340与至少一个互补式金属氧化半导体电路层350。微结构310、金属电路320与互补式金属氧化半导体电路层350为平行并排于绝缘层300内，且皆受到绝缘层300的包覆。

金属堆叠330位于微结构310的周侧，且金属堆叠330为贯穿设置于绝缘层300内。金属堆叠330为由铝铜合金、钨及钛等金属交互堆叠而成，且各金属堆叠330两两连接导通。由于微结构310外围有绝缘层包覆，因此，金属堆叠330并未与微结构310接触。

金属连接层340与金属电路320电性连接。且金属连接层340可再与外部导体(未绘示)电性连接，使金属电路320透过金属连接层340与外部导体进行讯号连接。

前述结构形成后，在标准半导体制程的最后，在绝缘层300表面沉积钝化材质的第一保护层400。第一保护层400的沉积方式为采用等离子辅助化学气相沉积(Plasma-Enhanced Chemical Vapor Deposition，PECVD)、常压化学气相沉积(Atmospheric pressure Chemical Vapor Deposition，APCVD)或低压化学气相沉积(Low-pressure Chemical Vapor Deposition，LPCVD)。接着，利用曝光、显影及蚀刻等技术使得特定区域外露而不受第一保护层400覆盖。前述特定区域包含金属堆叠330表面、金属连接层340表面与包覆微结构310的绝缘层300表面，如图1所示。

接着，请参照图3。在前述外露的特定区域上与第一保护层400表面沉积氧化材质的第二保护层500(步骤130)。第二保护层500的沉积方式同样可采用等离子辅助化学气相沉积(Plasma-Enhanced Chemical Vapor Deposition，PECVD)、常压化学气相沉积(Atmospheric pressure Chemical Vapor Deposition，APCVD)或低压化学气相沉积(Low-pressure Chemical Vapor Deposition，LPCVD)。

图4则为绘示图1中步骤130的详细步骤流程图。首先，请同时配合参照图5至图11，其为绘示图4中步骤131a～137a进行时的结构剖面图。在前述第二保护层500沉积完毕后，以蚀刻去除金属堆叠330表面与包覆该微结构310的绝缘层表面等特定区域的第二保护层500(步骤131)，借此使前述外露的金属连接层340表面与第一保护层400受第二保护层500的覆盖，如图5所示。

接着，如图6所示，利用蚀刻将金属堆叠330去除，使原本金属堆叠330的位置形成仅通过绝缘层300的一个蚀刻空间301(步骤132)。且在蚀刻过程中，被第二保护层500覆盖的部份以第二保护层500取代常用的光刻胶而免于遭受蚀刻侵蚀。此外，由于微结构310外围有绝缘层300包覆，因此，将金属插销堆叠层330蚀刻去除后，并不会暴露绝缘层300内的微结构310。

接下来请参照图7所示，利用绝缘层300对硅基底200的高蚀刻选择比，由蚀刻空间301对硅基底300进行深反应离子蚀刻(Deep Reactive Ion Etching，DRIE)，去除局部硅基底(步骤133a)，使蚀刻空间301延伸至硅基底200，形成尚未贯通硅基底200的蚀刻空间201。同样在蚀刻过程中，由于第二保护层500未被移除，因此被第二保护层500覆盖的部分仍可以第二保护层500取代常用的光刻胶而免于遭受蚀刻侵蚀。此外，由于微结构310也同样受到绝缘层300的保护，也可免于遭受蚀刻破坏。

接着，请参照图8。在第二保护层500上设置保护盖600(步骤134a)，且保护盖600与第二保护层500间透过黏着层700结合，使保护盖600与第二保护层500之间相距特定距离。保护盖600可为玻璃或硅晶片，且保护盖600的表面可设置一层环氧化物，使保护盖600可由于还氧化物的弹性缓冲而避免于封装压力下遭到损坏。此外，因一般半导体制程所需，硅基底200皆需磨薄至300um以下的厚度。但越薄的硅基底200容易因应力而产生翘曲。因此，保护盖600也于硅基底200另一面作为支撑，以避免整体结构于制程中破裂损坏，提高制程合格率。

再来，如图9所示，由相对于蚀刻空间201、301的硅基底200底面进行蚀刻(步骤135a)，去除相对于微结构310下方的硅基底200，并使蚀刻空间201、301贯穿硅基底，以悬浮微结构310。由于前述微结构310包覆于绝缘层300之内，因此，在蚀刻过程中，微结构310不会受到蚀刻的破坏。再者，也可避免由微结构310内部溅出污染机台腔体的金属颗粒。

接着，如图10所示，依据微结构310切割保护盖600(步骤136a)，并移除相对应位于金属连接层340上方之保护盖600，使金属连接层340上方的第二保护层500裸露。由于金属连接层340仍受到第二保护层500的覆盖，因此于切割保护盖600的时候，并不会割伤金属连接层340。

接下来，以保护盖600替代作为金属连接层340以外区域的光罩，直接以蚀刻去除金属连接层340上的第二保护层500(步骤137a)，以裸露金属连接层340，如图11所示。由于微结构受到绝缘层与保护盖的保护，因此可始为结构于蚀刻过程中避免遭受侵蚀。再者，由于第一保护层400与第二保护层500的材质不同，因此可利用氧化物与氮化物的蚀刻选择比，让金属连接层340以外的特定区域仍受到第一保护层400的覆盖而避免受到蚀刻。最后，以打线将金属连接层340与外部导体(未绘示)电性连接后，使金属电路320可透过打线(未绘示)及金属连接层340与外部导体进行信号传输。此处所使用的打线技术与外部导体皆为一般常用的技术，不在此详细描述。

而图12至图15则为分别绘示图4中步骤131b～136b进行时的结构剖面图，为本发明另一实施方式的一种微结构制造方法。大致步骤皆与前述实施方式相同，不同之处在于前述实施方式是在设置保护盖后，再由硅基底底面进行蚀刻而使微结构悬浮(如前述图8及图9所示)。而本实施方式则是在设置保护盖600(步骤134b)前，由蚀刻空间301蚀刻硅基底200时，即利用等向性蚀刻沿着硅基底200晶格面将蚀刻空间301延伸至微结构310下方的硅基底200，而达成微结构310悬浮(步骤133b)，如图12所示。

接着，再在第二保护层500上设置保护盖600(步骤134b，如图13所示)。然后依据微结构310切割保护盖600，并移除相对应位于金属连接层340上方的保护盖600，使金属连接层340上方的第二保护层500裸露(步骤135b，如图14所示)。最后，以保护盖600替代作为金属连接层340以外区域的光罩，直接以蚀刻去除金属连接层340上的第二保护层500，以裸露金属连接层340(步骤136b，如图15所示)。由于此实施方式中图13至图15所示的结构剖面图所代表的步骤皆与前述实施方式相同，因此不在此再次详细描述。

由上述本发明实施方式可知，应用本发明的微结构制造方法具有下列优点。第一，在蚀刻过程中，有效避免金属连接层以及微结构受到不当侵蚀破坏。且不论是采用由上而下蚀刻或由下而上蚀刻，蚀刻液皆无法直接侵蚀微结构，避免微结构的金属暴露遭受破坏，而产生污染机台腔体的金属颗粒。第二，利用氧化物或氮化物沉积的保护层及保护盖取代以往的精密光掩膜效果进行蚀刻，使微结构达到悬浮以及移除金属连接层上的保护层，进而减轻使用光掩膜所耗费的成本。第三，进行保护盖切割时，由于金属连接层仍受到保护层的保护，而免于割伤破损。第四，保护盖的设置对于硅基底与绝缘层提供支持以抵抗应力，提高制程合格率。

虽然本发明已以实施方式揭露如上，然其并非用以限定本发明，任何熟悉此技术的人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视权利要求书所界定的范围为准。

Claims (8)

1.一种微结构制造方法，应用于半导体制程，该微结构制造方法包括：

形成内含有一微结构、多个金属电路与一金属连接层的一绝缘层于一硅基底上，其中该微结构与所述多个金属电路平行并排于该绝缘层内，该金属连接层与所述多个金属电路电性连接，且该金属连接层外露于该绝缘层表面；

沉积一保护层于该金属连接层与该绝缘层表面；

蚀刻悬浮该微结构；

其特征在于，还包含：

在形成该绝缘层的同时，在该微结构周侧形成多个金属堆叠；

在沉积该保护层后，蚀刻移除相对应位于所述多个金属堆叠与该微结构上的该保护层；

蚀刻去除所述多个金属堆叠，以形成贯通该绝缘层的一蚀刻空间；

由该蚀刻空间蚀刻该硅基底，使该蚀刻空间延伸至该硅基底；

在该保护层上设置一保护盖；以及

由该硅基底底面蚀刻该硅基底，以使该蚀刻空间贯穿该硅基底令该微结构悬浮。

2.根据权利要求1所述的微结构制造方法，其特征在于，保护盖为一玻璃盖或一硅晶片。

3.根据权利要求1所述的微结构制造方法，其特征在于，该保护盖表面具有一环氧化物。

4.根据权利要求1所述的微结构制造方法，其特征在于，还包含：

移除相对应位于该金属连接层上的该保护盖；

蚀刻去除位于该金属连接层上的保护层，以使该金属连接层外露于该绝缘层表面；以及

利用打线电性连接该金属连接层与一外部导体。

5.根据权利要求4所述的微结构制造方法，其特征在于，保护盖为一玻璃盖或一硅晶片。

6.根据权利要求4所述的微结构制造方法，其特征在于，该保护盖表面具有一环氧化物。

7.一种微结构制造方法，应用于半导体制程，其特征在于，该微结构制造方法包括：

形成内含有一微结构、多个金属电路、多个金属堆叠与一金属连接层的一绝缘层于一硅基底上，其中该微结构与所述多个金属电路平行并排于该绝缘层内，所述多个金属堆叠位于该微结构的周侧，该金属连接层与所述多个金属电路电性连接，且该金属连接层外露于该绝缘层表面；

沉积一保护层于该金属连接层与该绝缘层表面；

蚀刻移除相对应位于所述多个金属堆叠与该微结构上的该保护层；

蚀刻去除所述多个金属堆叠，以形成贯通该绝缘层的一蚀刻空间；

由该蚀刻空间蚀刻该硅基底，使该蚀刻空间延伸至该硅基底；

在该保护层上设置一保护盖；

由该硅基底底面蚀刻该硅基底，以使该蚀刻空间贯穿该硅基底令该微结构悬浮；

移除相对应位于该金属连接层上的该保护盖；

蚀刻去除位于该金属连接层上的保护层，以使该金属连接层外露于该绝缘层表面；以及

利用打线电性连接该金属连接层与一外部导体。

8.一种微结构制造方法，应用于半导体制程，其特征在于，该微结构制造方法包括：

形成内含有一微结构、多个金属电路、多个金属堆叠与一金属连接层的一绝缘层于一硅基底上，其中该微结构与所述多个金属电路平行并排于该绝缘层内，所述多个金属堆叠位于该微结构的周侧，该金属连接层与所述多个金属电路电性连接，且该金属连接层外露于该绝缘层表面；

沉积一保护层于该金属连接层与该绝缘层表面；

蚀刻移除相对应位于所述多个金属堆叠与该微结构上的该保护层；

蚀刻去除所述多个金属堆叠，以形成贯通该绝缘层的一蚀刻空间；

由该蚀刻空间蚀刻该硅基底，以使该微结构悬浮；

在该保护层上设置一保护盖；

移除相对应位于该金属连接层上的该保护盖；

蚀刻去除位于该金属连接层上的保护层，以使该金属连接层外露于该绝缘层表面；以及

利用打线电性连接该金属连接层与一外部导体。

Images