[go: up one dir, main page]

CN102034803A - 半导体装置及其控制方法 - Google Patents

半导体装置及其控制方法 Download PDF

Info

Publication number
CN102034803A
CN102034803A CN2010100026130A CN201010002613A CN102034803A CN 102034803 A CN102034803 A CN 102034803A CN 2010100026130 A CN2010100026130 A CN 2010100026130A CN 201010002613 A CN201010002613 A CN 201010002613A CN 102034803 A CN102034803 A CN 102034803A
Authority
CN
China
Prior art keywords
signal
chip
power
semiconductor device
deexcitation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010100026130A
Other languages
English (en)
Inventor
陈伸显
边相镇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN102034803A publication Critical patent/CN102034803A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • H10W90/00

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体装置,包括:上电信号发生部分,配置成产生上电信号;驱动器,配置成驱动并输出所述上电信号;以及主电路块,配置成响应于所述驱动器的输出,执行预定功能;其中,所述驱动器的输入端和上电信号发生部分由可断开元件连接。

Description

半导体装置及其控制方法
相关申请的交叉引用
根据35U.S.C.§119(a),本申请要求2009年9月30日提交的韩国专利申请No.10-2009-0093599的优先权,其全部内容通过引用合并进来,如同全部列出一样。
技术领域
本发明的各方面总的来说涉及半导体装置,具体地说涉及具有多芯片封装结构的半导体装置以及用于控制该半导体装置的方法。
背景技术
通常,以包括至少两个芯片的多芯片封装的形式来使用半导体装置,以提高集成效率。
在多芯片封装中,利用诸如金属线、焊线以及穿透硅通孔的信号传输元件来连接多个芯片,使得可以在芯片之间进行信号传输。
在半导体装置中,重要的是实施上电控制、或对确定源电压是否达到一电平进行控制,该电平能够执行半导体装置的正常操作、从而允许适当地执行各种功能。
在具有多芯片封装结构的半导体装置中,利用信号传输元件电连接各种芯片。当构成各芯片的器件的操作特性不同时,可能形成异常的电流路径,使得电流消耗增大,且整个多芯片封装的可靠性可由于多个芯片中的某个芯片的错误操作而降低。这种情况可导致多种问题。
因此,现有技术中需要发展稳定和有效的上电控制的技术。
发明内容
因此,需要一种改进的半导体装置以及用于控制该半导体装置的方法,该半导体装置可以防止异常电流路径的形成以及防止芯片在异常电源状态下操作。
本发明的实施例可提供一种包括芯片的半导体装置,所述芯片包括:上电信号发生部分,配置成产生上电信号;驱动器,配置成驱动并输出上电信号;以及主电路块,配置成响应于驱动器的输出,执行预定功能;其中,通过可断开元件连接驱动器的输入端和上电信号发生部分。
本发明的另一实施例可提供一种半导体装置,包括:主芯片,配置成产生第一上电信号,并且响应于检测信号,将第一上电信号去激活;以及从芯片,配置成产生第二上电信号,并且在检测到第二上电信号的去激活之后,产生检测信号。
本发明的另一实施例可提供一种半导体装置,包括:主芯片,配置成产生第一上电信号,并且响应于多个检测信号,将第一上电信号去激活;以及多个从芯片,配置成分别产生第二上电信号,并且通过分别检测第二上电信号的去激活,分别产生所述多个检测信号。
本发明的另一实施例可提供一种半导体装置,包括:主芯片,配置成产生第一上电信号,并且响应于检测信号,将第一上电信号去激活;以及从芯片,配置成产生第二上电信号,并且在检测到第二上电信号的去激活之后,产生检测信号;第一穿透硅通孔,连接在所述主芯片和从芯片之间,并且将第一上电信号供应给所述从芯片;以及第二穿透硅通孔,连接在所述主芯片和从芯片之间,并且将所述检测信号供应给所述主芯片。
本发明的另一实施例可提供一种用于控制包括主芯片和从芯片的半导体装置的方法,包括:确定所述从芯片中是否出现上电异常;以及当确定在所述从芯片中出现上电异常时,中断所述主芯片和从芯片的操作。
本发明的又一实施例可提供一种用于控制包括主芯片和多个从芯片的半导体装置的方法,包括步骤:确定是否去激活从多个从芯片输出的上电信号中的一个;以及当去激活上电信号中的一个时,中断所述主芯片和多个从芯片的操作。
附图说明
结合附图描述本发明的特征、方面以及实施例,在附图中:
图1是图示根据本发明的实施例的半导体装置的方框图;
图2是图示根据本发明的另一实施例的半导体装置的方框图;以及
图3是图示根据本发明的另一实施例的半导体装置的方框图。
具体实施例
下文,将参照附图借助于优选实施例,描述根据本发明的半导体装置以及用于控制该半导体装置的方法。
图1是图示根据本发明的实施例的半导体装置的方框图。参见图1,根据本实施例的半导体装置1举例示出一多芯片封装,其使用三个芯片。一个芯片可构成主芯片MAS,而其余两个芯片可构成从芯片SLA1和SLA2。
主芯片MAS包括上电信号发生部分11、驱动器12和13、以及主电路块14。
上电信号发生部分11配置成输出上电信号PWRUP_MAS,该上电信号指示从外部供应的电源电压VDD的电平是否达到适于芯片操作的目标电平或电压电平。
主电路块14配置成执行主芯片MAS的功能,并且当上电信号PWRUP_MAS为高电平时,执行正常操作。
驱动器12和13配置成将上电信号PWRUP_MAS传输到主电路决14。
从芯片SLA1和SLA2也分别包括上电信号发生部分21和31、驱动器22和23以及32和33、以及主电路块24和34。
在通过利用穿透硅通孔10将主芯片MAS与从芯片SLA1和SLA2连接到一起来构造多芯片封装之前,分开地测试主芯片MAS与从芯片SLA1和SLA2。由于该原因,上电信号发生部分11至31中的每一个均是必需的。
作为替换,根据半导体装置的结构,可以使用焊线或金属线替换穿透硅通孔10。
在完成多芯片封装的构造之后,由主芯片MAS对上电控制进行管理。
因此,在分开完成所有芯片测试之后,利用穿透硅通孔10将驱动器12、22和32的输出端连接到一起,使得由主芯片MAS产生的上电信号PWRUP_MAS可被共同供应给从芯片SLA1和SLA2。
图2是图示根据本发明的另一实施例的半导体装置100的方框图。参见图2,半导体装置100图示出包括三个芯片的多芯片封装。在此,去激活在多芯片封装的构造完成之后将不再使用的电路部件。一个芯片可构成主芯片MAS,而其余两个芯片可构成从芯片SLA1和SLA2。
由于在制成多芯片封装之后,由主芯片MAS对上电控制进行管理,因此由主芯片MAS产生的上电信号PWRUP_MAS应当传输到从芯片SLA1和SLA2。因此,利用作为信号传输元件的穿透硅通孔400连接主芯片MAS与从芯片SLA1和SLA2。穿透硅通孔400是信号传输元件的实例,可替换地,也可以使用金属线或焊线。
穿透硅通孔400形成为将主芯片MAS产生的上电信号PWRUP_MAS共同供应给从芯片SLA1和SLA2。
主芯片MAS包括上电信号发生部分110、驱动器120和130、以及主电路块140。
上电信号发生部分110配置成输出上电信号PWRUP_MAS,该上电信号指示从外部供应的电源电压VDD的电平是否达到适于芯片操作的目标电平或电压电平。在这点上,假设当电源电压VDD的电平高于目标电平时,上电信号发生部分110输出高电平的上电信号PWRUP_MAS。
主电路块140是执行主芯片MAS功能、并且当上电信号PWRUP_MAS为高电平时执行正常操作的必需电路元件。
驱动器120和130配置成将上电信号PWRUP_MAS传输到主电路块140。
从芯片SLA1和SLA2也包括上电信号发生部分210和310、驱动器220和230以及320和330、以及主电路块240和340。
从芯片SLA1具有分别位于上电信号发生部分210和驱动器220之间的熔断器250、以及位于驱动器220和主电路块240之间的熔断器260。
从芯片SLA2具有分别位于上电信号发生部分310和驱动器320之间的熔断器350、以及位于驱动器320和主电路块340之间的熔断器360。
可替换地,也可使用金属替换熔断器250、260、350和360。
在根据本发明的实施例的半导体装置100中,当连接熔断器250、260、350以及360时,分开地测试从芯片SLA1和SLA2。
穿透硅通孔400不在此时形成。
在完成测试之后,切断熔断器250、260、350以及360,并形成穿透硅通孔400,使得多芯片封装被构造成。
如果熔断器250、260、350以及360被切断,则上电信号PWRUP_SLA1和PWRUP_SLA2不能输入到驱动器220和320。
因此,在多芯片封装的构造完成之后的正常操作中,即使在上电信号PWRUP_MAS、PWRUP_SLA1和PWRUP_SLA2中的任一个具有不同电平的时侯,也可以防止异常电流路径的形成。
图3是根据本发明的另一实施例的半导体装置101的框图,其示范出使用三个芯片来构造多芯片封装的情形,其中构造方式为:当检测到上电异常时,中断所有芯片的操作。在这三个芯片中,一个芯片可构成主芯片MAS,而其余两个芯片可构成从芯片SLA1和SLA2。此时,可一起采用如图2所示实施例中的方案,使得在多芯片封装的构造完成之后将不再使用的电路部件被去激活。
由于在完成多芯片封装的制造之后,主芯片MAS应当对上电控制进行管理,因此由主芯片MAS产生的上电信号PWRUP_MAS应当传输到从芯片SLA1和SLA2。因此,使用作为信号传输元件的穿透硅通孔400来连接主芯片MAS与从芯片SLA1和SLA2。穿透硅通孔400仅是信号传输元件的示例,可替换地,可使用金属线或焊线。
穿透硅通孔400将主芯片MAS产生的上电信号PWRUP_MAS供应给从芯片SLA1和SLA2。
主芯片MAS包括上电信号发生部分110、驱动器120和130、主电路块140、以及控制部分150。
上电信号发生部分110配置成输出上电信号PWRUP_MAS,该上电信号指示从外部供应的电源电压VDD的电平是否达到适于芯片操作的目标电平或电压电平。在这点上,假设当电源电压VDD的电平高于目标电平时,上电信号发生部分110输出高电平的上电信号PWRUP_MAS。
主电路块140配置成执行主芯片MAS的功能,并且在上电信号PWRUP_MAS是高电平时,执行正常操作。
驱动器120和130配置成将上电信号PWRUP_MAS传输到主电路块140。
控制部分150配置成当检测信号PWRERR_DET被激活时,将上电信号PWRUP_MAS转变成去激活电平。控制部分150包括晶体管M1。晶体管M1的源极接地,栅极接收检测信号PWRERR_DET,且漏极连接到位于上电信号发生部分110和驱动器120之间的节点A。
从芯片SLA1包括上电信号发生部分210、驱动器220和230、主电路块240、熔断器250和260、以及检测部分270。
上电信号发生部分210、驱动器220和230、主电路块240、以及熔断器250和260可以用与图2所示类似的方式来配置。
检测部分270配置成检测上电信号PWRUP_SLA1的去激活,并且激活检测信号PWRERR_DET。检测部分270可包括晶体管M2。在晶体管M2中,源极接收电源电压VDD,栅极接收上电信号PWRUP_SLA1,且漏极连接到穿透硅通孔500。
从芯片SLA2包括上电信号发生部分310、驱动器320和230、主电路块340、熔断器350和360、以及检测部分370。
上电信号发生部分310、驱动器320和330、主电路块340、以及熔断器350和360可以用与图2所示类似的方式来配置。
检测部分370配置成检测上电信号PWRUP_SLA2的去激活,并且激活检测信号PWRERR_DET。检测部分370可包括晶体管M3。在晶体管M3中,源极接收电源电压VDD,栅极接收上电信号PWRUP_SLA2,且漏极连接到穿透硅通孔500。
可替换地,也可使用金属替换熔断器250、260、350以及360。
由从芯片SLA1和SLA2产生的检测信号PWRERR_DET可传输到主芯片MAS。因此,从芯片SLA1和SLA2的检测部分270和370通过穿透硅通孔500连接到主芯片MAS的控制部分150。可是用焊线替换穿透硅通孔500。
根据本发明的实施例,当连接熔断器250、260、350以及360时,分开测试半导体装置101中的从芯片SLA1和SLA2。
穿透硅通孔400和500不在此时形成。
在完成测试之后,切断熔断器250、260、350以及360,并形成穿透硅通孔400和500,以构造多芯片封装。
当熔断器250、260、350以及360被切断时,上电信号PWRUP_SLA1和PWRUP_SLA2不能输入到驱动器220和320。
因此,在多芯片封装的构造完成之后的正常操作中,即使在上电信号PWRUP_MAS、PWRUP_SLA1和PWRUP_SLA2中的任一个具有不同电平的时侯,也可以防止异常电流路径的形成。
在构造完多芯片封装之后,由主芯片MAS的上电信号发生部分110产生的上电信号PWRUP_MAS通过穿透硅通孔400传输到从芯片SLA1和SLA2。
也就是说,在多芯片封装的构造完成之后,所有芯片即主芯片MAS与从芯片SLA1和SLA2的操作由上电信号PWRUP_MAS控制。
此时,在构成主芯片MAS与从芯片SLA1和SLA2的器件的操作特性之间可能存在差异。尽管通过切断熔断器250、260、350以及360能防止异常电流路径的形成,但是无法对构成主芯片MAS与从芯片SLA1和SLA2的器件的操作特性之间的差异进行补偿。
因此,虽然电源电压VDD的电平可以是能够激活上电信号PWRUP_MAS的电平,即能够确保主芯片MAS稳定操作的电平,电源电压VDD的电平可能不是能够确保从芯片SLA1和SLA2稳定操作的电平。
因此,检测从芯片SLA1和SLA2的上电异常性,使得能够控制构成多芯片封装的所有芯片的操作。
当从芯片SLA1和SLA2输出的上电信号PWRUP_SLA1和PWRUP_SLA2种的一个被去激活或位于低电平时,例如,假设上电信号PWRUP_SLA1是高电平,而上电信号PWRUP_SLA2是低电平。
因为上电信号PWRUP_SLA2是低电平,因此从检测部分370输出的高电平信号通过穿透硅通孔500供应给主芯片MAS的控制部分150,作为检测信号PWRERR_DET。
由于检测信号PWRERR_DET为高电平,因此控制部分150的晶体管M1导通,并且据此,上电信号PWRUP_MAS转变成去激活电平即低电平。
去激活的上电信号PWRUP_MAS供应给所有主电路块140、240以及340。
因此,所有主电路块140、240以及340响应于去激活的上电信号PWRUP_MAS,中断构成多芯片封装的所有芯片即主芯片MAS与从芯片SLA1和SLA2的操作。
尽管以上描述了一些实施例,但是本领域技术人员将会理解,所述实施例仅是通过示例描述。因此,不应基于描述的实施例限制本文所述的装置和方法。而是,应当仅根据所附的权利要求结合上述描述和附图来限制本文所述的装置和方法。

Claims (23)

1.一种包括芯片的半导体装置,所述芯片包括:
上电信号发生部分,配置成产生上电信号;
驱动器,配置成驱动并输出所述上电信号;以及
主电路块,配置成响应于所述驱动器的输出,执行预定功能;
其中,所述驱动器的输入端和所述上电信号发生部分通过可断开元件连接。
2.根据权利要求1所述的半导体装置,其中,所述芯片是多芯片封装中的从芯片。
3.根据权利要求1所述的半导体装置,其中,所述芯片配置成通过信号传输元件从主芯片接收上电信号,所述信号传输元件连接到所述多芯片封装中的主芯片。
4.根据权利要求3所述的半导体装置,其中,所述信号传输元件选自包括穿透硅通孔、焊线以及金属线的组。
5.一种半导体装置,包括:
主芯片,配置成产生第一上电信号,并且响应于检测信号,将所述第一上电信号去激活;以及
从芯片,配置成产生第二上电信号,并且在检测到所述第二上电信号的去激活之后,产生所述检测信号。
6.根据权利要求5所述的半导体装置,还包括:
第一信号传输元件,连接在所述主芯片和所述从芯片之间,并且将所述第一上电信号供应给所述从芯片;以及
第二信号传输元件,连接在所述主芯片和所述从芯片之间,并将所述检测信号供应给所述主芯片。
7.根据权利要求6所述的半导体装置,其中,所述第一信号传输元件和所述第二信号传输元件中的每一个选自包括穿透硅通孔、焊线以及金属线的组。
8.根据权利要求6所述的半导体装置,其中,所述半导体装置配置成:当所述第一上电信号被去激活时,通过所述第一信号传输元件将所述去激活的上电信号供应给所述从芯片;以及当检测到所述第二上电信号的去激活时,将所述第一上电信号去激活,并且通过所述第一信号传输元件将所述去激活的第一上电信号供应给所述从芯片。
9.根据权利要求5所述的半导体装置,其中,所述主芯片包括控制部分,该控制部分配置成响应于所述检测信号,将所述第一上电信号去激活。
10.根据权利要求9所述的半导体装置,其中,所述从芯片包括检测部分,该检测部分配置成检测所述第二上电信号的去激活,并且产生所述检测信号。
11.根据权利要求10所述的半导体装置,其中,所述检测部分和所述控制部分通过所述第二信号传输元件连接。
12.一种用于控制包括主芯片和从芯片的半导体装置的方法,包括:
确定所述从芯片中是否出现上电异常;以及
当确定在所述从芯片中出现上电异常时,中断所述主芯片和所述从芯片的操作。
13.根据权利要求12所述的方法,其中,确定所述从芯片中是否出现上电异常的步骤包括:
确定所述从芯片中产生的上电信号是否被去激活。
14.根据权利要求12所述的方法,其中,响应于所述主芯片中产生的上电信号,共同确定是否操作所述主芯片和是否操作所述从芯片。
15.根据权利要求14所述的方法,其中,中断所述主芯片和所述从芯片的操作的步骤包括:
去激活所述主芯片中产生的上电信号。
16.一种用于控制包括主芯片和多个从芯片的半导体装置的方法,包括步骤:
确定是否去激活从所述多个从芯片输出的上电信号中的一个;以及
当去激活所述上电信号中的一个时,中断所述主芯片和所述多个从芯片的操作。
17.根据权利要求16所述的方法,其中,响应于所述主芯片中产生的上电信号,共同确定是否操作所述主芯片和是否操作所述多个从芯片。
18.根据权利要求16所述的方法,其中,中断所述主芯片和所述多个从芯片的操作的步骤包括:
去激活所述主芯片中产生的上电信号。
19.一种半导体装置,包括:
主芯片,配置成产生第一上电信号,并且响应于多个检测信号,将所述第一上电信号去激活;以及
多个从芯片,配置成分别产生第二上电信号,并且通过分别检测所述第二上电信号的去激活,分别产生所述多个检测信号。
20.根据权利要求19所述的半导体装置,还包括:
第一信号传输元件,共同连接在所述主芯片和所述多个从芯片之间,并且将所述第一上电信号供应给所述多个从芯片;以及
第二信号传输元件,共同连接在所述主芯片和所述多个从芯片之间,并将所述检测信号作为单个信号供应给所述主芯片。
21.根据权利要求20所述的半导体装置,其中,所述第一信号传输元件和所述第二信号传输元件中的每一个包括穿透硅通孔、焊线或金属线。
22.一种半导体装置,包括:
主芯片,配置成产生第一上电信号,并且响应于检测信号,将所述第一上电信号去激活;以及
从芯片,配置成产生第二上电信号,并且在检测到所述第二上电信号的去激活之后,产生所述检测信号;
第一穿透硅通孔,连接在所述主芯片和所述从芯片之间,并且将所述第一上电信号供应给所述从芯片;以及
第二穿透硅通孔,连接在所述主芯片和所述从芯片之间,并且将所述检测信号供应给所述主芯片。
23.根据权利要求22所述的半导体装置,其中,所述半导体装置配置成当所述第一上电信号和所述第二上电信号中的任一个被去激活时,中断所述主芯片和所述从芯片的操作。
CN2010100026130A 2009-09-30 2010-01-22 半导体装置及其控制方法 Pending CN102034803A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2009-0093599 2009-09-30
KR1020090093599A KR101019991B1 (ko) 2009-09-30 2009-09-30 반도체 장치 및 그 제어 방법

Publications (1)

Publication Number Publication Date
CN102034803A true CN102034803A (zh) 2011-04-27

Family

ID=43779626

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010100026130A Pending CN102034803A (zh) 2009-09-30 2010-01-22 半导体装置及其控制方法

Country Status (3)

Country Link
US (3) US8274316B2 (zh)
KR (1) KR101019991B1 (zh)
CN (1) CN102034803A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107068661A (zh) * 2011-10-18 2017-08-18 海力士半导体有限公司 半导体装置
CN110060720A (zh) * 2019-04-08 2019-07-26 苏州汇峰微电子有限公司 动态随机存储器的晶体管闩锁预防系统

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120105197A (ko) * 2011-03-15 2012-09-25 삼성전자주식회사 휴대 단말기의 리셋 회로 및 리셋 방법
KR102048254B1 (ko) * 2013-04-11 2020-01-08 에스케이하이닉스 주식회사 데이터 출력 회로 및 그의 구동 방법
TWI543040B (zh) * 2014-09-03 2016-07-21 創為精密材料股份有限公司 時脈差異的補償時間之計算方法與裝置
KR102549622B1 (ko) * 2018-07-03 2023-06-28 삼성전자주식회사 반도체 패키지
US11423952B2 (en) 2019-12-16 2022-08-23 Xilinx, Inc. Multi-chip devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070085578A1 (en) * 2005-10-19 2007-04-19 Hynix Semiconductor Inc. Apparatus and method of generating power-up signal of semiconductor memory apparatus
US20070159907A1 (en) * 2006-01-09 2007-07-12 Pan-Suk Kwak Multi-chip package reducing peak power-up current
US20080246509A1 (en) * 2007-04-06 2008-10-09 Ping Xiao Power-on-reset circuitry

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3601418B2 (ja) * 1999-07-23 2004-12-15 セイコーエプソン株式会社 半導体集積回路、液晶装置及び電子機器並びに半導体集積回路の検査方法
US6924551B2 (en) 2003-05-28 2005-08-02 Intel Corporation Through silicon via, folded flex microelectronic package
KR100702135B1 (ko) * 2006-03-21 2007-03-30 주식회사 하이닉스반도체 초기화신호 생성회로
KR101481571B1 (ko) 2007-08-21 2015-01-14 삼성전자주식회사 반도체 패키지 장치 및 그의 제작방법
KR101420817B1 (ko) 2008-01-15 2014-07-21 삼성전자주식회사 3 차원의 직렬 및 병렬 회로들을 가지고 차례로 적층된집적회로 모듈들을 전기적으로 접속하는 반도체 집적회로장치 및 그 장치의 형성방법
US8138577B2 (en) 2008-03-27 2012-03-20 Hong Kong Applied Science And Technology Research Institute Co., Ltd. Pulse-laser bonding method for through-silicon-via based stacking of electronic components

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070085578A1 (en) * 2005-10-19 2007-04-19 Hynix Semiconductor Inc. Apparatus and method of generating power-up signal of semiconductor memory apparatus
US20070159907A1 (en) * 2006-01-09 2007-07-12 Pan-Suk Kwak Multi-chip package reducing peak power-up current
US20080246509A1 (en) * 2007-04-06 2008-10-09 Ping Xiao Power-on-reset circuitry

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107068661A (zh) * 2011-10-18 2017-08-18 海力士半导体有限公司 半导体装置
CN107068661B (zh) * 2011-10-18 2019-08-20 海力士半导体有限公司 半导体装置
CN110060720A (zh) * 2019-04-08 2019-07-26 苏州汇峰微电子有限公司 动态随机存储器的晶体管闩锁预防系统

Also Published As

Publication number Publication date
US20110074471A1 (en) 2011-03-31
US8274316B2 (en) 2012-09-25
US20120306566A1 (en) 2012-12-06
US20120306550A1 (en) 2012-12-06
KR101019991B1 (ko) 2011-03-09
US8766678B2 (en) 2014-07-01
US8384447B2 (en) 2013-02-26

Similar Documents

Publication Publication Date Title
CN102034803A (zh) 半导体装置及其控制方法
US8618541B2 (en) Semiconductor apparatus
US9607925B2 (en) Semiconductor device for verifying operation of through silicon vias
JP6452121B2 (ja) 破損検出を備えた半導体チップ
TW201333488A (zh) 半導體積體電路
KR101143443B1 (ko) 반도체 장치 및 그 리페어 방법
TW201832346A (zh) 半導體積體電路及包含其之半導體系統
US9335369B2 (en) Semiconductor integrated circuit
CN104795108A (zh) 半导体器件和包括半导体器件的半导体系统
CN102708924B (zh) 半导体集成电路
CN104239253A (zh) 半导体装置和半导体系统
KR20120109849A (ko) 반도체 집적회로
CN103391093A (zh) 可重构集成电路
US20080093597A1 (en) Semiconductor device
KR101143398B1 (ko) 반도체 집적회로
US8704225B2 (en) Semiconductor integrated circuit
KR102856263B1 (ko) 테스트 시스템 및 그의 구동 방법
US8563430B2 (en) Semiconductor integrated circuit and method for fabricating the same
JP5908545B2 (ja) 高性能サブシステムの設計および組立体
KR20130011272A (ko) 반도체 장치의 테스트 방법
KR20140080306A (ko) 반도체 칩 및 그를 포함하는 반도체 패키지
KR20120054232A (ko) 반도체 메모리 장치
JP2005274516A (ja) 半導体集積回路及びその試験手法
JP2010239137A (ja) 高性能サブシステムの設計および組立体
JP2012156513A (ja) 高性能サブシステムの設計および組立体

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110427