CN102005472A - 一种功率半导体器件及其制造方法 - Google Patents
一种功率半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN102005472A CN102005472A CN 200910189692 CN200910189692A CN102005472A CN 102005472 A CN102005472 A CN 102005472A CN 200910189692 CN200910189692 CN 200910189692 CN 200910189692 A CN200910189692 A CN 200910189692A CN 102005472 A CN102005472 A CN 102005472A
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor
- contact electrode
- power semiconductor
- well region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明适用于半导体技术领域，提供了一种功率半导体器件及其制造方法，所述功率半导体器件包括：形成于半导体衬底上的半导体层；形成于所述半导体层上的阱区；所述阱区中间填充有一电极接触层，所述电极接触层与所述半导体层表面平齐；所述电极接触层两侧分别有横向扩散的源区，底面有扩散深阱，并且源区、深阱区、电极接触层两两接触。本发明中，将形成于半导体层上的阱区中部掏空，在其中填充一与半导体层表面平齐的电极接触层，而电极接触层侧面有横向扩散的源区，源区尺寸完全由其横向扩散的宽度决定，即器件的源区的横向尺寸可以达到最小，减小位于P-阱中源区下寄生的横向电阻，阻止寄生的NPN管工作在放大状态，从而抑制器件的闩锁效应。
Description
技术领域
本发明属于半导体技术领域，尤其涉及一种功率半导体器件及其制造方法。
背景技术
众所周知，闩锁效应是限制功率半导体器件中的栅控晶体管的工作电流的主要因素。如果形成于n+源区下的p-阱通道流动的空穴流增加，导致p-阱和源区间存在一电压差。当电压差高于某一定值时(约0.7V)，即通常所指寄生的NPN管的发射极与基极正偏，栅控晶体管中的寄生晶体管便开始工作，器件发生闩锁。闩锁不仅使器件的栅失去控制功能，严重时，器件的电流不断增强导致芯片的温度升高直至烧毁。
以图1A和图1B所示的绝缘栅双极型晶体管IGBT为例讲述闩锁效应的原理，IGBT器件闩锁效应发生在器件寄生的NPN管被触发处于放大工作状态，当IGBT器件集电极端出现的小信号ΔIC经过晶闸管的反馈回路，PNP管的基极信号电流变为αNPN/(1-αNPN)*αPNP*ΔIC；此信号经过PNP管放大至1/(1-αPNP)倍。则
时，即αPNP+αNPN≥1，此小信号将经过循环放大直至器件烧毁。
有种现有工艺从缩短N+源区的长度入手，参见图2，通过在N+源区下设置埋层电极30，使空穴电流不必绕过整个N+源区的长度，而之间通过埋层电极到达发射极。该方法需要开发高能量注射金属(Ti、Co、Mo)离子的工艺，而且该方法形成的埋层电极并不是真正意义上的金属或者导体电极，只是掺杂了金属离子的半导体，其效果是否比掺杂高浓度的P型材料的半导体好还有待验证。
发明内容
本发明实施例的目的在于提供一种功率半导体器件及其制造方法，一改善闩锁效应，减少工艺掩膜，减小芯片的尺寸。
本发明实施例是这样实现的，一种功率半导体器件，包括：
形成于半导体衬底上的半导体层；
形成于所述半导体层上的阱区；
所述阱区中间填充有一电极接触层，所述电极接触层与所述半导体层表面平齐；
所述电极接触层两侧分别有横向扩散的源区，底面有扩散深阱，并且源区、深阱区、电极接触层两两接触。
本发明实施例还提供了一种功率半导体器件，包括：
单晶；
形成于单晶正面的阱区；
所述阱区中间填充有与所述单晶表面平齐的电极接触层；
所述电极接触层两侧分别有横向扩散的源区，底面有扩散深阱，并且源区、深阱区、电极接触层两两接触。
本发明实施例还提供了一种功率半导体器件的制造方法，包括以下步骤：
在形成于半导体衬底上的半导体层或第二导电类型的单晶正面上依次形成氧化层、氮化硅层；
在氮化硅层上形成光刻胶图形，用于限定阱区，然后用光刻胶图形的掩模，除去氮化硅，用残留的氮化硅层作掩模，将杂质离子注入阱区，扩散形成第一导电类型的阱；
同样以氮化硅为掩模，向阱中注入杂质离子，形成第二导电类型的源区；以氮化硅为掩模，刻蚀氧化硅层和半导体层，其深度要比源区深，然后向其中注入杂质离子，形成浓度较阱区高的第一导电类型的扩散区；
除去氮化硅层，向半导体层表面淀积一层电极接触层，该电极接触层需要将刻蚀的阱区填满，然后使电极接触层与半导体层表面相平。
本发明实施例中，将形成于半导体层上的阱区中部掏空，在其中填充一与半导体层表面平齐的电极接触层，而电极接触层侧面有横向扩散的源区，因此源区尺寸完全由其横向扩散的宽度决定，即器件的源区的横向尺寸可以达到最小，减小位于P-阱中源区下寄生的横向电阻，阻止寄生的NPN管工作在放大状态，从而抑制器件的闩锁效应，如果电极接触层采用金属等导电性能良好的材料构成，效果将更好。
附图说明
图1A和图1B为绝缘栅双极型晶体管IGBT的结构原理以及发生闩锁效应时的信号流向图；
图2是现有技术提供的采用功率半导体器件的结构原理图；
图3-1至图3-16本发明实施例提供的功率半导体器件的一种工艺制作流程示意图；
图4A和图4B是本发明实施例提供的功率半导体器件的两种结构图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
本发明实施例中，将形成于半导体层上的阱区中部掏空，在其中填充一与半导体层表面平齐的电极接触层，而电极接触层侧面有横向扩散的源区，因此源区尺寸完全由其横向扩散的宽度决定，即器件的源区的横向尺寸可以达到最小。
本发明第一实施例提供的功率半导体器件包括用第一导电类型的半导体材料重掺杂的半导体衬底；用第二导电类型的半导体材料重掺杂形成于半导体衬底上的缓冲层；外延生长于缓冲层上的半导体层，该层由第二导电类型的半导体材料轻掺杂；用第一导电类型的半导体材料轻掺杂形成于半导体层上的阱区；填充在阱区中间的电极接触层，该电极接触层与半导体层表面平齐，由金属或其他导体材料构成，电极接触层的两侧分别有横向扩散的第二导电类型的源区，底面有第一导电类型的半导体材料重掺杂扩散深阱，并且源区、深阱区、电极接触层两两接触。
进一步地，功率半导体器件还包括形成于半导体层上的栅多晶硅层，栅多晶硅层由阱区外覆盖到阱区中的源区，甚至可覆盖至填充的电极接触层上，但栅多晶硅层下具有绝缘层，避免栅与源区的电接触；栅多晶硅层和绝缘层上有一孔穿过，发射极金属电极通过该孔与电极接触层电连接。本实施例中的栅多晶硅层先用氮化硅作为N+源区和P-well自对准的掩模，栅多晶硅层是在N+、P-well完成之后再形成(传统工艺会先形成栅多晶硅层，然后以栅多晶硅层作为N+源区和P-well自对准的掩模)，所以只需要保留沟道上方的栅多晶硅层就可以了，可以刻蚀掉中间的栅多晶硅层而不必担心中间会形成阱区影响器件性能，通过减小栅多晶硅层面积来减小栅电容，有利于提高器件的开关速度。
上述功率半导体器件只在电极接触层的侧面横向扩散形成源区，缩短了源区的尺寸，减小位于P-阱中源区下寄生的横向电阻，阻止寄生的NPN管工作在放大状态，从而抑制器件的闩锁效应。
上述功率半导体器件具体可以采用以下工艺制作：在半导体衬底上形成缓冲层，半导体衬底中有第一导电类型的重掺杂半导体材料，缓冲层中有第二导电类型的重掺杂半导体材料；在缓冲层上外延生长轻掺杂的半导体层，半导体层为第二导电类型；在半导体层上依次形成氧化层、氮化硅层；在氮化硅层上形成光刻胶图形，用于限定阱区；然后用光刻胶图形的掩模，除去部分氮化硅，用残留的氮化硅层作掩模，将杂质离子注入阱区，扩散形成第一导电类型的阱；同样以氮化硅为掩模，向阱中注入杂质离子，形成第二导电类型的源区；以氮化硅为掩模，刻蚀氧化硅层和半导体层，其深度要比源区深，然后向其中注入杂质离子，形成浓度较阱区高的第一导电类型的扩散区；除去氮化硅层，向半导体层表面淀积一层电极接触层，该电极接触层需要将刻蚀的阱区填满，然后通过研磨、CMP(Chemical Mechanical Planarization，化学机械抛光)等工艺使电极接触层与半导体层表面相平；在半导体层表面形成栅氧化层，淀积多晶硅层形成在栅氧化层上；形成栅多晶硅层掩模，刻蚀多余的多晶硅层，使残留的多晶硅层覆盖沟道区及源区，甚至可覆盖部分接触层上；淀积一绝缘层，刻蚀接触层上的绝缘层及栅氧化层，淀积发射极的金属层，使金属层与电极接触层电连接。
本发明第二实施例提供的功率半导体器件与第一实施例不同之处在于，将缓冲层省略掉，半导体层直接生长(如外延生长)在半导体衬底上，器件上部结构其它形成过程与第一实施例。
第二实施例提供的功率半导体器件具体可以采用以下工艺制作：在半导体衬底由第一导电类型的重掺杂半导体材料形成，在衬底上外延生长轻掺杂的半导体层，半导体层为第二导电类型；在半导体层上依次形成氧化层、氮化硅层；在氮化硅层上形成光刻胶图形，用于限定阱区；然后用光刻胶图形的掩模，除去氮化硅，用残留的氮化硅层作掩模，将杂质离子注入阱区，扩散形成第一导电类型的阱；同样以氮化硅为掩模，向阱中注入杂质离子，形成第二导电类型的源区；以氮化硅为掩模，刻蚀氧化硅层和半导体层，其深度要比源区深，然后向其中注入杂质离子，形成浓度较阱区高的第一导电类型的扩散区；除去氮化硅层，向半导体层表面淀积一层电极接触层，该电极接触层需要将刻蚀的阱区填满，然后通过研磨、CMP等工艺使电极接触层与半导体层表面相平；在表面形成栅氧化层，淀积多晶硅层形成在栅氧化层上；形成栅多晶硅层掩模，刻蚀多余的多晶硅层，使残留的多晶硅层覆盖沟道区及源区，甚至可覆盖部分电极接触层上；淀积一绝缘层，刻蚀电极接触层上的绝缘层及栅氧化层，淀积发射极的金属层，使金属层与电极接触层电连接。
本发明第三实施例提供的功率半导体器件与第一、第二实施例不同之处在于，本实施例采用单晶结构实现，具体包括：轻掺杂的第二导电类型的单晶；用第一导电类型的半导体材料轻掺杂形成于单晶正面的阱区；该阱区中间填充有与单晶表面基本平齐的电极接触层，该电极接触层由金属或其他导体材料构成，电极接触层的两侧分别有横向扩散的第二导电类型的源区，底面有第一导电类型的半导体材料重掺杂扩散深阱，并且源区、深阱区、电极接触层两两接触。
在单晶正面形成有栅多晶硅层，栅多晶硅层由阱区外覆盖到阱区中的源区，甚至可覆盖至填充的电极接触层上，但栅多晶硅层下具有绝缘层，避免栅与源区的电接触；栅多晶硅层和绝缘层上有孔穿过，发射极金属电极通过该孔与电极接触层电连接；在单晶的背面形成轻掺杂第一导电类型的半导体材料或者通过两次背面注入，形成较深的第二导电类型的半导体材料形成缓冲层和较浅的第一导电类型的集电极区，缓冲层的掺杂浓度较单晶掺杂高。
第三实施例提供的功率半导体器件具体可以采用以下工艺制作，结合图3-1至图3-16：在第二导电类型的单晶正面上依次形成氧化层、氮化硅层，图3-1中示出的晶片以N-sub为衬底，图3-2为在晶片上形成一氧化层；在氮化硅层上形成光刻胶图形，用于限定阱区；然后用光刻胶图形的掩模，除去氮化硅，用残留的氮化硅层作掩模，将杂质离子注入阱区，如图3-3所示可通过注入B11(硼)的方式实现，经扩散后形成第一导电类型的阱，如图3-4所示；同样以氮化硅为掩模，向阱中注入杂质离子，如图3-5所示可通过注入P31(磷)的方式实现，经扩散后形成第二导电类型的源区，如图3-6所示；以氮化硅为掩模，刻蚀氧化硅层和半导体层，其深度要比源区深，如图3-7所示，然后向其中注入杂质离子，如图3-8所示可通过注入B11(硼)的方式实现，形成浓度较阱区高的第一导电类型的扩散区，参见图3-9；除去氮化硅层，向单晶表面淀积一层电极接触层(参见图3-10和3-11)，该电极接触层需要将刻蚀的阱区填满，然后通过研磨、CMP等工艺使电极接触层与半导体层表面相平(参见图3-12)。
进一步地，在单晶表面形成栅氧化层，淀积多晶硅层形成在栅氧化层上；形成栅多晶硅层掩模，刻蚀多余的多晶硅层，使残留的多晶硅层覆盖沟道区及源区，甚至可覆盖部分电极接触层上；淀积一绝缘层，刻蚀电极接触层上的绝缘层及栅氧化层，淀积发射极的金属层，使金属层与电极接触层电连接；研磨单晶的背面至合适的厚度，低能量背注第一导电类型的杂质低温热处理或激光激活形成集电极区，也可在此步之前通过高能量向背面注入第二导电类型的杂质低温热处理形成缓冲层，然后再形成第一导电类型的集电极区，如图3-13至3-16所示。
上述几个实施例提供的功率半导体器件的结构如图4A和图4B所示，其中Metal和Polly之间的白色区域为绝缘层，同时在图4B所示的结构由于刻蚀掉中间的栅多晶硅层(Poly)，减小了栅多晶硅层面积从而减小了栅电容，有利于提高器件的开关速度。
本发明实施例中，将形成于半导体层上的阱区中部掏空，在其中填充一与半导体层表面平齐的电极接触层，而电极接触层侧面有横向扩散的源区，因此源区尺寸完全由其横向扩散的宽度决定，即器件的源区的横向尺寸可以达到最小，同时采用金属或其他导体材料构成的电极接触层导电性能更好，减小位于P-阱中源区下寄生的横向电阻，阻止寄生的NPN管工作在放大状态，从而抑制器件的闩锁效应。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (13)
1.一种功率半导体器件，其特征在于，包括：
形成于半导体衬底上的半导体层；
形成于所述半导体层上的阱区；
所述阱区中间填充有一电极接触层，所述电极接触层与所述半导体层表面平齐；
所述电极接触层两侧分别有横向扩散的源区，底面有扩散深阱，并且源区、深阱区、电极接触层两两接触。
2.如权利要求1所述的功率半导体器件，其特征在于，所述电极接触层由金属材料构成。
3.如权利要求1所述的功率半导体器件，其特征在于，所述功率半导体器件还包括：
形成于所述半导体衬底上的缓冲层；所述半导体层生长于所述缓冲层上。
4.如权利要求1所述的功率半导体器件，其特征在于，所述功率半导体器件还包括：
形成于半导体层上的栅多晶硅层；所述栅多晶硅层由阱区外覆盖到阱区中的源区；
位于所述栅多晶硅层下的绝缘层；
穿过所述栅多晶硅层和所述绝缘层的孔；
通过所述孔与电极接触层电连接的发射极金属电极。
5.如权利要求4所述的功率半导体器件，其特征在于，所述栅多晶硅层覆盖至填充的电极接触层上。
6.一种功率半导体器件，其特征在于，包括：
单晶；
形成于单晶正面的阱区；
所述阱区中间填充有与所述单晶表面平齐的电极接触层；
所述电极接触层两侧分别有横向扩散的源区，底面有扩散深阱，并且源区、深阱区、电极接触层两两接触。
7.如权利要求6所述的功率半导体器件，其特征在于，所述电极接触层由金属材料构成。
8.如权利要求6所述的功率半导体器件，其特征在于，所述单晶正面形成有栅多晶硅层，所述栅多晶硅层由阱区外覆盖到阱区中的源区，所述栅多晶硅层下具有绝缘层；所述栅多晶硅层和所述绝缘层上有一孔穿过；发射极金属电极通过所述孔与电极接触层电连接。
9.如权利要求6所述的功率半导体器件，其特征在于，所述栅多晶硅层覆盖至填充的电极接触层上。
10.一种功率半导体器件的制造方法，其特征在于，包括以下步骤：
在形成于半导体衬底上的半导体层或第二导电类型的单晶正面上依次形成氧化层、氮化硅层；
在氮化硅层上形成光刻胶图形，用于限定阱区，然后用光刻胶图形的掩模，除去氮化硅，用残留的氮化硅层作掩模，将杂质离子注入阱区，扩散形成第一导电类型的阱；
同样以氮化硅为掩模，向阱中注入杂质离子，形成第二导电类型的源区；以氮化硅为掩模，刻蚀氧化硅层和半导体层，其深度要比源区深，然后向其中注入杂质离子，形成浓度较阱区高的第一导电类型的扩散区；
除去氮化硅层，向半导体层表面淀积一层电极接触层，该电极接触层需要将刻蚀的阱区填满，然后使电极接触层与半导体层表面相平。
11.如权利要求10所述的功率半导体器件的制造方法，其特征在于，所述在半导体衬底上形成半导体层的步骤具体为：
在半导体衬底上形成缓冲层，半导体衬底中有第一导电类型的半导体材料，缓冲层中有第二导电类型的半导体材料；在缓冲层上外延生长的半导体层，半导体层为第二导电类型。
12.如权利要求10所述的功率半导体器件的制造方法，其特征在于，还包括以下步骤：
在半导体层表面形成栅氧化层，淀积多晶硅层形成在栅氧化层上；
形成栅多晶硅层掩模，刻蚀多余的多晶硅层，使残留的多晶硅层覆盖沟道区及源区；
淀积一绝缘层，刻蚀接触层上的绝缘层及栅氧化层，淀积发射极的金属层，使金属层与电极接触层电连接。
13.如权利要求10所述的功率半导体器件的制造方法，其特征在于，所述栅多晶硅层还覆盖至填充的电极接触层上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910189692 CN102005472B (zh) | 2009-08-31 | 2009-08-31 | 一种功率半导体器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910189692 CN102005472B (zh) | 2009-08-31 | 2009-08-31 | 一种功率半导体器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102005472A true CN102005472A (zh) | 2011-04-06 |
| CN102005472B CN102005472B (zh) | 2013-11-06 |
Family
ID=43812688
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200910189692 Active CN102005472B (zh) | 2009-08-31 | 2009-08-31 | 一种功率半导体器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102005472B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103165673A (zh) * | 2011-12-16 | 2013-06-19 | 上海华虹Nec电子有限公司 | 一种沟槽型绝缘栅场效应管 |
| CN103618005A (zh) * | 2013-11-27 | 2014-03-05 | 苏州贝克微电子有限公司 | 一种用在双极型集成电路中的高速结型场效应晶体管 |
| CN109309121A (zh) * | 2017-07-26 | 2019-02-05 | 比亚迪股份有限公司 | 半导体功率器件及其制备方法 |
| CN113140622A (zh) * | 2020-06-24 | 2021-07-20 | 成都芯源系统有限公司 | 一种在功率器件中排布金属层的方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0175276B1 (ko) * | 1996-01-26 | 1999-02-01 | 김광호 | 전력반도체장치 및 그의 제조방법 |
| DE19840402C2 (de) * | 1997-12-12 | 2003-07-31 | Nat Semiconductor Corp | Verfahren zum Herstellen einer Struktur eines DMOS-Leistungselementes und Struktur eines DMOS-Leistungselementes |
| KR100932137B1 (ko) * | 2007-06-08 | 2009-12-16 | 주식회사 동부하이텍 | 수평형 디모스 소자의 구조 및 그 제조방법 |
-
2009
- 2009-08-31 CN CN 200910189692 patent/CN102005472B/zh active Active
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103165673A (zh) * | 2011-12-16 | 2013-06-19 | 上海华虹Nec电子有限公司 | 一种沟槽型绝缘栅场效应管 |
| CN103165673B (zh) * | 2011-12-16 | 2016-06-08 | 上海华虹宏力半导体制造有限公司 | 一种沟槽型绝缘栅场效应管 |
| CN103618005A (zh) * | 2013-11-27 | 2014-03-05 | 苏州贝克微电子有限公司 | 一种用在双极型集成电路中的高速结型场效应晶体管 |
| CN109309121A (zh) * | 2017-07-26 | 2019-02-05 | 比亚迪股份有限公司 | 半导体功率器件及其制备方法 |
| CN109309121B (zh) * | 2017-07-26 | 2022-09-16 | 比亚迪半导体股份有限公司 | 半导体功率器件及其制备方法 |
| CN113140622A (zh) * | 2020-06-24 | 2021-07-20 | 成都芯源系统有限公司 | 一种在功率器件中排布金属层的方法 |
| CN113140622B (zh) * | 2020-06-24 | 2024-01-12 | 成都芯源系统有限公司 | 一种在功率器件中排布金属层的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102005472B (zh) | 2013-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100474616C (zh) | 具有增加的导通电阻的沟槽mosfet器件 | |
| US8933506B2 (en) | Diode structures with controlled injection efficiency for fast switching | |
| JP4028482B2 (ja) | トレンチゲート電極を有するパワーｍｏｓｆｅｔ及びその製造方法 | |
| US8816434B2 (en) | Laterally double diffused metal oxide semiconductor transistors having a reduced surface field structures | |
| TWI695454B (zh) | 具有背對背場效應電晶體的雙向開關元件及其製造方法 | |
| US9685523B2 (en) | Diode structures with controlled injection efficiency for fast switching | |
| CN102386124B (zh) | 直接接触的沟槽结构 | |
| CN100375293C (zh) | 具有多晶硅源极接触结构的沟槽mosfet器件 | |
| US20210057557A1 (en) | Igbt devices with 3d backside structures for field stop and reverse conduction | |
| CN103094324B (zh) | 沟槽型绝缘栅双极型晶体管及其制备方法 | |
| CN104103690B (zh) | 半导体器件和用于生产该半导体器件的方法 | |
| JP2016197753A (ja) | 改良されたショットキー整流器 | |
| CN101645448A (zh) | 用于在沟槽下形成pn嵌位区的结构和方法 | |
| WO2015190579A1 (ja) | 半導体装置 | |
| KR101315699B1 (ko) | 초접합 트렌치 구조를 갖는 파워 모스펫 및 그 제조방법 | |
| CN103000667B (zh) | 半导体器件和制造该半导体器件的方法 | |
| CN110419111B (zh) | 自对准且稳健的绝缘栅双极晶体管器件 | |
| CN102034707A (zh) | 一种igbt的制作方法 | |
| CN115376918A (zh) | 一种igbt器件及其制造方法 | |
| KR20180104236A (ko) | 전력 반도체 소자의 제조 방법 | |
| KR100948663B1 (ko) | 복수의 트렌치 ｍｏｓｆｅｔ 셀들을 포함하는 디바이스를 형성하는 방법, 및 얕은 및 깊은 도펀트 주입물 형성 방법 | |
| CN118763117A (zh) | 集成肖特基二极管的屏蔽栅mosfet器件及制备方法 | |
| CN102005472B (zh) | 一种功率半导体器件的制造方法 | |
| KR101259895B1 (ko) | 횡형 절연 게이트 바이폴라 트랜지스터 및 그 제조 방법 | |
| CN104517837B (zh) | 一种绝缘栅双极型晶体管的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20191230 Address after: 518119 1 Yanan Road, Kwai Chung street, Dapeng New District, Shenzhen, Guangdong Patentee after: Shenzhen BYD Microelectronics Co., Ltd. Address before: 518118 Pingshan Road, Pingshan Town, Shenzhen, Guangdong, No. 3001, No. Patentee before: Biyadi Co., Ltd. |
|
| TR01 | Transfer of patent right | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province Patentee after: BYD Semiconductor Co.,Ltd. Address before: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province Patentee before: SHENZHEN BYD MICROELECTRONICS Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder |