CN102005407A - 接触插塞及接触插塞的形成方法 - Google Patents
接触插塞及接触插塞的形成方法 Download PDFInfo
- Publication number
- CN102005407A CN102005407A CN2009101947900A CN200910194790A CN102005407A CN 102005407 A CN102005407 A CN 102005407A CN 2009101947900 A CN2009101947900 A CN 2009101947900A CN 200910194790 A CN200910194790 A CN 200910194790A CN 102005407 A CN102005407 A CN 102005407A
- Authority
- CN
- China
- Prior art keywords
- contact hole
- layer
- metal layer
- barrier layer
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H10W20/062—
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种接触插塞及接触插塞的形成方法，其中接触插塞的形成方法包括：提供衬底，所述衬底表面形成有介质层，所述介质层内形成有接触孔；在所述接触孔底部、侧壁和介质层表面形成阻挡层；在所述阻挡层表面形成填充所述接触孔的金属层；去除部分金属层、形成在介质层表面的阻挡层、部分介质层和部分接触孔内的金属层，形成接触孔，所述接触孔侧壁的阻挡层高于接触孔内的金属层。本发明能够避免相邻的接触孔导通失效现象出现。
Description
技术领域
本发明涉及半导体制造领域，特别涉及接触插塞及接触插塞的形成方法。
背景技术
随着集成电路向超大规模集成电路发展，集成电路内部的电路密度越来越大，所包含的元件数量也越来越多，这种发展使得晶圆表面无法提供足够的面积来制作所需的互连线。
为了满足元件缩小后的互连线需求，两层及两层以上的多层金属互连线的设计成为超大规模集成电路技术所通常采用的一种方法。目前，不同金属层或者金属层与衬垫层的导通是通过接触孔结构实现的，接触孔结构的形成包括：在金属层与金属层之间或者金属层与衬垫层之间的介质层形成一开口，在开口内填入导电材料。在申请号为200610030809.4的中国专利文件中能够发现更多的关于现有的接触孔的形成方案。
下面结合附图简单的介绍接触孔结构的形成过程。图1至图5为现有技术中接触孔形成方法的示意图。
如图1所示，在半导体衬底10上沉积一定厚度的层间介质层11，并利用光刻、刻蚀技术去除对应接触孔处的层间介质层11直至露出衬底表面，以形成第一沟槽12和第二沟槽13。
如图2所示，在具有第一沟槽12和第二沟槽13的层间介质层11表面沉积阻挡层14；
如图3所示，所述阻挡层14表面形成填充第一沟槽12和第二沟槽13的金属层15；
如图4所示，去除部分所述金属层15、部分阻挡层14和部分层间介质层11，形成第一接触孔16和第二接触孔17；
如图5所示，所述层间介质层11、第一接触孔16和第二接触孔17表面形成覆盖层18。
随着集成电路的进一步发展，第一接触孔16和第二接触孔17的距离进一步缩小，现有技术形成的接触孔中，第一接触孔16和第二接触孔17内的金属粒子很容易通过所述覆盖层18和第一接触孔16或者覆盖层18和第二接触孔17界面扩散，使得第一接触孔16和第二接触孔17导通，整个器件失效。
发明内容
本发明解决的技术问题是避免相邻接触孔导通导致器件失效。
为解决上述问题，本发明提供了一种接触插塞的形成方法，包括如下步骤：提供衬底，所述衬底表面形成有介质层，所述介质层内形成有接触孔；在所述接触孔底部、侧壁和介质层表面形成阻挡层；在所述阻挡层表面形成填充所述接触孔的金属层；去除部分金属层、形成在介质层表面的阻挡层、部分介质层和部分接触孔内的金属层，形成接触孔，所述接触孔侧壁的阻挡层高于接触孔内的金属层。
本发明的发明人还提供了一种接触插塞结构，包括：衬底；形成在衬底表面的介质层；接触孔，所述接触孔形成在介质层内；形成在接触孔侧壁和接触孔底部的阻挡层；填充所述接触孔的金属层；所述接触孔侧壁的阻挡层高于接触孔内的金属层。
与现有技术相比，本发明具有以下优点：通过在接触孔侧壁形成高于接触孔内的金属层的阻挡层，使得阻挡层能够有效的阻挡接触孔金属层金属原子，使得金属原子无法通过后续形成的界面扩散，避免相邻的接触孔导通失效现象出现。
附图说明
通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。
图1至图5是现有技术中接触孔形成方法的示意图；
图6是本发明提供的接触插塞的形成方法流程图；
图7至图12为本发明的提供的接触插塞的形成方法实施例的示意图。
具体实施方式
由背景技术可知，接触孔结构广泛应用于集成电路，本发明的发明人经过大量的工作，发现随着集成电路进一步发展，形成在衬底内的接触孔数量随之增加，接触孔与接触孔之间的距离也为之减小，接触孔内填充的金属很容易通过覆盖在接触孔表面的覆盖层的界面扩散到相邻的接触孔，导致相邻的接触孔导通。
本发明的发明人经过进一步的研究，发现金属铜具有高熔点、低电阻系数及高抗电子迁移的能力被广泛应用于130纳米节点以及低于130纳米节点技术的半导体工艺中，但是由于金属铜扩散性更加突出，并且随着集成度进一步发展，接触孔与接触孔之间的间距进一步缩小，使得接触孔内的金属铜更容易扩散至相邻接触孔。
为此，本发明的发明人提供了一种接触插塞的形成方法，包括如下步骤：
提供衬底，所述衬底表面形成有介质层，所述介质层内形成有接触孔；
在所述接触孔底部、侧壁和介质层表面形成阻挡层；
在所述阻挡层表面形成填充所述接触孔的金属层；
去除部分金属层、形成在介质层表面的阻挡层、部分介质层和部分接触孔内的金属层，形成接触孔，所述接触孔侧壁的阻挡层高于接触孔内的金属层。
本发明的发明人还提供了一种接触插塞结构，包括：衬底；形成在衬底表面的介质层；接触孔，所述接触孔形成在介质层内；形成在接触孔侧壁和接触孔底部的阻挡层；填充所述接触孔的金属层；所述接触孔侧壁的阻挡层高于接触孔内的金属层。
本发明提供一种接触插塞的形成方法和一种接触插塞结构，通过在接触孔侧壁形成高于接触孔内的金属层的阻挡层，使得阻挡层能够有效的阻挡接触孔金属层金属原子，使得金属原子无法通过后续形成的界面扩散，避免相邻的接触孔导通失效现象出现。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。
其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图6为本发明提供的接触插塞的形成方法流程图；图7至图12为本发明的提供的接触插塞的形成方法实施例的示意图。
如图6所示，本发明提供的接触插塞的形成方法包括如下步骤：
步骤S101，提供衬底，所述衬底表面形成有介质层，所述介质层内形成有接触孔。
具体参考图7，提供衬底100。
所述衬底100可以为多层基片(例如，具有覆盖电介质和金属膜的硅衬底)、分级基片、绝缘体上硅基片(SOI)、外延硅基片、部分处理的基片(包括集成电路及其他元件的一部分)、图案化或未被图案化的基片。
参考图8，在所述衬底100表面形成介质层110。
所述介质层110的厚度为20纳米至5000纳米，所述介质层110用于对衬底上的导线与导线之间的隔离，具体所述介质层110可以是金属前介质层(Pre-Metal Dielectric，PMD)，也可以是层间介质层(Inter-Metal Dielectric，ILD)。
金属前介质层是沉积在具有MOS器件的衬底上，利用沉积工艺形成，在金属前介质层中会在后续工艺形成沟槽，用金属填充沟槽形成连接孔，所述连接孔用于连接MOS器件的电极和上层互连层中的金属导线。
层间介质层是后道工艺在金属互连层之间的介电层，层间介质层中会在后续工艺中形成沟槽，用金属填充沟槽形成连接孔，所述连接孔用于连接相邻金属互连层中的导线。
所述介质层110的材料通常选自SiO2或者掺杂的SiO2，例如USG(Undoped Silicon Glass，没有掺杂的硅玻璃)、BPSG(BorophosphosilicateGlass，掺杂硼磷的硅玻璃)、BSG(Borosilicate Glass，掺杂硼的硅玻璃)、PSG(Phosphosilitcate Glass，掺杂磷的硅玻璃)等。
所述介质层110在130纳米及以下的工艺节点一般选用低介电常数的介电材料，所述介质层100的材料具体选自氟硅玻璃(FSG)、碳掺杂的氧化硅(Black Diamond)以及氮掺杂的碳化硅(BLOK)。
所述介质层110的形成工艺可以是任何常规真空镀膜技术，例如原子沉积(ALD)、物理气相淀积(PVD)、化学气相淀积(CVD)、等离子体增强型化学气相淀积(PECVD)等等，在这里不做赘述。
参考图9，在所述介质层110内形成接触孔111。
在所述介质层110内形成接触孔111工艺步骤包括：在所述介质层110表面形成与接触孔111对应的光刻胶图形，以所述光刻胶图形为掩膜，刻蚀所述介质层110形成接触孔111。
在所述介质层110表面形成与接触孔111对应的光刻胶图形工艺包括：在所述介质层110表面旋涂光刻胶，接着通过曝光将掩膜版上的与通孔相对应的图形转移到光刻胶上，然后利用显影液将相应部位的光刻胶去除，以形成光刻胶图形。
所述刻蚀介质层110工艺可以是任何常规刻蚀技术，例如化学刻蚀或者等离子体刻蚀技术。在本实施例中，采用等离子体刻蚀技术，采用CF4、CHF3、CH2F2、CH3F、C4F8或者C5F8中的一种或者几种作为反应气体刻蚀介质层110。
具体的刻蚀工艺参数可以为：选用等离子体型刻蚀设备，刻蚀设备腔体压力为10毫托至50毫托，顶部射频功率为200瓦至500瓦，底部射频功率为150瓦至300瓦，C4F8流量为每分钟10标准立方厘米(10SCCM)至每分钟50标准立方厘米，CO流量为每分钟100标准立方厘米至每分钟200标准立方厘米，Ar流量为每分钟300标准立方厘米至每分钟600标准立方厘米，O2流量为每分钟10标准立方厘米至每分钟50标准立方厘米，刻蚀介质层110形成接触孔111。
需要特别指出的是所述接触孔111是用于连接金属层与金属层或者金属层与衬垫层，刻蚀介质层110形成接触孔111可以是暴露出衬底100内的金属层的接触孔111也可以是暴露出介质层内的金属层。
参考图10，如步骤S102所述，在所述接触孔111底部、侧壁和介质层110表面形成阻挡层120。
所述阻挡层120材料选自氮化钽、钛或者氮化钛，所述阻挡层120可以为单层结构或者多层叠加的结构，所述阻挡层120用于实现后续形成的金属材料与介质层侧壁的氧化硅之间较好的粘附，提高了沟槽形成质量，还用于阻止后续的形成的金属层与介质层的硅反应，降低了沟槽的电阻。
所述阻挡层120的形成工艺可以为物理气相沉积。所述阻挡层120如果为钛与氮化钛叠加结构，所述形成工艺可以为采用物理气相沉积工艺沉积一层钛，然后采用金属有机物化学气相沉积(Metal Organic Chemical VaporDeposition，MOCVD)工艺形成氮化钛。
参考图11，如步骤S103所述，在所述阻挡层120表面形成填充所述接触孔111的金属层130。
所述金属层130材料选自铝、银、铬、钼、镍、钯、铂、钛、钽或者铜，或者选自铝、银、铬、钼、镍、钯、铂、钛、钽或者铜的合金，所述金属层400厚度为2000埃至3000埃。
所述金属层130为用于形成层间电极，实现不同金属层或者金属层与衬垫层的导通。
所述金属层130形成工艺可以为物理气相沉积工艺、化学气相沉积工艺或者电镀工艺。
在本实施例中，由于金属铜具有高熔点、低电阻系数及高抗电子迁移的能力，优选用铜做示范性说明，但是需要特别说明的是，选用其他导电物质形成的金属层130在工艺节点高于130纳米技术中仍然可以工作，只是传输延迟比较大，在此特地说明，不应过分限制本发明的保护范围。
形成金属层材料为铜的金属层130的工艺为电镀工艺，包括：在所述阻挡层120表面形成籽铜层，所述籽铜层可以采用物理气相淀积工艺形成，在这里不做赘述；在所述籽铜层表面形成铜金属层130。
形成所述铜金属层130的电镀工艺具体参数为：电镀液选用CuSO4溶液，Cu2+浓度为30g/L至50g/L。并且在此溶液中加入多种无机和有机添加剂，无机添加剂为氯离子，其浓度为40mg/L至60mg/L；有机添加剂包含加速剂、抑止剂和平坦剂，其浓度分别为7ml/L至10ml/L、1ml/L至3ml/L、以及3mL/L至6ml/L；电镀的电流为4.5安培至45安培。
参考图12，如步骤S104所述，去除部分金属层130、形成在介质层110表面的阻挡层120、部分介质层110和部分接触孔111内的金属层130，形成接触插塞132，所述接触孔111侧壁的阻挡层120高于接触孔111内的金属层130。
需要特别指出的是，本发明的发明人为了节约工艺步骤，所述去除部分金属层130、形成在介质层110表面的阻挡层120、部分介质层110和部分接触孔111内的金属层130，形成接触插塞132，所述接触孔111侧壁的阻挡层120高于接触孔111内的金属层130的工艺采用化学机械抛光工艺完成，并且所述接触孔111侧壁的阻挡层120高于接触孔111内的金属层130的高度为50埃至100埃。
所述工艺步骤包括：去除金属层130直至暴露出阻挡层120；去除形成在介质层110表面的阻挡层120、部分介质层110和部分接触孔111内的金属层130，使得所述接触孔111侧壁的阻挡层120高于接触孔111内的金属层130。
所述去除金属层130直至暴露出阻挡层120工艺包括：粗磨去除金属层130直至保留500埃至1500埃金属层130，精磨去除金属层130直至暴露出阻挡层120。
所述粗磨去除金属层130工艺参数为：选用氧化铝作为抛光颗粒，抛光液的PH值为8至9，抛光液的流量为200毫升每分钟至400毫升每分钟，抛光工艺中研磨垫的转速为83转每分钟至93转每分钟，研磨头的转速为77转每分钟至87转每分钟，抛光工艺的压力为6500帕至13000帕。
精磨去除金属层130的工艺参数为：选用氧化硅作为抛光颗粒，抛光液的PH值为10至11.5，抛光液的流量为200毫升每分钟至400毫升每分钟，抛光工艺中研磨垫的转速为63转每分钟至73转每分钟，研磨头的转速为57转每分钟至67转每分钟，抛光工艺的压力为6500帕至9700帕。
所述去除形成在介质层110表面的阻挡层120、部分介质层110和部分接触孔111内的金属层130，使得所述接触孔111侧壁的阻挡层120高于接触孔111内的金属层130工艺参数为：选用氧化硅作为抛光颗粒，抛光液的PH值为10至11.5，抛光液的流量为200毫升每分钟至400毫升每分钟，抛光工艺中研磨垫的转速为83转每分钟至103转每分钟，研磨头的转速为77转每分钟至97转每分钟，抛光工艺的压力为5500帕至6500帕。
需要特别指出的是，所述去除形成在介质层110表面的阻挡层120、部分介质层110和部分接触孔111内的金属层130，使得所述接触孔111侧壁的阻挡层120高于接触孔111内的金属层130工艺选用对阻挡层120的去除比较慢的抛光工艺，在上述抛光工艺中，通过发明人大量的实验，获得了合适的抛光颗粒、抛光液以及抛光工艺中的研磨垫的转速、研磨头的转速和抛光工艺的压力，使得介质层110和位于接触孔111内的金属层去除速率比较快，而阻挡层去除比较慢，所述抛光工艺能够使得所述接触孔111侧壁的阻挡层120高于接触孔111内的金属层130。
以上述工艺形成的接触插塞，包括：衬底100；形成在衬底100表面的介质层110，接触孔111，所述接触孔111形成在介质层110内；形成在接触孔111侧壁和接触孔111底部的阻挡层120；填充所述接触孔111的金属层130；所述接触孔111侧壁的阻挡层120高于接触孔111内的金属层130。
本发明通过在接触孔侧壁形成高于接触孔内的金属层的阻挡层，使得阻挡层能够有效的阻挡接触孔金属层金属原子，使得金属原子无法通过后续形成的界面扩散，避免相邻的接触孔导通失效现象出现。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (15)
1.一种接触插塞的形成方法，其特征在于，包括：
提供衬底，所述衬底表面形成有介质层，所述介质层内形成有接触孔；
在所述接触孔底部、侧壁和介质层表面形成阻挡层；
在所述阻挡层表面形成填充所述接触孔的金属层；
去除部分金属层、形成在介质层表面的阻挡层、部分介质层和部分接触孔内的金属层，形成接触孔，所述接触孔侧壁的阻挡层高于接触孔内的金属层。
2.如权利要求1所述的接触插塞的形成方法，其特征在于，所述接触孔侧壁的阻挡层高于接触孔内的金属层50埃至100埃。
3.如权利要求1所述的接触插塞的形成方法，其特征在于，所述阻挡层材料为氮化钽、钛或者氮化钛。
4.如权利要求1所述的接触插塞的形成方法，其特征在于，所述阻挡层为单层结构或者多层叠加的结构。
5.如权利要求1所述的接触插塞的形成方法，其特征在于，所述金属层材料为铜。
6.如权利要求1所述的接触插塞的形成方法，其特征在于，所述去除部分金属层、形成在介质层表面的阻挡层、部分介质层和部分接触孔内的金属层的工艺为化学机械抛光工艺。
7.如权利要求6所述的接触插塞的形成方法，其特征在于，所述化学机械抛光工艺包括：粗磨去除金属层直至保留500埃至1500埃金属层；精磨去除金属层直至暴露出阻挡层；去除形成在介质层表面的阻挡层、部分介质层和部分接触孔内的金属层，使得所述接触孔侧壁的阻挡层高于接触孔内的金属层。
8.如权利要求7所述的接触插塞的形成方法，其特征在于，所述粗磨去除金属层工艺参数为：选用氧化铝作为抛光颗粒，抛光液的PH值为8至9，抛光液的流量为200毫升每分钟至400毫升每分钟，抛光工艺中研磨垫的转速为83转每分钟至93转每分钟，研磨头的转速为77转每分钟至87转每分钟，抛光工艺的压力为6500帕至13000帕。
9.如权利要求7所述的接触插塞的形成方法，其特征在于，所述精磨去除金属层工艺参数为：选用氧化硅作为抛光颗粒，抛光液的PH值为10至11.5，抛光液的流量为200毫升每分钟至400毫升每分钟，抛光工艺中研磨垫的转速为63转每分钟至73转每分钟，研磨头的转速为57转每分钟至67转每分钟，抛光工艺的压力为6500帕至9700帕。
10.如权利要求7所述的接触插塞的形成方法，其特征在于，所述去除形成在介质层表面的阻挡层、部分介质层和部分接触孔内的金属层，使得所述接触孔侧壁的阻挡层高于接触孔内的金属层的工艺参数为：选用氧化硅作为抛光颗粒，抛光液的PH值为10至11.5，抛光液的流量为200毫升每分钟至400毫升每分钟，抛光工艺中研磨垫的转速为83转每分钟至103转每分钟，研磨头的转速为77转每分钟至97转每分钟，抛光工艺的压力为5500帕至6500帕。
11.一种接触插塞，其特征在于包括：
衬底；
形成在衬底表面的介质层；
接触孔，所述接触孔形成在介质层内；
形成在接触孔侧壁和接触孔底部的阻挡层；
填充所述接触孔的金属层；
所述接触孔侧壁的阻挡层高于接触孔内的金属层。
12.如权利要求11所述的接触插塞，其特征在于，所述接触孔侧壁的阻挡层高于接触孔内的金属层50埃至100埃。
13.如权利要求11所述的接触插塞，其特征在于，所述阻挡层材料为氮化钽、钛或者氮化钛。
14.如权利要求11所述的接触插塞，其特征在于，所述阻挡层为单层结构或者多层叠加的结构。
15.如权利要求11所述的接触插塞，其特征在于，所述金属层材料为铜。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009101947900A CN102005407B (zh) | 2009-08-28 | 2009-08-28 | 接触插塞及接触插塞的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009101947900A CN102005407B (zh) | 2009-08-28 | 2009-08-28 | 接触插塞及接触插塞的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102005407A true CN102005407A (zh) | 2011-04-06 |
| CN102005407B CN102005407B (zh) | 2012-12-19 |
Family
ID=43812654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009101947900A Expired - Fee Related CN102005407B (zh) | 2009-08-28 | 2009-08-28 | 接触插塞及接触插塞的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102005407B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017024540A1 (en) * | 2015-08-12 | 2017-02-16 | Acm Research (Shanghai) Inc. | Method for processing interconnection structure for minimizing barrier sidewall recess |
| CN112913001A (zh) * | 2018-10-04 | 2021-06-04 | Rnr实验室公司 | 半导体设备制造方法 |
| CN114695252A (zh) * | 2022-02-28 | 2022-07-01 | 上海华力集成电路制造有限公司 | 一种金属层的形成方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1241251C (zh) * | 2003-05-15 | 2006-02-08 | 上海集成电路研发中心有限公司 | 一种改进的钨插销结构的工艺流程 |
-
2009
- 2009-08-28 CN CN2009101947900A patent/CN102005407B/zh not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017024540A1 (en) * | 2015-08-12 | 2017-02-16 | Acm Research (Shanghai) Inc. | Method for processing interconnection structure for minimizing barrier sidewall recess |
| US10217662B2 (en) | 2015-08-12 | 2019-02-26 | Acm Research (Shanghai) Inc. | Method for processing interconnection structure for minimizing barrier sidewall recess |
| CN112913001A (zh) * | 2018-10-04 | 2021-06-04 | Rnr实验室公司 | 半导体设备制造方法 |
| CN114695252A (zh) * | 2022-02-28 | 2022-07-01 | 上海华力集成电路制造有限公司 | 一种金属层的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102005407B (zh) | 2012-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100442474C (zh) | 制造半导体器件的方法 | |
| US8222146B2 (en) | Semiconductor device with a line and method of fabrication thereof | |
| JP6029802B2 (ja) | 集積回路用相互接続構造の製造方法 | |
| CN100424867C (zh) | 集成电路的内连线结构 | |
| US20110084357A1 (en) | Self Aligned Air-Gap in Interconnect Structures | |
| CN100429772C (zh) | 半导体装置及其制造方法 | |
| TW200408052A (en) | Semiconductor device and method for fabricating the same | |
| US20070155165A1 (en) | Methods for forming damascene wiring structures having line and plug conductors formed from different materials | |
| CN104952786B (zh) | 电互连结构及其形成方法 | |
| CN100539113C (zh) | 锚接金属镶嵌结构 | |
| JP2008300652A (ja) | 半導体装置の製造方法 | |
| CN102044475A (zh) | 互连结构及其形成方法 | |
| CN100468718C (zh) | 半导体器件及其制造方法 | |
| CN1967845A (zh) | 半导体器件及其制造方法 | |
| CN101043022B (zh) | 半导体元件的制造方法及其半导体元件 | |
| TW200527593A (en) | Interconnect structure and method for its fabricating | |
| TWI251898B (en) | Damascene process for fabricating interconnect layers in an integrated circuit | |
| CN2720638Y (zh) | 金属联机结构 | |
| CN102005407A (zh) | 接触插塞及接触插塞的形成方法 | |
| CN116130411A (zh) | 一种具备防止铜扩散结构的半导体制造方法 | |
| CN104037118B (zh) | 一种半导体器件的制备方法 | |
| CN103515292B (zh) | 半导体结构的形成方法 | |
| CN110571189A (zh) | 导电插塞及其形成方法、集成电路 | |
| CN102487038A (zh) | 铜互连结构及其形成方法 | |
| CN103094197B (zh) | 互连结构制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20121109 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20121109 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation Applicant after: Semiconductor Manufacturing International (Beijing) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20121219 Termination date: 20200828 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |