CN102005249A - 一种otp eprom读取电路 - Google Patents
一种otp eprom读取电路 Download PDFInfo
- Publication number
- CN102005249A CN102005249A CN2010105866341A CN201010586634A CN102005249A CN 102005249 A CN102005249 A CN 102005249A CN 2010105866341 A CN2010105866341 A CN 2010105866341A CN 201010586634 A CN201010586634 A CN 201010586634A CN 102005249 A CN102005249 A CN 102005249A
- Authority
- CN
- China
- Prior art keywords
- effect transistor
- field effect
- field
- signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 claims abstract description 47
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
Images
Landscapes
- Read Only Memory (AREA)
Abstract
一种OTP EPROM读取电路，包括第一～五场效应管，二输入与非们，第一、二非门，D触发器及OTP cell单元，第一场效应管源极接VDD，栅极与第二、第五场效应管栅极连接后再接READ_EN信号，漏极接第二、三场效应管源极，第三场效应管漏极与第四、五场效应管源极连接后再接Data信号，第四场效应管源极接VDD，第五场效应管漏极接地，二输入与非门一输入为READ_EN信号，另一输入为Data信号，二输入与非门输出接第三、四场效应管栅极，DATA信号接OTP cell，第一非门输入端接第一、二场效应管漏极及第三场效应管源极，第一非门输出接第二非门输入端，第二非门输出端接D触发器D端，D触发器的clk端接CLK信号，输出Q端接OUT信号。本发明可同时保证OTP cell的寿命和读取模式下的抗干扰能力。
Description
技术领域
本发明特别涉及集成电路技术领域的一种MCU的存储器件的读取电路。
背景技术
对于存储器来说其中以确定值存储的只能是一种电平信号，大多数情况下都是“0”信号，而“1”信号是通过读电路产生的，即当从ROM空间读出的不是确定的“0”电平的时候就输出一个“1”电平。完成此功能的电路结构如图1所示。若假设图1是ROM单元，此时当Read信号有效的时候，Data<3:0>＝0000。如果要存储“1”信号，则去掉相应位置的NMOS管，读取的时候由上拉电阻提供一个高电平信号，从而读出“1”信号。这样的电路对NMOS管漏端的电压没有特殊要求，只要在管子不损坏的情况下，可以正常的输出“0”和“1”电平，并且稳定就可以了。但这种电路的缺陷在于OTP cell的寿命无保障，且不能保证读取模式下的抗干扰能力。
发明内容
本发明的目的在于提出一种既可保证OTP cell的寿命，又能保证读取模式下的抗干扰能力的OTP EPROM读取电路，从而克服现有技术中的不足。
为实现上述发明目的，本发明采用了如下技术方案：
一种OTP EPROM读取电路，其特征在于，所述读取电路包括第一、二、三、四、五场效应管，二输入与非们，第一、二非门，D触发器以及OTP cell单元，所述第一场效应管源极接VDD，第一场效应管栅极与第二、第五场效应管栅极接在一起接READ_EN信号，第一场效应管漏极与第二场效应管源极、第三场效应管源极连接，第三场效应管漏极与第五场效应管源极、第四场效应管漏极连接，再接入Data信号，第四场效应管源极接VDD，第五场效应管漏极接地，所述二输入与非门一个输入端为READ_EN信号，另一输入为Data信号，二输入与非门输出接第三、第四场效应管的栅极，DATA信号接OTP cell单元，所述第一非门输入端接第一场效应管漏极、第二场效应管源极及第三场效应管源极，第一非 门输出接第二非门输入端，第二非门输出端接D触发器的D端，D触发器的clk端接CLK信号，D触发器的输出Q端接OUT信号。
前述第一场效应管为PMOS管，第二、三、四、五场效应管采用NMOS管。
附图说明
图1为现有技术中读取ROM单元的结构示意图；
图2为本发明OTP EPROM读取电路图；
图3为本发明一较佳实施例的结构示意图。
具体实施方式
本发明中，在OTP EPROM工作过程中，为了保证OTP cell的寿命，同时也为了保证读取模式下的抗干扰能力，采用了如图2所述的电路实现OTP的读写该电路中，除了M1管是PMOS管外，其余的四个都是NMOS管。方框中是OTP的一个单元，Word有效表示选中此ROM单元。Data为从ROM矩阵输出的信号，OUT为整个的输出信号。READ_EN信号是读取ROM空间信息的控制信号，低电平有效，锁存输出的CLK信号也是需要和这个信号配合的，必须是想要读出的信号准备好了，CLK才有效。
当READ_EN信号为低电平的时候，若要读出“0”信号，则Data的信号为低电平，M1管导通，同时或非门打开，将Data上的低电平传送到X1点，给D触发器的输入端送低电平，读出“0”信号。当要读出“1”信号的时候，Data是悬空的，从D触发器的输出端，读出“1”信号。
READ_EN信号为高的时候，不对ROM空间进行读取操作，此高电平会使M5管导通，从而保证Data线的电平为0。
一般而言，在所有对ROM单元漏端电压有要求的集成电路中都可以使用上述的电路。但上述的电路只是读取的部分，在可擦写的ROM中使用时可以与写入电路组合起来使用。如图3所示，当读ROM空间时，数据从rom_data出传送到D触发器的输入端，此时SEL信号必须选择反相器通道的数据；当对ROM空间执行写操作的时候，SEL信号选择data_in通道，将数据送到输入数据处理模块，在烧写的prog_en信号的配合下往ROM空间写入数据。
以上仅是本发明的具体应用范例，对本发明的保护范围不构成任何限制。凡采用等同变换或者等效替换而形成的技术方案，均落在本发明权利保护范围之内。
Claims (2)
1.一种OTP EPROM读取电路，其特征在于，所述读取电路包括第一、二、三、四、五场效应管，二输入与非们，第一、二非门，D触发器以及OTP cell单元，所述第一场效应管源极接VDD，第一场效应管栅极与第二、第五场效应管栅极连接后再接READ_EN信号，第一场效应管漏极与第二场效应管源极、第三场效应管源极连接，第三场效应管漏极与第五场效应管源极、第四场效应管漏极连接后再接入Data信号，第四场效应管源极接VDD，第五场效应管漏极接地，所述二输入与非门一个输入端为READ_EN信号，另一输入为Data信号，二输入与非门输出接第三、第四场效应管的栅极，DATA信号接OTP cell单元，所述第一非门输入端接第一场效应管漏极、第二场效应管源极及第三场效应管源极，第一非门输出接第二非门输入端，第二非门输出端接D触发器的D端，D触发器的clk端接CLK信号，D触发器的输出Q端接OUT信号。
2.根据权利要求1所述的OTP EPROM读取电路，其特征在于，所述第一场效应管为PMOS管，第二、三、四、五场效应管采用NMOS管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010586634.1A CN102005249B (zh) | 2010-12-14 | 2010-12-14 | 一种otp eprom读取电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010586634.1A CN102005249B (zh) | 2010-12-14 | 2010-12-14 | 一种otp eprom读取电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102005249A true CN102005249A (zh) | 2011-04-06 |
| CN102005249B CN102005249B (zh) | 2014-05-14 |
Family
ID=43812523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010586634.1A Active CN102005249B (zh) | 2010-12-14 | 2010-12-14 | 一种otp eprom读取电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102005249B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102623065A (zh) * | 2012-01-12 | 2012-08-01 | 苏州华芯微电子股份有限公司 | Otp存储数据的写入与读取电路 |
| CN103295639A (zh) * | 2013-03-18 | 2013-09-11 | 苏州华芯微电子股份有限公司 | 一种快速otp存储数据的写入与读取电路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002103705A1 (en) * | 2001-06-20 | 2002-12-27 | Koninklijke Philips Electronics N.V. | Method for characterizing an active track and latch sense-amp (comparator) in a one time programmable (otp) salicided poly fuse array |
| CN101872647A (zh) * | 2009-04-27 | 2010-10-27 | 复旦大学 | 一次编程电阻随机存储单元、阵列、存储器及其操作方法 |
-
2010
- 2010-12-14 CN CN201010586634.1A patent/CN102005249B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002103705A1 (en) * | 2001-06-20 | 2002-12-27 | Koninklijke Philips Electronics N.V. | Method for characterizing an active track and latch sense-amp (comparator) in a one time programmable (otp) salicided poly fuse array |
| CN101872647A (zh) * | 2009-04-27 | 2010-10-27 | 复旦大学 | 一次编程电阻随机存储单元、阵列、存储器及其操作方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102623065A (zh) * | 2012-01-12 | 2012-08-01 | 苏州华芯微电子股份有限公司 | Otp存储数据的写入与读取电路 |
| CN103295639A (zh) * | 2013-03-18 | 2013-09-11 | 苏州华芯微电子股份有限公司 | 一种快速otp存储数据的写入与读取电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102005249B (zh) | 2014-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI475563B (zh) | 單端靜態隨機存取記憶體 | |
| US9859009B2 (en) | Semiconductor memory device for switching high voltage without potential drop | |
| CN103730164A (zh) | 一种可编程存储单元 | |
| CN106981310A (zh) | 半导体存储器装置及其操作方法 | |
| CN102543185B (zh) | 集成电路高电压切换装置及其切换方法 | |
| US20100195402A1 (en) | Page buffer circuit | |
| CN104078078B (zh) | 一种基于半浮栅存储器的读写控制电路 | |
| CN102956261B (zh) | 一种用于fpga的可编程存储单元电路 | |
| CN102005249B (zh) | 一种otp eprom读取电路 | |
| CN103761991A (zh) | 一种用于可编程芯片的查找表及查找表电路 | |
| CN103780249A (zh) | 一种基于可编程单元配置的可编程互连线网络 | |
| CN103928053B (zh) | 低功耗单栅非挥发性存储器 | |
| CN201994076U (zh) | 一种otp eprom读取电路 | |
| CN105869666B (zh) | 存储器控制电路及存储器 | |
| KR101132105B1 (ko) | 반도체 메모리 장치 및 그 동작 방법 | |
| CN104681088A (zh) | 一种行地址译码电路 | |
| CN202601216U (zh) | Otp存储数据的写入与读取电路 | |
| CN204516363U (zh) | 一种新型NOR Flash译码电路 | |
| KR20170038258A (ko) | 이이피롬의 센싱회로 및 데이터버스 회로 | |
| CN104795105B (zh) | 电荷泵电路及能在读操作时进行放电的eeprom | |
| CN104123963B (zh) | 一种用低压晶体管实现的电平转换器 | |
| CN105225693A (zh) | 虚拟接地闪存电路 | |
| CN100483551C (zh) | 半导体存储装置 | |
| CN102394108A (zh) | 闪存的编程验证优化方法 | |
| US11336283B1 (en) | Level shifter with improved negative voltage capability |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| EE01 | Entry into force of recordation of patent licensing contract |
Application publication date: 20110406 Assignee: East Branch, China Electronic Product Reliability and Environmental Testing Research Institute,Mll Assignor: Suzhou Huaxin Microelectronics Co., Ltd. Contract record no.: 2018110000030 Denomination of invention: OTP EPROM reading circuit Granted publication date: 20140514 License type: Exclusive License Record date: 20180503 |
|
| EE01 | Entry into force of recordation of patent licensing contract |