[go: up one dir, main page]

CN101931408A - 使用带电流镜电路之电荷泵的锁相环电路 - Google Patents

使用带电流镜电路之电荷泵的锁相环电路 Download PDF

Info

Publication number
CN101931408A
CN101931408A CN2010101742195A CN201010174219A CN101931408A CN 101931408 A CN101931408 A CN 101931408A CN 2010101742195 A CN2010101742195 A CN 2010101742195A CN 201010174219 A CN201010174219 A CN 201010174219A CN 101931408 A CN101931408 A CN 101931408A
Authority
CN
China
Prior art keywords
current
circuit
transistor
signal
circuitry
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010101742195A
Other languages
English (en)
Other versions
CN101931408B (zh
Inventor
兰迪·J·卡普兰
史蒂文·P·哈迪
安德鲁·科尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Examine Vincent Zhi Cai management company
Original Assignee
Mosaid Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mosaid Technologies Inc filed Critical Mosaid Technologies Inc
Publication of CN101931408A publication Critical patent/CN101931408A/zh
Application granted granted Critical
Publication of CN101931408B publication Critical patent/CN101931408B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H03L7/0898—Details of the current generators the source or sink current values being variable
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一种实现锁相环的系统和方法。所述系统包括：相位频率检测器电路、具有第一电流镜电路(305)和第二电流镜电路(310)的电荷泵电路(225)、回路滤波器电路和电压控制振荡器电路。相位频率检测器电路根据输入信号和反馈信号的相位差产生加速信号和减慢信号。第一电流镜电路和第二电流镜电路(305，310)复制参考电流(340)。将偏置电路(315)配置成根据第一电流镜电路(305)的电压和在低功率准确复制参考电流(340)的电路电压为第二电流镜电路(310)产生电压偏置，借以提供低电流下的等幅电流脉冲。

Description

使用带电流镜电路之电荷泵的锁相环电路
本申请是申请日为2005年12月13日、申请号为200580048061.4、发明名称为“使用带电流镜电路之电荷泵的锁相环电路”的中国专利申请的分案申请。
本申请是2005年10月31日提交的美国专利申请(申请号未知)的继续申请，要求保护在2004年12月13日提交的美国临时专利申请No.60/635,849的权益。本文参照引用上述申请的全部技术教导。
技术领域
一般地说，本发明涉及锁相环电路，具体地说，本发明涉及一种使用带电流镜电路之电荷泵的锁相环电路。
背景技术
锁相环(PLL)是一种具有电压或电流驱动振荡器的电子学电路，调节所书振荡器，使输入信号的频率相位匹配(并因此锁定输出信号的频率)。此外，使用锁相环可以产生信号、调制或解调信号、以很小的噪声重建信号，以及倍频或分频。在无线通信中经常使用锁相环，特别是使用幅度调制(AM)、频率调制(FM)和相位调制(PM)携带信号的情况下更是如此。对于数字数据传输，锁相环的使用更加普遍，但对于模拟信息还可以设计出所述锁相环。锁相环的应用实例包括：对于数字式调谐的无线电接收器和发射器的频率合成、小信号的恢复(不然在噪声锁定放大器中这些小信号可能丢失)、来自数据流的时钟定时信息的恢复-所述数据流比如来自盘驱动器、时钟倍乘器，以及来自和双调谐多频率(DTMF)解码器、调制解调器，和用于远程控制和远距离通信的其它调谐解码器。
图1表示现有技术的锁相环(PLL)电路100。通过比较输入信号105和反馈信号160的相位差，相位-频率检测器(PFD)电路110产生一个加速(“up”)信号115和减慢(“down”)信号120。相位-频率检测器电路110根据与输入信号105进行比较时反馈信号160的相位是滞后(需要加速)还是超前(需要减慢)来输出所述加速信号115和减慢信号120。电荷泵电路125根据加速信号115和减慢信号120在电荷泵输出信号130(比如通向回路滤波器电路135中的电荷电容器)中产生电流脉冲。电荷泵电路125产生具有最小脉冲宽度的电流脉冲。例如，当输入信号105和反馈信号160具有相同的位相时，电荷泵输出信号130的电流脉冲具有相等的宽度。在相位不等的情况下，电荷泵输出信号130的电流脉冲之一变长，以校正相位。
相位滤波器电路135滤波电荷泵输出信号130，并产生经滤波的控制信号140。电压控制的振荡器(VCO)电路145产生输出信号150，输出信号150的频率是由滤波的控制信号140的电压确定的。锁相环电路100使输出信号150作为反馈信号160反向循环至相位频率检测器电路110。最好将分频器电路155置于这个回路的反馈路径中，以产生反馈信号160，并使输出信号150可为输入信号105的倍数。
锁相环电路100存在的一个问题是，给回路滤波器电路135充电的电流脉冲(如电荷泵输出信号130的电流脉冲)的幅度，与各种不同的电压源有关。与电流脉冲有关的一些例子有电源电压和滤波的控制信号140的电压。再有，如果对于从滤波的控制信号140开始的不等距的电压终止锁相环电路100中的电路，则电荷泵输出信号130的电流脉冲可能不会有相等的幅度。因为电流脉冲的幅度不相等，所以无论从电压的变化或终止失配，都将导致锁相环输出的静态相位偏差。
还可以调节独立的电流脉冲的幅度，以便设置所期望的回路宽度。所述回路宽度是锁相环电路100锁定到输入信号105和处理抖动能力的度量值。较高的回路带宽可以提供快速的锁定时间，并且可以跟踪输入信号105的抖动，使得经历抖动而至输出信号150。较低的回路带宽可以滤除输入信号105的抖动，但增大了锁相环电路100的锁定时间。一般情况下，对于回声滤波器140中的指定的滤波器，电荷泵输出信号130的较小电流产生较小的回路带宽，电荷泵输出信号130的较大电流产生较大的回路带宽。
当确定了理想的回路带宽时，噪声性能就成为重要的考虑因素。在大多数锁相环中，实际存在的两个主要噪声源来自电压控制振荡器(VCO)电路145的噪声(VCO噪声)和参考噪声。为使噪声的影响减至最小，每个噪声源都有相互冲突的回路带宽要求。VCO噪声来源于电压控制的振荡器电路145中的热噪声和散粒噪声，并且影响输出信号150。VCO噪声通常是主流噪声，并且可以通过增加回路带宽(即增加电荷泵电路125的输出电流)减小VCO噪声，从而使锁相环电路100能够跟踪低频噪声(即低于回路带宽的噪声)，并能补偿低频噪声对输出信号150的影响。一般情况下，VCO噪声在较高频率会迅速下降，所以高于回路带宽的剩余噪声通常对于输出信号150没有什么影响。
参考噪声有多个出处，如输入信号105上的抖动、电荷泵电路125中的热噪声、与滤波的控制信号140的电压有关的电源噪声。在具有纯输入信号105(即无任何抖动)的整个锁相环中，增加回路带宽可以减小电荷泵电路125中的热噪声效应，从而可以减小参考噪声。然而，输入信号105是有噪声的，较高的回路带宽会使更多的参考噪声得以通向输出信号150。类似地，在被称为增量总和锁相环的某种类型锁相环中，可以动态地改变反馈分频器电路155的数值，产生与有噪声的输入信号105上的参考噪声类似的噪声。参考噪声可以在VCO噪声中占主流地位，因此期望尽可能小的回路带宽，而不是增加回路带宽。
有两种典型的减小回路带宽方式，即增加在回路滤波器电路135中使用的电容器的大小，和减小电荷泵输出信号130的电流的数值。因为在许多设计中关心的主要问题是面积，而且，较大的电容器会增加面积要求，所以通常的选择是减小电流的数值。为了使用合理大小的集成电容器实现100千赫兹量级的回路带宽，电流的数值范围低到数10毫微安可能是必要的。减小电流的大小可以减小噪声(如参考噪声)，然而，当试图产生极低的电流的时候，尤其是在深度亚微安技术中，可能出现其它的挑战。
具体来说，对于毫微安的电流，例如在增量总和锁相环中使用的电流，由于早期效应(即双极性晶体管中，由于随着基极-集电极电压的增大，基极-集电极结变宽，所以基极宽度减小)引起的电流失配可能是很明显的，这种电流失配取决于滤波的控制信号的电压数值。况且，在深度亚微安技术中，器件漏电流的数值通常明显大于所产生的实际的信号。由器件漏电流引起的加速信号115和减慢信号120中电流之间的任何失配，都将引起输入信号105和输出信号150之间的静态相位偏差。此外，失配通常要求加速信号115和减慢信号120之一“接通”长于最小所需时间的时间，这将使更多的噪声注入到回路中。
发明内容
本发明通过提供实现锁相环的系统和方法解决上述问题。所述系统包括相位频率检测器电路、具有第一电流镜电路和第二电流镜电路的电荷泵电路、回路滤波器电路，以及电压控制振荡器电路。相位频率检测器电路根据输入信号和反馈信号的相位差产生加速信号和减慢信号。电荷泵电路包括第一电流镜电路和第二电流镜电路，并根据加速信号和减慢信号产生电荷泵输出信号。回路滤波器电路根据电荷泵输出信号产生滤波的控制信号。电压控制的振荡器电路根据滤波的控制信号产生具有重复波形的反馈信号。有益的是，所述系统和方法提供准确的电流脉冲以减小静态相位偏差，并提供良好的分辨率，以跟踪反馈信号中的输入信号。另一优点则是所述系统和方法提供良好的分辨率，以便在亚微安技术中跟踪低功率的输入信号。
为了提供准确的电流脉冲，电荷泵电路的第二电流镜电路可以反射第一电流镜电路的参考电流。此外，电荷泵电路可以产生幅度基本上相等的电流脉冲。另外，所述系统可以包括一个偏置电路，它在第二电流镜电路中产生电压偏置。偏置电路可以包括一个运算放大器。偏置电路可以根据第一电流镜电路的电压以及电荷泵输出信号的电压产生电压偏置。电压偏置的产生的电流脉冲可以在小电流情况下提供基本上相等的幅度。
在一些实施例中，第一电流镜电路和第二电流镜电路当中之一还包括电流镜输出电路，所述电流镜输出电路具有多个幅度不同的电流输出。多个电流输出可以提供一个或多个回路带宽。可编程的回路带宽电路可以选择多个电流输出之一，以确定回路带宽。此外，漏电流补偿电路可以减小从电流镜输出电路到电荷泵输出信号的截止状态漏电流。漏电流补偿电路还可以包括第三电流镜电路，对于第三电流镜电路进行配置，使得能够接收截止状态漏电流，并将截止状态漏电流传送到电流镜输出电路。
在另外的一些实施例中，电流脉冲电路按照分别来自第一电流镜电路和第二电流镜电路的电荷泵输出信号产生加速信号和减慢信号。脉冲漏电隔离电路可以减小从脉冲电路到电荷泵输出信号的截止状态漏电流。一方面，减小截止状态漏电流包括在脉冲电路两端产生第一电压，第一电压基本上等于电荷泵输出信号的第二电压。另外，电荷补偿电路可以减小从脉冲电路到电荷泵输出信号的电荷传递。
在有些实施例中，功率接通电路为滤波的控制信号产生一个接通电压。功率接通漏电流隔离电路可以减小从功率接通电路到滤波的控制信号的截止状态漏电流。有益的是，功率接通电路足够大，可以在正常操作期间启动漏电流很小或者没有漏电流的系统。
附图说明
图1表示现有技术的锁相环电路；
图2表示本发明的示例性实施方案中的带电流复制电荷泵电路的锁相环电路；
图3表示本发明的示例性实施方案中的电流复制电荷泵电路；
图4表示本发明的示例性实施方案中的可编程电流镜数字-模拟转换器(PCMDAC)；
图5表示本发明的示例性实施方案中的漏电流补偿PCMDAC；
图6表示本发明的示例性实施方案中的功率接通漏电流隔离电路；
图7表示本发明的示例性实施方案中的电流脉冲漏电流隔离电路；
图8表示本发明的示例性实施方案中的电荷补偿的电流脉冲漏电流隔离电路。
具体实施方式
这里讨论的实施例是对本发明的一种示例的说明。因为本发明的这些实施例是参照这些说明描述的，所以这里所述的各种改进或改型和/或特定结构对于本领域的普通技术人员来说都将是显而易见的。所有与本发明有关的教导这类改进、改型或变化都被认为是在本发明的范围之内，尽管本发明的这些教导通过这些改进、改型或变化已经促进了技术的发展亦是如此。因此，这些描述和附图不应该被认为是限制性的，因为可以理解，本发明决不只限于这里说明的实施例。
单独使用PMOS晶体管、单独使用NMOS晶体管、使用PMOS晶体管和NMOS晶体管的并联组合，或者其它类型的晶体管，都可以实施这里公开的原理的电路实施方案。在有些实施例中，优选使用并联组合，以便产生改进的电荷补偿。此外，所述电流镜电路可能是多种可能的晶体管实施方案。
图2表示本发明的典型实施方案中的带复制电流电荷泵电路225的锁相环(PLL)电路200。锁相环电路200包括相位频率检测器(PFD)电路210、复制电流电荷泵电路225、回路滤波器电路235，以及电压控制振荡器(VCO)电路245和分频器电路255。相位频率检测器电路210接收输入信号205和反馈信号260，并产生加速信号215和减慢信号220。复制电流电荷泵电路225接收加速信号215和减慢信号220，并产生电荷泵输出信号230。回路滤波器电路235接收电荷泵输出信号230，并产生滤波的控制信号240。电压控制的振荡器电路245接收滤波的控制信号240，并产生输出信号250。分频器电路255接收输入信号250，并产生反馈信号260。
相位频率检测器电路210包括可以根据输入信号205和反馈信号260的相位差产生加速信号215和减慢信号220的任何器件、部件或电路。复制电流电荷泵电路包括可以根据加速信号215和减慢信号220在第一电流镜电路和第二电流镜电路中复制参考电流并产生电荷泵输出信号230的的任何器件、部件或电路。下面在图3中描述复制电流电荷泵电路225的一个例子。
回路滤波器电路235包括可以滤波所述电荷泵输出信号230并产生滤波的控制信号240的任何器件、部件或电路。电压控制的振荡器电路245包括可以根据滤波的控制信号240的电压产生具有重复波形的输出信号250的任何器件、部件或电路。分频器电路255包括可以倍频和/或分频输出信号250并且产生反馈信号260的任何器件、部件或电路。
图3表示本发明的示例性实施方案中的复制电流电荷泵电路225。复流电荷泵电路225包括第一电流镜电路305、第二电流镜电路310、偏置电路315、复制开关320、复制开关325、加速信号开关330，以及减慢信号开关335。
第一电流镜电路305接收参考电流340，并具有连接到复制开关320的第一输出345。该第一电流镜电路305还具有连接到加速信号开关330的第二输出350。第二电流镜电路310经输入端360连接到偏置电路315，并具有连接到复制开关325的第一输出365。该第二电流镜电路310还具有连接到减慢信号开关335的第二输出370。复制开关320连接到复制开关325。加速信号开关330连接到减慢信号开关335。偏置电路315进一步连接到复制开关320和325之间的连接点，并且还连接到线355。复制开关320、325的栅极处于允许操作的状态(即开关总是闭合的)。加速信号215(图2)连接到加速信号开关330的栅极。减慢信号220(图2)连接到减慢信号开关335的栅极。加速信号开关330和减慢信号开关在线355上产生电荷泵输出信号230(图2)。
第一电流镜电路305包括可以在一个或多个电流镜输出端上复制参考电流的任何器件、部件或电路。例如，第一电流镜电路305在输出端345上和输出端350上复制参考电流340。第二电流镜电路310包括可以在一个或多个电流镜输出端上复制参考电流的任何器件、部件或电路。例如，第二电流镜电路310在输出端365上和输出端370上复制从偏置电路315接收的电流。偏置电路315包括可以在电流镜电路中产生电压偏置的任何器件、部件或电路。作为偏置电路315的一个例子是运算放大器。
在运行期间，偏置电路315迫使第二电流镜电路310的第一输出365和第二输出370是线355上电荷泵输出信号230的相同电压。由偏置电路315产生的电压偏置，导致第一电流镜电路305具有与线355上的电荷泵输出信号230相同和/或相似的电压偏置条件。由于在加速信号开关330和减慢信号开关335上存在可以忽略不计的负载，所以，来自参考电流340的所有电流都流过第二电流镜电路310。如果第二输出370由减慢信号开关335允许操作，则对于任何指定的电压，第二输出370都具有与第一电流镜电路305的第二输出350完全相同的电流。
因此，在由加速信号215和减慢信号220使得复制电流电荷泵电路225能够操作的情况下，为电荷泵输出信号230提供相等幅度的电流脉冲。由偏置电路315提供的电压偏置，可以消除电荷泵输出信号230的电压对于第一电流镜电路305和第二电流镜电路310准确性的影响，从而产生电流脉冲。由偏置电路315给出的电压偏置，进一步还使第一电流镜电路305和第二电流镜电路310能够在低功率情况下准确地复制参考电流。准确地产生幅度相等的电流脉冲，可以防止噪声从复制电流电荷泵电路225传播到回路滤波器235，并且最终传播到电压控制的振荡器245，在振荡器245这里噪声可引起输出信号的偏差。此外，复制具有相等幅度的电流脉冲可以减小失配。另外，在基本上相同的电压偏置条件下，通过在第一电流镜电路305和第二电流镜电路310之间的基本失配，可以确定加速信号215和减慢信号220的电流之间的任何失配。
在一些实施例中，要求电荷泵输出信号230中的大电流与参考电流340的幅度相关联。例如，反馈分频器电路255(图2)中的较大分频值要求相对较大的电流。从参考电流340通过可编程的电流镜数字-模拟转换器到第一电流镜电路305和第二电流镜电路310之一，可以提供不同幅度的一个或多个电流，其中包括相对较大的电流。
图4表示本发明的示例性实施方案中的可编程的电流镜数字-模拟转换器(PCMDAC)400。可编程电流镜数字-模拟转换器(PCMDAC)400包括输入开关410、转换器输出420、430、440，以及转换器选择器450、460、470。参考电流480耦接到输入开关410。参考电流480还耦接到输入开关410的栅极。输入开关410连接到转换器输出420、430、440。参考电流480还耦接到转换器输出420、430、440的栅极。转换器输出420连接到转换器选择器450。转换器输出430连接到转换器选择器460。转换器输出440连接到转换器选择器470。使每个转换器选择器450、460、470相连成为形成转换器输出信号490。
转换器输出420、430、440包括那些能够提供与参考电流480幅度不同的电流的任何器件、部件或电路。作为一个示例，可编程的电流镜数字-模拟转换器(PCMDAC)400从电流镜电路接收参考电流480(比如经第一电流镜电路305的第二输出350)。输入给转换器选择器450、460、470的数字输入是二进制值M，其中的M＝[转换器输出430的幅值×20]+[转换器输出440的幅值×21]+[转换器450输出的幅值×22]。转换器输出420、430、440是分别与转换器选择器450、460、470串联连接的参考电流480的二进制加权的倍数。因此，转换器输出信号490是M乘以参考电流480的倍数。这个原理可以扩展到大的比特数，其中的可编程电流镜数字-模拟转换器(PCMDAC)400的准确度受到单个转换器输出和具有类似偏置条件的转换器输出的匹配状态的限制。
可编程电流镜数字-模拟转换器(PCMDAC)400中的输入开关410可以是一个单独的单元(N＝1)，因此，转换器输出信号490等于M乘以参考电流480。输入开关410可以提供较大的单元，因此转换器输出信号490等于M/N乘以参考电流480。在有些实施例中，对于转换器输出420、430、440不是二进制加权的转换器输出信号490而言，可能产生任意的函数。
有如在复制电流电荷泵电路225(图2)中所使用的，参考电流480可以从电流偏置参考产生电路导出(比如借助图3的参考电流340)。耦合到可编程电流镜数字-模拟转换器(PCMDAC)400或者配置成可编程电流镜数字-模拟转换器400的第一电流镜电路305(图3)，用于为转换器输出信号490产生电流，这个电流确定了锁相环电路200的回路带宽。转换器输出信号490用作第二电流镜310的参考电流。第二电流镜电路310还可以耦合到或配置成可编程电流镜数字-模拟转换器，并且可以进行编程，以产生较大幅度的电流，例如用于下面将要描述的较大的反馈分频比。
在具有不止一个电压控制振荡器(对于滤波的控制信号240具有不同的电压)的锁相环电路200的可替换实施例中，可以使用第三个可编程电流镜数字-模拟转换器(PCMDAC)400。第三可编程电流镜数字-模拟转换器(PCMDAC)400的控制器输出490是由在使用中选择电压控制的振荡器的逻辑值控制的。于是，第三可编程电流镜数字-模拟转换器(PCMDAC)400给出恒定的回路带宽，而与单个回路参数(如滤波的控制信号230的电压)无关。另外，几个可编程电流镜数字-模拟转换器级联在一起，可以实现可编程锁相环电路的结构，这里的回路带宽因此是可独立编程的。可编程锁相环电路便于在期望恒定回路带宽的其它电路中使用。
此外，在可编程锁相环电路中，期望与反馈分频器电路255(图2)的宽范围设定值组合起来实现宽范围的回路带宽设定值，在反馈分频器电路255中要求有很大范围的电流，以便可由复制电流电荷泵电路225提供。当实现多个可编程电流镜数字-模拟转换器在复制电流电荷泵电路225中提供大范围电流时，一般情况下，噪声是要随每个附加的可编程电流镜数字-模拟转换器累加的。一般情况下，噪声的幅值随电流的增大而减小。因此，在电流镜峰值储备和功率预算的限制范围内，可以使用最大可能的电流。
为使噪声和失配效应最小，最好使用由所期望的最小合理电源电压允许的最大晶体管驱动电压来确定可编程电流镜数字-模拟转换器(PCMDAC)400的尺寸。因此，当编程大的输出电流时，最大晶体管驱动电压将在输入开关410上产生一个低电压。对于其它的回路带宽、电压控制的振荡器电压设定值和分频器设定值而言，可编程电流镜数字-模拟转换器(PCMDAC)400还可以与低至毫微安范围的电流一起工作。在一些实施例中，转换器选择器450、460、470提供极低的电阻，以允许足够大电压峰值储备，用于宽的电流范围。
但是在深度的亚微安技术中，低的导通电阻对应于截止状态的大的漏电流。对于具有较大幅值电流的转换器输出420、430、440而言，通过转换器选择器450、460、470的漏电流，可能会超过转换器输出信号490的期望输出信号(例如对于7比特的数字-模拟转换器(DAC)，漏电流可能比信号大1-2个数量级)。在可编程电流镜数字-模拟转换器(PCMDAC)400中，漏电流还可能随每个附加的比特而增大，并因此而随每个较大幅值的转换器输出而增大。
图5表示本发明的示例性实施方案中漏电流补偿补的可编程的电流镜数字-模拟转换器500。漏电流补偿补的可编程的电流镜数字-模拟转换器500包括可编程的电流镜数字-模拟转换器(PCMDAC)400(图4)、电流镜电路505、转换器输出510、515、520、截止状态开关525、530、535、转换器选择器540、545、555。转换器输出510、515、520连接到可编程的电流镜数字-模拟转换器(PCMDAC)400中的输入开关410。参考电流480连接到转换器输出510、515、520的栅极。
转换器输出510通过截止状态开关525连接到转换器选择器540。转换器输出515通过截止状态开关530连接到转换器选择器545。转换器输出520通过截止状态开关535连接到转换器选择器550。转换器选择器540、545、550经过线555连接到电流镜电路510。电流镜电路510在转换器输出490处连接到可编程电流镜数字-模拟转换器(PCMDAC)400。
在与可编程电流镜数字-模拟转换器(PCMDAC)400几乎一样的漏电流补偿补的可编程电流镜数字-模拟转换器(PCMDAC)500中，复制在可编程电流镜数字-模拟转换器(PCMDAC)400中的漏电流。然而，在可编程的电流镜数字-模拟转换器(PCMDAC)500中，转换器输出510、515、520总是截止的，或者说总是禁止操作的。与每个转换器输出510、515、520串联地放置截止状态开关525、530、535(也即它们可为“低泄漏”开关)。当在可编程电流镜数字-模拟转换器(PCMDAC)400中分别对应的转换器选择器450、460、470处在禁止操作状态时，只允许转换器选择器540、545、550操作。例如，当转换器输出420由转换器选择器450禁止操作时，允许转换器选择器540操作。可编程电流镜数字-模拟转换器400中的每个无效的分支(转换器输出)对应于漏电流补偿的可编程电流镜数字-模拟转换器(PCMDAC)500中的有效分支，并且相等的漏电流流过它们两者。
在一些实施例中，转换器选择器540、545、550中的高导通电阻是可被接受的，因为流过转换器选择器540、545、550的电流非常小(只有漏电流)，因此，即使具有相对较高的电阻，转换器选择器540、545、550两端的电压降也是可以忽略的。此外，用于反射漏电流补偿电流的电流镜电路505能够在低电源电压下操作。漏电流可以反射，然后将其反馈到可编程电流镜数字-模拟转换器(PCMDAC)400中，这时在转换器输出490上只留下想要得到的电流。可编程电流镜数字-模拟转换器500(PCMDAC)的优点在于，这种布局允许使用短路的(导通电阻小的)开关器件，实现有效的布局，并且使硅的面积比其它可能的情况要小。
按照减小复制电流电荷泵电路225(图2)中的漏电流的另个方案，当锁相环电路200(图2)通电时，滤波的控制电压力240通常是接地的。电压控制的振荡器245在地电压可能不能够振荡。通电时的地电压可能在电位上阻止锁相环电路200在任何时候达到锁定状态。
图6表示本发明的示例性实施方案中通电的漏电流隔离电路600。通电的漏电流隔离电路600包括第一开关610、第二开关620和偏置电路630。通过线640控制第一开关610和第二开关620的栅极。第一开关610经过线650接收一个导通电压，并且还连接到第二开关620。第二开关620经过线660向回路滤波器235(图2)输出这个导通电压。偏置电路630连接到第二开关620的输出(线660)，并且连接到第一开关610和第二开关620之间的连接点。
偏置电路630包括任何器件、组件或电路，它可以作为电压跟随器以减小其它器件、组件或电路的电位。例如，偏置电路630可以减小第二开关620两端的电位。偏置电路630的一种举例是运算放大器。启动期间，允许第一开关610和第二开关620这二者都工作(如闭合)。一旦滤波的控制信号240的电压达到电压控制的振荡器245开始运行的电平值，第一开关610和第二开关620这二者都断开(如打开)。因为在开关620两端的电压是0，所以没有任何漏电流经过线660而通过第二开关620流到回路滤波器235。
在一些实施例中，偏置电路630可能不需要截止，因为通过第二开关620的电流占据主流。在另外的一些实施例中，只需要偏置电路630变得足够强大，以便通过第二开关620提供漏电流，而第二开关620在正常工作时是截止的。作为使用弱缓冲的偏置电路630的一个替换方案，当第一开关610和第二开关620闭合时，使偏置电路630截止。
图7表示本发明的示例性实施方案中的电流脉冲漏电流隔离电路700。该电流脉冲漏电流隔离电路700包括：偏置电路710、加速信号开关720、反向加速信号开关730、减慢信号开关740，以及反向减慢信号开关750。加速信号开关720和730经线350连接到功率源(如图3的第一电流镜电路305的第二输出350)。加速信号开关720连接到减慢信号开关740。反向加速信号开关730连接到反向减慢信号开关750。减慢信号开关740、750经过线370连接到功率漏极(如图3的第二电流镜电路310的第二输出370)。偏置电路710连接到加速信号开关720和减慢信号开关740之间的连接点，并且进一步连接到反向加速信号开关730和反向减慢信号开关750之间的连接点。加速信号开关720和减慢信号开关740根据加速信号215(图2)和减慢信号220(图2)经过线760产生电荷泵输出信号230(图2)。
对于以小的电源电压工作的锁相环电路(PLL)200而言，最大的电流值和电压电平值决定了加速信号开关和减慢信号开关720、730、740、750的大小。然而，对于小的输出电流，穿过加速信号开关和减慢信号开关720、730、740、750的漏电流，可能产生通过加速信号开关和减慢信号开关720、730、740、750到电荷泵输出信号230(并因此进入回路滤波器235)流动的电流。为减小漏电流，偏置电路710要产生等于或接近于滤波的控制信号240的电压的电压偏置(如回路滤波器电路235两端的电压)。当加速信号开关和减慢信号开关720、730、740、750截止的情况下，漏电流转移到偏置电路710。偏置电路710可以保证加速信号开关和减慢信号开关720、730、740、750两端的电压很小。小的电压减小了从加速信号开关和减慢信号开关720、730、740、750到电荷泵输出信号230的漏电流。
图8表示本发明的示例性实施方案中的电荷补偿的电流脉冲漏电流隔离电路800。该电荷补偿的电流脉冲漏电流隔离电路800包括电流脉冲漏电流隔离电路700和附加的反向加速信号开关810及反向减慢信号开关820。反向加速信号开关810连接到加速信号开关720和反向减慢信号开关820。反向减慢信号开关820进一步连接到减慢信号开关740。反向加速信号开关810的栅极-源极和栅极-漏极是经过线830进行连接的。反向减慢信号开关820的栅极-源极和栅极-漏极是经过线840进行连接的。
在电流脉冲漏电流隔离电路700工作期间(图7)，当加速信号开关和减慢信号开关720、730、740、750进行切换时，加速信号开关和减慢信号开关720、730、740、750的栅-源和栅-漏电容可能产生小量的电荷，这样的电荷在线780上从加速信号开关和减慢信号开关720、730、740、750的控制信号(如加速信号215和减慢信号220)转移到电荷泵输出信号230。电荷补偿的电流脉冲漏电流隔离电路800通过短路反向加速信号开关810和反向减慢信号开关820来减小电荷的转移，所述开关810和820在线760上的位置最靠近电荷泵输出信号230。在有些实施例中，反向加速信号开关810和反向减慢信号开关820的大小可调，以便在电压控制的振荡器(VCO)245(图2)的工作电压下补偿电荷的转移。
上面的描述是说明性的，而不是限制性的。回顾本发明的公开内容之后，本发明的许多变化对于本领域的普通技术人员来说都是显而易见的。所以，本发明的范围不是参照上述描述而确定的，而是参照所附的权利要求书再加上它们的等效物的全部范围确定的。

Claims (12)

1.一种漏电流补偿数模转换器，包括：
a)参考电流源输入；
b)多个数字输入；
c)多个反向数字输入，其中每一个反向数字输入具有与所述数字输入中的相应的一个数字输入相反的数字状态；
d)多个MOS输出电流源晶体管，具有连接到所述参考电流源输入的栅极；
e)多个MOS输出开关晶体管，具有连接到所述数字输入中的相应数字输入的栅极，并且所述MOS输出开关晶体管以成对的方式连接，源极-漏极与所述输出电流源晶体管在公共电压源和输出节点之间串联；
f)多个MOS补偿电流源晶体管，具有连接到所述参考电流源输入的栅极；
g)多个MOS截止状态开关晶体管，具有连接到禁止电压源的栅极；
h)多个MOS补偿开关晶体管，具有连接到所述反向数字输入中的相应反向数字输入的栅极，并且所述MOS补偿开关晶体管以三个一组的方式连接，源极-漏极与所述补偿电流源晶体管和所述截止状态开关晶体管在公共电压源和补偿输出节点之间串联；以及
i)电流镜，将补偿输出节点上的电流镜像到输出节点中。
2.根据权利要求1所述的漏电流补偿数模转换器，其中，所述输出电流源晶体管、所述输出开关晶体管、所述补偿电流源晶体管、所述截止状态开关晶体管和所述补偿开关晶体管具有相同的极性。
3.根据权利要求1所述的漏电流补偿数模转换器，其中，所述输出电流源晶体管、所述输出开关晶体管、所述补偿电流源晶体管、所述截止状态开关晶体管和所述补偿开关晶体管是NMOS晶体管。
4.根据权利要求1所述的漏电流补偿数模转换器，其中，所述公共电压源是接地电源电压。
5.根据权利要求1所述的漏电流补偿数模转换器，其中，所述输出电流源晶体管是二进制加权晶体管。
6.根据权利要求1所述的漏电流补偿数模转换器，其中，所述多个补偿电流源晶体管中的每一个与所述多个输出电流源晶体管中的一个相匹配。
7.根据权利要求1所述的漏电流补偿数模转换器，其中，所述输出电流源晶体管具有连接到公共电压源的相应源极。
8.根据权利要求1所述的漏电流补偿数模转换器，其中，所述补偿电流源晶体管具有连接到公共电压源的相应源极。
9.根据权利要求1所述的漏电流补偿数模转换器，其中，所述补偿开关晶体管具有连接到补偿输出节点的相应漏极。
10.根据权利要求1所述的漏电流补偿数模转换器，还包括连接在所述参考电流源输入和公共电压源之间的源极跟随器晶体管。
11.根据权利要求1所述的漏电流补偿数模转换器，其中，所述输出节点控制电荷泵中的电流。
12.根据权利要求1所述的漏电流补偿数模转换器，其中，所述输出节点控制PLL的电荷泵中的电流。
CN2010101742195A 2004-12-13 2005-12-13 漏电流补偿数模转换器 Expired - Fee Related CN101931408B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US63584904P 2004-12-13 2004-12-13
US60/635,849 2004-12-13
US11/264,283 US7750695B2 (en) 2004-12-13 2005-10-31 Phase-locked loop circuitry using charge pumps with current mirror circuitry
US11/264,283 2005-10-31

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2005800480614A Division CN101116248B (zh) 2004-12-13 2005-12-13 锁相环系统及其实现方法

Publications (2)

Publication Number Publication Date
CN101931408A true CN101931408A (zh) 2010-12-29
CN101931408B CN101931408B (zh) 2013-03-20

Family

ID=36583092

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2005800480614A Expired - Fee Related CN101116248B (zh) 2004-12-13 2005-12-13 锁相环系统及其实现方法
CN2010101742195A Expired - Fee Related CN101931408B (zh) 2004-12-13 2005-12-13 漏电流补偿数模转换器

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2005800480614A Expired - Fee Related CN101116248B (zh) 2004-12-13 2005-12-13 锁相环系统及其实现方法

Country Status (7)

Country Link
US (2) US7750695B2 (zh)
EP (1) EP1825595A1 (zh)
JP (1) JP4917546B2 (zh)
KR (2) KR101313376B1 (zh)
CN (2) CN101116248B (zh)
CA (1) CA2590557C (zh)
WO (1) WO2006065999A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112087228A (zh) * 2019-06-13 2020-12-15 无锡有容微电子有限公司 一种锁相环电路

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7750695B2 (en) * 2004-12-13 2010-07-06 Mosaid Technologies Incorporated Phase-locked loop circuitry using charge pumps with current mirror circuitry
KR101515099B1 (ko) * 2008-10-07 2015-04-24 삼성전자주식회사 전하펌프, 전하펌프 보정 장치 및 이를 포함한 위상 동기 루프
US8294497B2 (en) * 2009-04-24 2012-10-23 Analog Devices, Inc. Low-offset charge pump, duty cycle stabilizer, and delay locked loop
CN101888181B (zh) * 2010-08-02 2012-09-05 中国电子科技集团公司第二十四研究所 基于反馈的电荷泵电路
TWI419451B (zh) * 2011-05-06 2013-12-11 Ralink Technology Corp 電荷幫浦電路
US8451042B2 (en) * 2011-06-03 2013-05-28 Texas Instruments Incorporated Apparatus and system of implementation of digital phase interpolator with improved linearity
US8441381B2 (en) * 2011-09-27 2013-05-14 Broadcom Corporation Gate leakage compensation in a current mirror
CN103558898A (zh) * 2013-10-25 2014-02-05 苏州贝克微电子有限公司 一种电流镜瞬变加速电路
KR101528405B1 (ko) * 2013-10-30 2015-06-11 전북대학교산학협력단 잡음발생기를 이용한 입력버퍼
US9413363B2 (en) 2014-08-05 2016-08-09 Sandisk Technologies Llc Charge pump with matched currents
US9473022B2 (en) 2015-02-10 2016-10-18 Qualcomm Incorporated Self-biased charge pump
US11024209B2 (en) * 2018-05-03 2021-06-01 Novatek Microelectronics Corp. Integrated circuit and anti-interference method thereof
US10700688B1 (en) * 2018-12-14 2020-06-30 Intel Corporation Low power and low jitter phase locked loop with digital leakage compensation
KR102164755B1 (ko) * 2019-09-17 2020-10-14 관악아날로그 주식회사 전류 구동 디지털 아날로그 변환기
KR102816303B1 (ko) 2020-04-28 2025-06-02 삼성전자주식회사 노이즈 필터링 회로 및 이를 포함하는 전자 회로
US11362668B1 (en) * 2021-04-07 2022-06-14 Infineon Technologies Ag Leakage compensation for analog decoded thermometric digital-to-analog converter (DAC)
US11303285B1 (en) * 2021-06-07 2022-04-12 International Business Machines Corporation Multi-mode design and operation for transistor mismatch immunity
US12273117B2 (en) * 2021-11-22 2025-04-08 Stmicroelectronics International N.V. Low noise phase lock loop (PLL) circuit
US12199621B2 (en) 2023-04-17 2025-01-14 Apple Inc. Systems and methods for improved charge pump phase-locked loop phase stability
CN117907671B (zh) * 2024-03-20 2024-05-28 中国科学院半导体研究所 电荷泵检测电路、芯片和电子设备

Family Cites Families (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5632990A (en) * 1988-04-22 1997-05-27 Cancer Research Campaign Tech. Ltd. Treatment for tumors comprising conjugated antibody A5B7 and a prodrug
KR940011436B1 (ko) 1989-04-19 1994-12-15 가부시끼가이샤 히다찌세이사꾸쇼 자기디스크 기억장치
JP2879763B2 (ja) 1989-06-27 1999-04-05 ソニー株式会社 Ｐｌｌのチャージポンプ回路
US5117130A (en) * 1990-06-01 1992-05-26 At&T Bell Laboratories Integrated circuits which compensate for local conditions
GB2249443B (en) 1990-10-31 1994-06-08 Gen Electric Co Plc Charge pump circuit
US5233314A (en) 1992-03-27 1993-08-03 Cyrix Corporation Integrated charge-pump phase-locked loop circuit
US5362990A (en) * 1993-06-02 1994-11-08 Motorola, Inc. Charge pump with a programmable pump current and system
EP0647032A3 (en) * 1993-10-05 1995-07-26 Ibm Charge pump circuit with symmetrical current output for phase-controlled loop system.
JP3479853B2 (ja) * 1994-10-05 2003-12-15 アイシン精機株式会社 振動子駆動装置
US5473283A (en) 1994-11-07 1995-12-05 National Semiconductor Corporation Cascode switched charge pump circuit
EP0755120A1 (en) 1995-07-18 1997-01-22 Nec Corporation Phase-locked loop circuit
JP2845185B2 (ja) 1995-11-29 1999-01-13 日本電気株式会社 Ｐｌｌ回路
JPH10190455A (ja) * 1996-12-26 1998-07-21 Texas Instr Japan Ltd チャージポンプ回路
JP3827403B2 (ja) * 1997-05-20 2006-09-27 富士通株式会社 電流スイッチ回路及びそれを利用したｐｌｌ回路
US5933037A (en) 1997-08-29 1999-08-03 Adaptec, Inc. High speed phase lock loop having constant bandwidth
US5945855A (en) 1997-08-29 1999-08-31 Adaptec, Inc. High speed phase lock loop having high precision charge pump with error cancellation
FI103617B1 (fi) * 1997-09-01 1999-07-30 Nokia Mobile Phones Ltd Kanavatransistorit
US6124755A (en) * 1997-09-29 2000-09-26 Intel Corporation Method and apparatus for biasing a charge pump
KR19990080026A (ko) 1998-04-11 1999-11-05 윤종용 위상 동기 루프 회로의 챠지 펌프
KR100555471B1 (ko) 1998-07-29 2006-03-03 삼성전자주식회사 적응적으로 전류 옵셋을 제어하는 전하 펌프
US6369624B1 (en) 1998-11-03 2002-04-09 Altera Corporation Programmable phase shift circuitry
US6166670A (en) * 1998-11-09 2000-12-26 O'shaughnessy; Timothy G. Self calibrating current mirror and digital to analog converter
US6163184A (en) 1998-12-09 2000-12-19 Lucent Technologies, Inc. Phase locked loop (PLL) circuit
DE60045056D1 (de) * 1999-02-03 2010-11-18 Denso Corp Vorrichtung zur Gaskonzentrationsmessung mit Fehlerkompensation des Ausgangssignals
US20020041196A1 (en) 1999-02-12 2002-04-11 Paul Demone Delay locked loop
US6160432A (en) * 1999-04-30 2000-12-12 Conexant Systems, Inc. Source-switched or gate-switched charge pump having cascoded output
TW419900B (en) * 1999-08-03 2001-01-21 Via Tech Inc Low clock penetration charge pump circuit
JP2001068650A (ja) * 1999-08-30 2001-03-16 Hitachi Ltd 半導体集積回路装置
US6198266B1 (en) * 1999-10-13 2001-03-06 National Semiconductor Corporation Low dropout voltage reference
US6316987B1 (en) 1999-10-22 2001-11-13 Velio Communications, Inc. Low-power low-jitter variable delay timing circuit
KR100341622B1 (ko) 1999-12-17 2002-06-22 윤덕용 차동 차지펌프를 이용한 위상동기루프의 필터부
US6278332B1 (en) 2000-02-15 2001-08-21 Agere Systems Guardian Corp. Charge pump for low-voltage, low-jitter phase locked loops
CN1268060C (zh) 2000-06-05 2006-08-02 三菱电机株式会社 时钟同步装置
KR100374631B1 (ko) 2000-06-09 2003-03-04 삼성전자주식회사 전하펌프 회로
JP4449193B2 (ja) 2000-08-01 2010-04-14 ソニー株式会社 遅延回路、電圧制御遅延回路、電圧制御発振回路、遅延調整回路、ｄｌｌ回路及びｐｌｌ回路
JP3499813B2 (ja) * 2000-08-29 2004-02-23 Ｎｅｃマイクロシステム株式会社 電流セル型デジタル・アナログ変換器
FR2813720B1 (fr) 2000-09-05 2002-12-13 Electricite De France Procede et dispositif de commande d'alimentation
JP4407031B2 (ja) 2000-09-21 2010-02-03 ソニー株式会社 位相同期ループ回路および遅延同期ループ回路
JP2002217723A (ja) 2001-01-23 2002-08-02 Mitsubishi Electric Corp 小数点分周方式ｐｌｌ周波数シンセサイザ
WO2002060062A2 (en) 2001-01-26 2002-08-01 True Circuits, Inc. Phase-locked loop with conditioned charge pump output
US6617936B2 (en) 2001-02-20 2003-09-09 Velio Communications, Inc. Phase controlled oscillator
US6744277B1 (en) 2001-05-06 2004-06-01 Altera Corporation Programmable current reference circuit
US6512404B2 (en) 2001-05-25 2003-01-28 Infineon Technologies Ag Low voltage charge pump for use in a phase locked loop
JP4608153B2 (ja) 2001-09-10 2011-01-05 ルネサスエレクトロニクス株式会社 チャージポンプ電流補正回路
NL1021440C2 (nl) * 2001-09-28 2004-07-15 Samsung Electronics Co Ltd Vertragingsvergrendelde lus met meervoudige fasen.
US6636098B1 (en) 2001-12-05 2003-10-21 Rambus Inc. Differential integrator and related circuitry
KR100739998B1 (ko) 2001-12-20 2007-07-16 매그나칩 반도체 유한회사 전압제어발진기의 자동보정장치를 구비한 위상동기루프
FR2834396B1 (fr) * 2002-01-03 2004-02-27 Cit Alcatel Pompe a charge a tres large plage de tension de sortie
US6741110B2 (en) 2002-05-28 2004-05-25 Lsi Logic Corporation Method and/or circuit for generating precision programmable multiple phase angle clocks
FR2841406A1 (fr) 2002-06-25 2003-12-26 St Microelectronics Sa Circuit dephaseur variable,interpolateur de phase l'incorporant, et synthetiseur de frequence numerique incorpoant un tel interpolateur
US7382849B1 (en) 2002-08-24 2008-06-03 Sequoia Communications Charge pump circuit
US6989698B2 (en) * 2002-08-26 2006-01-24 Integrant Technologies Inc. Charge pump circuit for compensating mismatch of output currents
US6664829B1 (en) 2002-09-04 2003-12-16 National Semiconductor Corporation Charge pump using dynamic charge balance compensation circuit and method of operation
US20040066220A1 (en) * 2002-10-03 2004-04-08 Chun-Chieh Chen High-speed high-current programmable charge-pump circuit
US6744292B2 (en) 2002-10-25 2004-06-01 Exar Corporation Loop filter capacitor multiplication in a charge pump circuit
JP2004152092A (ja) * 2002-10-31 2004-05-27 Matsushita Electric Ind Co Ltd 電圧源回路
KR100520299B1 (ko) * 2003-09-09 2005-10-13 삼성전자주식회사 전류 가산형 디지털/아날로그 컨버터 및 전류 가산형디지털/아날로그 변환방법
US7092689B1 (en) 2003-09-11 2006-08-15 Xilinx Inc. Charge pump having sampling point adjustment
US7061307B2 (en) * 2003-09-26 2006-06-13 Teradyne, Inc. Current mirror compensation circuit and method
US6876244B1 (en) 2003-10-16 2005-04-05 Micrel, Incorporated Differential charge pump
EP1692767B1 (en) 2003-12-11 2019-02-27 Conversant Intellectual Property Management Inc. High output impedance charge pump for pll/dll
US6980046B2 (en) * 2004-03-05 2005-12-27 Wionics Research Charge pump circuit using active feedback controlled current sources
KR100538702B1 (ko) * 2004-08-02 2005-12-23 삼성전자주식회사 업/다운 전류 불균형을 제거한 차지 펌핑 방법 및 이를수행하기 위한 차지 펌프
US7750695B2 (en) * 2004-12-13 2010-07-06 Mosaid Technologies Incorporated Phase-locked loop circuitry using charge pumps with current mirror circuitry
JP4835856B2 (ja) * 2005-01-06 2011-12-14 日本電気株式会社 半導体集積回路装置
US7167037B2 (en) 2005-06-07 2007-01-23 Northrop Grumman Corporation Charge pump bias network
US20070018701A1 (en) * 2005-07-20 2007-01-25 M/A-Com, Inc. Charge pump apparatus, system, and method
JP4257377B2 (ja) * 2006-10-27 2009-04-22 株式会社東芝 トリガ信号発生装置
US7564385B2 (en) * 2007-12-18 2009-07-21 Atmel Corporation Current compensation for digital-to-analog converter
JP4960216B2 (ja) * 2007-12-28 2012-06-27 ルネサスエレクトロニクス株式会社 Ｄ／ａ変換回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112087228A (zh) * 2019-06-13 2020-12-15 无锡有容微电子有限公司 一种锁相环电路
CN112087228B (zh) * 2019-06-13 2024-05-03 无锡有容微电子有限公司 一种锁相环电路

Also Published As

Publication number Publication date
KR101346385B1 (ko) 2014-01-02
CA2590557C (en) 2014-07-08
JP4917546B2 (ja) 2012-04-18
US7750695B2 (en) 2010-07-06
CA2590557A1 (en) 2006-06-22
JP2008523737A (ja) 2008-07-03
KR20130019037A (ko) 2013-02-25
CN101931408B (zh) 2013-03-20
US7868808B2 (en) 2011-01-11
WO2006065999A1 (en) 2006-06-22
EP1825595A1 (en) 2007-08-29
CN101116248B (zh) 2011-03-02
KR101313376B1 (ko) 2013-10-01
US20060125535A1 (en) 2006-06-15
US20100141491A1 (en) 2010-06-10
CN101116248A (zh) 2008-01-30
KR20070087045A (ko) 2007-08-27

Similar Documents

Publication Publication Date Title
CN101931408B (zh) 漏电流补偿数模转换器
US5473283A (en) Cascode switched charge pump circuit
US6741110B2 (en) Method and/or circuit for generating precision programmable multiple phase angle clocks
US6107889A (en) Phase locked loop charge pump circuit
US6603339B2 (en) Precision aligned multiple concurrent duty cycles from a programmable duty cycle generator
JP3621631B2 (ja) 可変位相シフトクロック発生器
EP3228007A1 (en) An electronic latch, a method for an electronic latch, a frequency division by two and a 4-phase generator
CN115242243A (zh) 一种延迟锁相环电路及其控制方法
JP2001177399A (ja) チャージ・ポンプ回路
US6747520B1 (en) Limit swing charge pump and method thereof
US6661271B1 (en) Multi-phase edge rate control for SCSI LVD
CN105830342A (zh) 开关模式功率放大器的谐波抑制电路
US7167037B2 (en) Charge pump bias network
Kim Design of CMOS adaptive-supply serial links
US7944257B2 (en) Method and system of optimizing a control system using low voltage and high-speed switching
US7750744B2 (en) Single-ended to differential translator to control current starved delay cell bias
US7064600B1 (en) Limit swing charge pump and method thereof
CN222016532U (zh) 一种电荷泵及锁相环电路
US7315197B1 (en) Limit swing charge pump and method thereof
US6798298B2 (en) Balancing circuit, method of operation thereof and a charge pump employing the same
JPH08125507A (ja) 可変遅延回路
Wei Submicron CMOS building blocks for high speed frequency synthesis and clock recovery applications.
KR20000043819A (ko) 클럭 발생기를 가지는 위상 동기 루프 회로

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent for invention or patent application
CB02 Change of applicant information

Address after: Ontario

Applicant after: Mosaid Technologies Inc.

Address before: Ontario

Applicant before: Mosaid Tech Inc

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: MOSAID TECH INC TO: MOSAID TECHNOLOGIES INC.

C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: CONVERSANT INTELLECTUAL PROPERTY MANAGEMENT INC.

Free format text: FORMER NAME: MOSAID TECHNOLOGIES INC.

CP03 Change of name, title or address

Address after: Ontario, Canada

Patentee after: Examine Vincent Zhi Cai management company

Address before: Ontario

Patentee before: Mosaid Technologies Inc.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130320

Termination date: 20161213