CN101908887B - Da变换装置 - Google Patents

Abstract

本发明涉及DA变换装置，其具备两端被施加基准电压的第1电阻群(R^＊)，第2电阻群(RH^＊)，从第1电阻群内的节点(N^＊)中，将根据输入数字值的第1区域的二进制数字选择的节点所确定的电压输出给第2电阻群的第1开关群(SW^＊)，从第2电阻群内的节点(NH^＊)中，将根据输入数字值的第2区域的二进制数字选择的节点所确定的电压进行输出的2开关群(SWH^＊)，第2电阻群的方块电阻比第1电阻群高，当选择第2电阻群内的各电阻器间的节点中的任一个时，选择第1电阻群内的至少两个节点，当选择第2电阻群内的两端节点中的任一个时，选择第1电阻群内的一个节点。从而能够提高DA变换装置的变换精度、缩小布置面积。

Description

DA变换装置

技术领域

本发明涉及半导体集成电路中的电阻串型DA(数字-模拟)变换装置。

背景技术

高分辨率DA变换装置，在集成电路(以下称为IC)中被广泛地使用。在控制系统中，DA变换装置的输出特性要求是单调的。也就是说，DA变换装置的DNL(微分非线性)要求在±1LSB以下的范围内，而在其他的很多解决方案中，电阻串类型本质上是单调的。另外，在车辆控制或特别的工业用途的控制中，具有DA变换装置的IC的周围温度可达150℃～200℃，即使在这样的极限状态下，电阻串也必须保证线性。另外，在IC设计中，从成本方面考虑，要求DA变换装置的芯片面积要做得比较小。

作为电阻串型DA变换装置，在专利文献1中公开了具备输入数字信号的最高位的位(MSB)用的电阻串和最低位的位(LSB)用的电阻串的DA变换装置。

专利文献1：日本特开2001-244816号公报

然而，通过电阻分压生成输出值时，在以往的技术中，为实现变换精度高的DA变换装置，必须增大芯片上电阻的布置面积。

发明内容

因此，本发明的目的在于，提供一种能够提高变换精度、缩小布置面积的DA变换装置。

为了达到上述目的，有关本发明的DA变换装置，具备：

电阻串电路，其具有多个电阻器被串联连接的第1电阻群、和多个电阻器被串联连接的第2电阻群，在上述第1电阻群的两端施加基准电压，

第1输出单元，其从上述第1电阻群内的电压取出点中，将根据输入数字代码的第1区域的二进制数字选择的电压取出点所确定的第1电压输出给上述第2电阻群，

第2输出单元，其从上述第2电阻群内的电压取出点中，将根据与上述第1区域不同的第2区域的二进制数字选择的电压取出点所确定的第2电压输出给预定的输出点，

上述第2电阻群的方块电阻比上述第1电阻群的方块电阻高，

根据上述第2区域的二进制数字选择了上述第2电阻群内的各电阻器间的电压取出点中的任一个时，根据上述第1区域的二进制数字选择上述第1电阻群内的至少两个电压取出点，

根据上述第2区域的二进制数字选择了上述第2电阻群内的两端的电压取出点中的任一个时，根据上述第1区域的二进制数字选择上述第1电阻群内的一个电压取出点。

另外，为了达到上述目的，有关本发明的DA变换装置，具备：

电阻串电路，其具有多个电阻器被串联连接的第1电阻群和多个电阻器被串联连接的第2电阻群，在上述第1电阻群的两端施加基准电压，

第1选择单元，其从上述第1电阻群内的电压取出点中，选择与输入数字代码的第1区域的二进制数字对应的电压取出点，

第2选择单元，其从上述第2电阻群内的电压取出点中，选择与上述第1区域不同的第2区域的二进制数字所对应的电压取出点，

第1输出单元，其将根据上述第1选择单元选择的电压取出点确定的第1电压输出给上述第2电阻群，

第2输出单元，其将根据上述第2选择单元选择的电压取出点确定的第2电压输出给预定的输出点，

上述第2电阻群的方块电阻比上述第1电阻群的方块电阻高，

根据上述第2区域的二进制数字选择了上述第2电阻群内的各电阻器间的电压取出点中的任意一个时，根据上述第1区域的二进制数字选择上述第1电阻群内的至少两个电压取出点，

根据上述第2区域的二进制数字选择了上述第2电阻群内的两端的电压取出点中的任意一个时，根据上述第1区域的二进制数字选择上述第1电阻群内的一个电压取出点。

发明效果

根据本发明，能够提高DA变换装置的变换精度，缩小布置面积。

附图说明

图1是作为本发明的实施方式的电阻串型DA变换装置100的方框图。

图2是DA变换装置100的电阻串DA电路I2的详细电路图。

图3是表示了输入数字代码D(12:0)的二进制数字与第1及第2开关群的ON/OFF状态关系的表。

图4是对于电阻串匀称的PN开关电路。

图5是具备了输出缓冲器和针对电源噪声变动的RC滤波器的轨到轨DA变换装置的例子。

图中符号说明：

CA-电容器

C-第1控制信号

CH-第2控制信号

D-数字代码

I1-译码器

I2-电阻串DA电路

MN1-NMOS晶体管

MP1-PMOS晶体管

N0～N128-第1电阻群内的节点(电压取出点)

NH0～NH64-第2电阻群内的节点(电压取出点)

OUT-输出电压(输出端子)

RA-电阻

R0～R127-第1电阻群内的电阻器

RH0～RH63-第2电阻群内的电阻器

S1-第1级阵列

S2-第2级阵列

SW0～SW128-第1开关群内的开关

SWH0～SWH64-第2开关群内的开关

VA、VB-端部

VCC-电源电压

VSS-地

X2-缓冲器

具体实施方式

以下，对于本发明的作为DA变换装置的实施方式的高分辨率电阻串型DA变换装置的构成及其功能进行说明。高分辨率电阻串型DA变换装置是以被改善了的INL(积分非线性)和DNL(微分非线性)为特征的电路，形成在IC芯片上。具体的，DA变换装置包含与最高位的位(MSB)对应的第1电阻串，与最低位的位(LSB)对应的第2电阻串，连接第2电阻串和第1电阻串的多个开关，控制多个开关ON/OFF的逻辑电路。

第1电阻串由方块电阻低的电阻器构成，第2电阻串与第1电阻阵列的方块电阻相比，由方块电阻高的电阻器构成。为获得良好的线性，第2电阻串的单位电阻比与第1电阻串的单位电阻比相比，要足够高。还有，第2电阻串在IC上的布置面积比第1电阻串在IC上的布置面积小。

另外，通过使连接第1电阻串和第1电阻串的多个开关中的一个开关为ON，连续地切换MSB的方法，能够更加改进DNL。

还有，在150～200℃的高温下，由于MOS开关的漏电流量增大，往往会使线性严重劣化。为了解决这样的问题，由针对漏电流量以平衡的尺寸比构成的PMOS晶体管和NMOS晶体管形成MOS开关。

下面，对本发明的作为DA变换装置的实施方式的电阻串型DA变换装置的详细进行说明。电阻串型DA变换装置，作为主要的构成具备译码器模块和电阻串模块。译码器模块按照被输入的数字代码，用于生成对于电阻串模块进行控制的控制信号。电阻串模块，具有：串联连接的多个电阻器构成的第1电阻串(第1电阻群)、针对该第1电阻串的第1开关群、串联连接的多个电阻器构成的第2电阻串(第2电阻群)、及针对该第2电阻串的第2开关群。

K(＝N+M)位的DA变换装置的情况下(N为2以上的整数、M为2以上的整数)，第1电阻串发挥具备2N个电阻器的MSB部的功能，第2电阻串，发挥具备2M个电阻器的LSB部的功能。

当第1电阻串内的各电阻器的电阻值的合计设定为50～500Ω时，如果第2电阻串内的各电阻器的电阻值的合计设定为第1电阻串内的各电阻器的电阻值的合计的10～50倍，则可得到良好的线性。

第1电阻串内的各电阻器，例如由扩散电阻或多晶硅电阻那样的低方块电阻构成，第2电阻串内的各电阻器，由不伴有离子注入的多晶硅电阻那样的高方块电阻构成。

通过在第2电阻串中使用与第1电阻串相比方块电阻高的类型的电阻器，能够以与同等精度的以往DA变换装置相比，用更小的布置尺寸来设计该电阻串型DA变换装置。

第1及第2两个电阻串，根据来自译码器模块的信号所控制的开关而被连接。在第1电阻串的各节点上连接了合计(2N+1)个的开关，在第2电阻串的各节点上连接了合计(2M+1)个开关。各节点相当于位于各电阻器端部的电压取出点。译码器模块，根据用于决定第1电阻串中哪个电阻器应该与第2电阻串连接的输入数字代码，对高位侧的N位进行译码。另外，译码器模块，根据用于决定第2电阻串中哪个节点应该与DA变换装置的输出侧连接的输入数字代码，对低位侧的M位进行译码。

除了高位侧的N位(MSB)的二进制数字切换的定时之外，根据输入数字代码的二进制数字，从第1电阻串内的节点中选择两个相邻的节点作为与第2电阻串连接的节点，从第2电阻串内的节点中选择一个节点作为与输出侧连接的节点。

而且，在高位侧的N位(MSB)二进制数字切换的定时中，第2电阻串的连接目的地切换到第1电阻串的一个高位或一个低位的电阻器上。在此切换定时内，不是根据输入数字代码的二进制数字，从第1电阻串内的节点中选择两个相邻的节点作为与第2电阻串连接的节点，而是将第1电阻串内的节点中的一个节点选择为与第2电阻串连接的节点。也就是说，在第1电阻串内的与两个相邻节点连接的两个相邻开关中仅一个开关为ON。例如当输入数字代码的低位侧的M位为0时，在第1电阻串内的与两个相邻节点连接的两个相邻开关中只一个开关为ON。

这样，在高位侧的N位(MSB)二进制数字切换的定时中，按照输入数字代码，通过使两个相邻开关中仅一个开关为ON(通过选择第1电阻串内的节点中的一个节点)，与按照该输入的数字代码，使两个相邻的开关为ON的情况相比(与选择两个相邻的节点的情况相比)，能够使DNL降低50％。

由与第1电阻串连接的多个开关构成的第1开关群，是从第1电阻阵列内的多个电压取出点中，将根据输入的数字代码的第1区域的二进制数字选择的电压取出点所确定的第1电压输出给第2电阻串的两端的第1输出单元。另外，由与第2电阻串连接的多个开关构成的第2开关群，是从第2电阻串内的多个电压取出点中，将根据与第1区域不同的第2区域的二进制数字选择的电压取出点所确定的第2电压输出给预定的输出点的第2输出单元。

第1开关群，当第2区域的二进制数字为0时，将根据第1区域的二进制数字选择的一个电压取出点所确定的电压作为第1电压输出，当第2区域的二进制数字为0以外的值时，将根据第1区域的二进制数字选择的两个电压取出点所确定的电压作为第1电压输出。

第1开关群，从第1电阻串的电压取出点中，选择性地切换第2电阻串两端的连接目的地。第2电阻串两侧的两个端部中的一个端部，按第1电阻串内的电阻器的排列顺序，通过第1开关群内的开关选择性地与第1电阻串内的第奇数个电压取出点连接，另一个端部按第1电阻串内的电阻器的排列顺序，通过第1开关群内的开关选择性地与第1电阻串内的第偶数个电压取出点连接。另外，第2开关群，从第2电阻串的电压取出点中，选择性地切换预定的输出点的连接目的地。

但是，在高温应用中，开关的漏电流会使DA变换装置输出的线性显著地下降。因此，以CMOS开关的各开关的漏电流匹配的方式，通过高平衡地设计该CMOS开关，使其在150～200℃左右的周围温度下，也能够抑制线性的显著下降。

构成CMOS开关的PMOS晶体管和NMOS晶体管的尺寸，按照从电源电压(VCC)到开关输入的漏电流量与从开关输入到地(VSS)的漏电流量相等的方式决定。因此，能够使第1或第2电阻串的阻抗变化的影响最小。其结果通过漏电流量的相抵，降低了由漏电流发生引起的线性的下降，与漏电流量不被相抵的构成相比，INL被改善了5～10倍。

下面，对电阻串型DA变换装置的实施例，参照附图进行说明。

图1是K(＝N+M)位的(N为2以上的整数、M为2以上的整数)的电阻串型DA变换装置100的方框图。为了使说明简单，使K ＝13(位)(MSB:N＝7、LSB:M＝6)。

I1是使输入数字代码D(12:0)译码成第1控制信号C(128:0)和第2控制信号CH(64:0)两个控制信号的译码器。C(128:0)是用于控制与第1电阻串连接的第1开关群的ON/OFF的控制信号，CH(64:0)是用于控制与第2电阻串连接的第2开关群的ON/OFF的控制信号。I2是将从第1基准电压的电源电压VCC到第2基准电压的地电压VSS的电压作为输出电压范围使用的电阻串DA电路。OUT是输入给轨到轨(rail torail)运算放大器的输出电压(或作为与轨到轨运算放大器的输入连接的输出点的输出端子)。

译码器I1，按照输入数字代码D(12:0)生成对于电阻串DA电路进行控制的控制信号。电阻串DA电路I2，具有：由多个电阻器构成的第1电阻串、针对该第1电阻串的第1开关群、由多个电阻器构成的第2电阻串、以及针对该第2电阻串的第2开关群。

图2是电阻串DA电路I2的详细电路图。电阻串DA电路I2，分离成两个阵列。与图1相同，为了说明的简单化，设N＝7及M＝6。

第1级的阵列S1，作为第1电阻群具备串联连接的128个电阻器R0～R127，作为第1开关群具备一端与各电阻器的节点N^＊连接的129个开关SW0～SW128。这些电阻器形成DA变换装置100的MSB。

第2级的阵列S2，作为第2电阻群具备串联连接的64个电阻器RH0～RH63，作为第2开关群具备一端与各电阻器的节点NH^＊连接的65个开关SWH0～SWH64。

具有分离构造的电阻串类型的DA变换装置的目的在于，阵列S2不成为阵列S1的负载。为了达到这样的目的，要求阵列S2的单位电阻应该比阵列S1的单位电阻大得多。

相对于第1电阻群内的各电阻器的总电阻值为50～500Ω，第2电阻群内的各电阻器的总电阻值与第1电阻群内的各电阻器的总电阻值相比，为10～50倍。因此，能够保证良好的线性。

另外，通过使用方块电阻不同的类型的电阻器，布置面积被充分缩小。如果对第1电阻群的电阻器使用方块电阻低(10～30Ω/□(ohm/square))的扩散电阻或多晶硅电阻，对第2电阻群的电阻器使用无掺杂的方块电阻高(300～2000Ω/□)的多晶硅方块电阻，则与第1电阻群和第2电阻群使用相同方块电阻的情况相比，能够缩小电阻群全体所占的布置面积。

开关SW0～SW128，将根据输入数字代码D(12:0)的高位侧的位区域内的N位(MSB)从第1电阻群内的129个节点N0～N128中选择的节点连接至阵列S2的两端部的VA及VB。第奇数个节点N^＊，被选择性地连接到第2电阻群内的电阻器RH63的电源电压侧的端部VA上。第0及第偶数个节点N^＊，被选择性地连接到第2电阻群内的电阻器RH0的地电压侧的端部VB上。

开关SWH0～SWH64，将根据与输入数字代码D(12:0)的高位侧的位区域邻接且根据比高位侧的位低的低位侧的位区域内的M位(LSB)，从第2电阻群内的65个节点NH0～NH64中选择的节点所决定的电压转送给OUTPUT。

图1所示的译码器I1发挥第1选择单元的功能：即从第1电阻群内的节点N0～N128中选择与输入的数字代码D(12:0)的高位侧的位区域的二进制数字对应的节点，同时还发挥第2选择单元的功能：即从第2电阻群内的节点NH0～NH64中选择与输入的数字代码D(12:0)的低位侧的位区域的二进制数字对应的节点。

译码器I1，根据被输入的数字代码D(12:0)的高位侧的位区域的二进制数字控制第1开关群的切换动作，按照被输入的数字代码D(12:0)的低位侧的位区域的二进制数字来控制第2开关群的切换动作。

第1开关群的切换动作由译码器I1控制，由此，第2电阻群的两侧的端部中的一个端部连接至第1电阻群内的一个节点上，第2电阻群的两侧的端部中的另一个端部，连接至隔着一个电阻器与该一个节点邻接的一个节点上。另外，第2开关群的切换动作由译码器I1控制，输出端子OUT与第2电阻群内的一个节点连接。

图3是表示了输入数字代码D(12:0)的二进制数字和第1及第2开关群的ON/OFF状态关系的表。

当输入数字代码D(12:0)为000H时(即D(12:6)＝00H及D(5:0)＝00H时)，由于129个开关中只SW0为ON，由此节点N0被连接至端部VB(端部VA与第1电阻群内的任一节点都不连接)。另一方面，当输入数字代码D(12:0)为000H时，由于65个开关中只SWH0为ON，由此与端部VB连接的节点NH0被连接至输出端子OUT。

当输入数字代码D(12:0)变为从001H到03FH的值时(即D(5:0)的二进制数字中包含1时)，由于SW0为ON，节点N0被连接至端部VB的同时，由于SW1为ON，节点N1被连接至端部VA(SW2～SW128全部为OFF)。另一方面，当输入数字代码D(12:0)变为从001H到03FH的值时，随着低位侧的位区域的D(5:0)的值的增加，SWH1～SWH63按升序一个一个变为ON。由于SWH1～SWH63中的任一个为ON，节点NH1～NH63的任一个被连接至输出端子OUT。

当输入数字代码D(12:0)为040H时(即D(12:6)＝01H及D(5:0)＝00H时)，由于129个开关中只SW1为ON，节点N1被连接至端部VA(端部VB与第1电阻群内的任一节点都不连接)。另一方面，当输入数字代码D(12:0)为040H时，由于65个开关中只SWH64为ON，与端部VA连接的节点NH64被连接至输出端子OUT。

当输入数字代码D(12:0)变为从041H到07FH的值时(即D(5:0)的二进制数字中包含1时)，由于SW1为ON，节点N1被连接至端部VA，同时由于SW2为ON，由此节点N2被连接至端部VB(SW0、SW3～SW128全部为OFF)。另一方面，当输入数字代码D(12:0)变为从041H到07FH的值时，随着低位侧的位区域的D(5:0)的值的增加，SWH63～SWH1按降序一个一个变为ON。由于SWH63～SWH1中的任一个为ON，由此节点NH63～NH1中的任一个被连接至输出端子OUT。

当输入数字代码D(12:0)为080H时(即D(12:6)＝02H及D(5:0)＝00H时)，由于129个开关中只SW2为ON，由此节点N2被连接至端部VB(端部VA与第1电阻群内的任一节点都不连接)。另一方面，当输入数字代码D(12:0)为080H时，由于65个开关中只SWH0为ON，与端部VB连接的节点NH0被连接至输出端子OUT。

对图3以后的流程，与上述说明相同，省略其说明。

这样，在高位侧的N位(MSB)的二进制数字切换的定时中，不使第1开关群内的相邻两个开关为ON，只使一个开关为ON。因此，能够使MSB变化时的DNL降低50％。

也就是说，当根据低位侧的位区域的二进制数字选择第2电阻群内的各电阻器间的节点NH1～NH63中的任一个时，根据高位侧的位区域的二进制数字，选择第1电阻群内的两个节点；另一方面，当根据低位侧的位区域的二进制数字选择第2电阻群内的两端的节点NH0、NH64中的任一个时，根据高位侧的位区域的二进制数字选择第1电阻群内的一个节点。

例如，当输入数字代码D(12:0)为040H时，不使SW1和SW2的两个开关为ON，只使SW1为ON，使SW2为OFF。此时，假如使SW1和SW2同时为ON，通过SW2、NH0、NH64、SW1的路径，电流流向第2电阻群。因此，即使SWH64为ON，由于电流流向第2电阻群引起的电压降低的影响，也不能使节点N1的电压正确地传递给输出端子OUT。然而，由于只使SW1为ON、SW2为OFF，所以不发生电流流向第2电阻群而引起的电压降低，所以通过SWH64的ON，能够使节点N1的电压正确地传递给输出端子OUT。

同样，当输入数字代码D(12:0)为080H时，不使SW2和SW3两个开关为ON，只使SW2为ON，使SW3为OFF。此时，假如SW2和SW3同时为ON，通过SW3、NH64、NH0、SW2的路径，电流流向第2电阻群。因此，即使SWH0为ON，由于电流流向第2电阻群引起的电压降低的影响，不能使节点N2的电压正确地传递给输出端子OUT。然而，由于只有SW2为ON、SW3为OFF，所以不发生电流流向第2电阻群引起的电压降低，所以通过SWH0的ON，能够使节点N2的电压正确地传递给输出端子OUT。

因此，在上述的实施例中，由于DNL或INL的改善，提高了DA变换精度，并且第2电阻群与第1电阻群相比，方块电阻高，由此能够缩小布置面积。

还有，有关本发明的DA变换装置，并不限定为轨到轨(rail to rail)的用途。相对于电源电压可任意地设定输出电压范围。另外，也能够使用不依靠电源电压的基准电压。

图4是SW0～SW128及SWH0～SWH64中被使用的开关电路。使用PMOS晶体管MP1和NMOS晶体管MN1构成的CMOS开关。当然，在通常的应用中(例如只在常温下被使用的应用、非轨到轨的应用等)，对于开关的电阻部分，即使是只PMOS晶体管的开关构成或只NMOS晶体管的开关构成，也能够充分应对。

在高温的应用中使用时，通过CMOS开关的使用，能够进行平衡漏电流的补偿。在车载用途或特定的工业用途时，存在DA变换装置的周围温度达到150～200℃高温的情况。在这样的情况下，由于发生相当量的基板漏电流，在上述第1及第2电阻群等的阵列电阻上流过漏电流，DA变换的线性被劣化。也就是说，由于漏电流的发生，由阵列电阻生成的各电压值变动，DA变换装置的输出值的误差变大。

因此，对于PMOS晶体管和NMOS晶体管使用漏电流得到补偿那样尺寸或比例的PMOS晶体管和NMOS晶体管。PMOS晶体管MP1的漏电流从基板(VCC)流向漏极(开关输入端子SWI)，NMOS晶体管MN1的漏电流从漏极(开关输入端子SWI)流向基板(VSS)。根据PMOS晶体管和NMOS晶体管的合适的比值，可以使流入电阻串的漏电流量最小化。

图5是附加有抑制了电源噪声的缓冲器的轨到轨DA变换装置的实施例。电阻RA被插入电源电压VCC和电阻R0～R127的第1电阻群之间。电阻RA使电源电压VCC降压到电源电压VIN，电源电压VIN为电阻串DA电路I2的电源。即使使电源电压VIN降压到电源电压VCC的一半，由于轨到轨缓冲器X2的增益A设定为2，所以图5所示的DA变换装置的轨到轨(rail to rail)特性也被维持。通过在电阻RA和电阻串DA电路I2的电源输入部之间追加电容器CA，形成RC滤波器。通过RC滤波器，能够抑制电源电压VCC的变动。

以上，对本发明的优选实施例进行了说明，本发明并不限定为上述的实施例，在不脱离本发明的范围内可以对上述实施例追加各种变形及置换。

例如，在第1电阻群和第2电阻群之间具备放大器，该放大器用于对第1电阻群生成的电压进行放大，并将放大后的电压输出给第2电阻群。

另外，由于不使第1开关群内的相邻的两个开关为ON，只使一个开关为ON，作为高位侧的N位(MSB)的二进制数字切换的定时，在上述的实施例中，例示了“D(5:0)＝00H”的情况。然而，根据D(12:0)的二进制数字和第1及第2开关群的ON/OFF状态之间的对应关系(图3)，也可以通过使第1及第2的开关群的ON/OFF状态偏移至一列的上侧，在“D(5:0)＝FFH时”只使一个开关为ON。

Claims (5)

1.一种DA变换装置，具备：

译码器模块，其按照输入数字代码，生成对于电阻串进行控制的控制信号；

电阻串电路，当所述DA变换装置为K=M+N位时，所述电阻串电路具有2M个电阻器被串联连接的第1电阻群和2N个电阻器被串联连接的第2电阻群，在所述第1电阻群的两端施加基准电压，其中M为2以上的整数，N为2以上的整数，

第1输出单元，其从所述第1电阻群内的电压取出点中，将根据输入数字代码的第1区域的二进制数字选择的电压取出点所确定的第1电压输出给所述第2电阻群，

第2输出单元，其从所述第2电阻群内的电压取出点中，将根据与所述第1区域不同的第2区域的二进制数字选择的电压取出点所确定的第2电压输出给预定的输出点，

该DA变换装置特征在于，

所述第2电阻群的方块电阻值比所述第1电阻群的方块电阻值高，

根据所述第2区域的二进制数字选择了所述第2电阻群内的各电阻器间的电压取出点中的任一个时，根据所述第1区域的二进制数字选择所述第1电阻群内的至少两个电压取出点，

根据所述第2区域的二进制数字选择了所述第2电阻群内的两端的电压取出点中的任一个时，根据所述第1区域的二进制数字仅选择所述第1电阻群内的一个电压取出点，

根据由基板和漏极之间的漏电流相互相等、并且所述漏电流的流向相反的NMOS晶体管和PMOS晶体管构成的开关的切换，来选择电压取出点，

所述PMOS晶体管的所述漏电流从所述基板流向所述漏极，并且所述NMOS晶体管的所述漏电流从所述漏极流向所述基板。

2.根据权利要求1所述的DA变换装置，其特征在于，

根据在所述第2区域的二进制数字中包含1来选择所述第2电阻群内的各电阻器间的电压取出点中的任一个时，根据所述第1区域的二进制数字选择所述第1电阻群内的至少两个电压取出点，

根据在所述第2区域的二进制数字中不包含1来选择所述第2电阻群内的两端的电压取出点中的任一个时，根据所述第1区域的二进制数字选择所述第1电阻群内的一个电压取出点。

3.根据权利要求1或2所述的DA变换装置，其特征在于，

根据所述第2区域的二进制数字选择所述第2电阻群内的各电阻器间的电压取出点中的任一个时，根据所述第1区域的二进制数字、按所述第1电阻群内的电阻器的排列顺序，选择所述第1电阻群内的第奇数个电压取出点和第偶数个电压取出点。

4.根据权利要求1或2所述的DA变换装置，其特征在于，

所述第1电压，作为被施加在所述第2电阻群的两端的电压进行输出。

5.一种DA变换装置，具备：

电阻串电路，当所述DA变换装置为K=M+N位时，所述电阻串电路具有2N个电阻器被串联连接的第1电阻群和2M个电阻器被串联连接的第2电阻群，在所述第1电阻群的两端施加基准电压，其中，M为2以上的整数，N为2以上的整数，

第1选择单元，其从所述第1电阻群内的电压取出点中，选择与输入数字代码的第1区域的二进制数字对应的电压取出点，

第2选择单元，其从所述第2电阻群内的电压取出点中，选择与所述第1区域不同的第2区域的二进制数字所对应的电压取出点，

第1输出单元，其将根据所述第1选择单元选择的电压取出点确定的第1电压输出给所述第2电阻群，

第2输出单元，其将根据所述第2选择单元选择的电压取出点确定的第2电压输出给预定的输出点，

该DA变换装置特征在于，

所述第2电阻群的方块电阻值比所述第1电阻群的方块电阻值高，

根据所述第2区域的二进制数字选择了所述第2电阻群内的各电阻器间的电压取出点中的任意一个时，根据所述第1区域的二进制数字选择所述第1电阻群内的至少两个电压取出点，

根据所述第2区域的二进制数字选择了所述第2电阻群内的两端的电压取出点中的任意一个时，根据所述第1区域的二进制数字仅选择所述第1电阻群内的一个电压取出点，

按照被输入的数字代码生成对于所述第1电阻串和所述第2电阻串进行控制的控制信号的译码器选择所述电压取出点。

Images