CN101904023A

CN101904023A - 半导体发光器件及其制造方法

Info

Publication number: CN101904023A
Application number: CN2008801220247A
Authority: CN
Inventors: 丁焕熙
Original assignee: LG Innotek Co Ltd
Current assignee: LG Innotek Co Ltd
Priority date: 2007-12-20
Filing date: 2008-12-17
Publication date: 2010-12-01
Anticipated expiration: 2028-12-17
Also published as: EP2232594A4; WO2009082121A2; US8772815B2; CN101904023B; KR101491139B1; EP2232594A2; KR20090066413A; US20100187558A1; WO2009082121A3; EP2232594B1

Abstract

提供了一种半导体发光器件及其制造方法。该半导体发光器件包括：发光结构，该发光结构包括第一导电半导体层、位于第一导电半导体层上的有源层，以及位于有源层上的第二导电半导体层；氮化物半导体层，该氮化物半导体层位于第二导电半导体层的外周上；以及欧姆层，该欧姆层位于第二导电半导体层上。

Description

半导体发光器件及其制造方法

技术领域

本公开涉及一种半导体发光器件及其制造方法。

背景技术

Ⅲ-Ⅴ族氮化物半导体已经广泛地应用于：诸如蓝光和绿光发光二极管(LED)的光学器件、诸如MOSFET(金属半导体场效应晶体管)和HEMT(异质结场效应晶体管)的高速开关器件、以及发光器件或者显示器件的光源。具体地，利用Ⅲ族氮化物半导体的发光器件具有对应于从可见光线至紫外线范围的直接跃迁型带隙，并且能够进行高效发光。

氮化物半导体主要用于LED(发光二极管)或者LD(激光二极管)，并且已经不断地进行研究以改善氮化物半导体的制造工艺或者光效率。

发明内容

技术问题

实施例提供了一种在发光结构的周围包括氮化物半导体层的半导体发光器件及其制造方法。

实施例还提供了一种在发光结构的外周上包括有源层的半导体发光器件及其制造方法。

技术方案

一个实施例提供了一种半导体发光器件，包括：发光结构，该发光结构包括第一导电半导体层、位于第一导电半导体层上的有源层，以及位于有源层上的第二导电半导体层；氮化物半导体层，该氮化物半导体层位于第二导电半导体层的外周上；以及欧姆层，该欧姆层位于第二导电半导体层上。

另一实施例提供了一种半导体发光器件，包括：第一导电半导体层；有源层，该有源层位于第一导电半导体层的顶面和侧面上；第二导电半导体层，该第二导电半导体层位于有源层的顶面和侧面上；氮化物半导体层，该氮化物半导体层位于第二导电半导体层外周上；以及欧姆层，该欧姆层位于第二导电半导体层和氮化物半导体层上。

又一实施例提供了一种制造半导体发光器件的方法，包括：在衬底上形成第一导电半导体层；在第一导电半导体层上依次形成有源层和第二导电半导体层；在第二导电半导体层的外周中形成氮化物半导体层；在第二导电半导体层和氮化物半导体层上形成欧姆层；在欧姆层上形成导电支持构件；以及，移除衬底。

有利效果

实施例能够增强半导体发光器件的发光效率。

实施例能够改善半导体发光器件的制造工艺。

通过形成在发光结构的外周周围的氮化物半导体层，实施例能够将发光结构与金属材料分离。

附图说明

图1是根据第一实施例的半导体发光器件的侧视截面图。

图2至8是示出根据第一实施例的半导体发光器件的制造方法的截面图。

图9至12是示出根据第二实施例的半导体发光器件的制造方法的截面图。

具体实施方式

在下文中，将参考附图来描述根据所述实施例的半导体发光器件及其制造方法。

应该理解，在该实施例的描述中，当提到某层(或膜)、区域、图案、或结构在另一衬底、另一层(或膜)、另一区域、另一焊垫或另一图案“上(上方/之上/上面)”或“下(下方/之下/下面)”时，其可以直接位于另一衬底、层(或膜)、区域、焊垫或图案上，或者也可以存在插入层。

图1是根据第一实施例的半导体发光器件的侧视截面图。在第一实施例的描述中，将参考相关的图来描述每层的“上”或“下”标准。每层的厚度仅是示例性的，并不受限于图中示出的厚度。

参考图1，半导体发光器件100包括第一导电半导体层110、有源层120、第二导电半导体层130、氮化物半导体层140、欧姆层150以及导电支持构件160。

第一导电半导体层110掺杂有第一导电掺杂剂。第一导电半导体层110可以由Ⅲ-Ⅴ族化合物半导体，例如GaN、InN、AlN、InGaN、AlGaN、InAlGaN和AlInN中的一种形成。当第一导电半导体层110是N型半导体层时，第一导电掺杂剂为N型掺杂剂，诸如Si、Ge、Sn、Se或Te。

在第一导电半导体层110的下面形成第一电极109。第一电极109可以形成为预定图案，但本发明不限于此。而且，可以在第一导电半导体层110的下面形成具有预定形状的粗糙面(roughness)112。该粗糙面112可以包括棱锥形图案或凹-凸图案。

第一导电半导体层110能以预定厚度形成为多面体形状，诸如六面体、多边形棱柱形状、圆柱体形状或任意形状。此外，第一导电半导体层110的侧面可以相对于水平线形成直角形状，或可以相对于水平线倾斜。

有源层120形成在第一导电半导体层110上。有源层120沿第一导电半导体层110的顶面和侧面形成。有源层120可以具有单量子阱结构或多量子阱结构。通过利用Ⅲ-Ⅴ族化合物半导体，有源层120可以由InGaN阱层/GaN阻挡层或者AlGaN阱层/GaN阻挡层来形成。

有源层120由具有与发射光的光波长相符的带隙能量的材料形成。例如，在发出具有从460nm至470nm的波长范围的蓝光的情况下，有源层120可以以InGaN阱层/GaN阻挡层的周期而形成为单量子阱结构或多量子阱结构。有源层120可以包括发出诸如蓝波长光、红波长光和绿波长光的有色光的材料。在有源层120的上面/或下面可以形成导电包覆层。该导电包覆层包括AlGaN基层。此外，在有源层120的上面和/或下面可以叠置有另一半导体层，但本发明不限于此。

在有源层120上形成至少一个第二导电半导体层130。第二导电半导体层130沿有源层120的顶面和侧面形成。第二导电半导体层130可以用掺杂有第二导电掺杂剂的半导体层来形成。第二导电半导体层130可以由Ⅲ-Ⅴ族化合物半导体，例如GaN、InN、AlN、InGaN、AlGaN、InAlGaN和AlInN中的一种形成。当第二导电半导体层130为P型半导体层时，第二导电掺杂剂可以包括P型掺杂剂，诸如Mg、Zn、Ca、Sr或Ba。

另外，可以在第二导电半导体层130上形成N型半导体层(未示出)或P型半导体层(未示出)。第一导电半导体层110、有源层120和第二导电半导体层130可以定义为发光结构。该发光结构可以形成为N-P结结构、P-N结结构、N-P-N结结构，或者P-N-P结结构。

有源层120沿第一导电半导体层110的顶面和侧面布置并且第二导电半导体层130沿有源层120的顶面和侧面布置。因此，可以增强半导体发光器件100的发光效率。

氮化物半导体层140沿第二导电半导体层130的外周形成。氮化物半导体层140可以形成在第二导电半导体层130的侧面的一部分中，或者可以形成在第二导电半导体层130的整个侧面中，或者可以从第二导电半导体层130的侧面向其顶面的一部分延伸。

氮化物半导体层140可以掺杂有第一导电掺杂剂或第二导电掺杂剂，并且可以由Ⅲ-Ⅴ族化合物半导体，例如GaN、InN、AlN、InGaN、AlGaN、InAlGaN和AlInN中的一种形成。而且，氮化物半导体层140可以不掺杂导电掺杂剂。

氮化物半导体层140形成在发光结构110、120和130的外周，并保护发光结构110、120和130的外周。

欧姆层150可以形成在第二导电半导体层130上，或者可以形成在第二导电半导体层130和氮化物半导体层140上。

欧姆层150与第二导电半导体层130和氮化物半导体层140发生殴姆接触，并且用作导电支持构件160的金属晶种(metal seed)。

欧姆层150可以由氧化铟锡(ITO)、Pt、Ni、Au、Rh、Pd、Ag、Al、和Ir中的至少一种或它们的选择性混合物来形成。欧姆层150可以沉积为单层或多层。欧姆层150可以由具有欧姆特性、反射特性和金属晶种特性的材料形成，但不限于此。

导电支持构件160可以通过利用导电材料而选择性形成在欧姆层150上，该导电材料例如是铜、金或载体晶片(例如，Si、Ge、GaAs、ZnO、SiC等)。而且，导电支持构件160可以使用镀铜或晶片接合技术而形成，但本发明不限于此。导电支持构件160的顶面可以通过平整化工艺而变平。

根据第一实施例，通过将第一导电半导体层110形成为多面体形状或棱柱形状，能够增加有源层120的表面积。因此，能够增强半导体发光器件100的发光效率。

此外，有源层120和第二导电半导体层130的端部可以在第一导电半导体层110的向下方向上露出。

此外，氮化物半导体层140沿第二导电半导体层130的外周形成，并且保护发光结构110、120和130的外周。例如，氮化物半导体层140在发光结构110、120和130与欧姆层150或导电支持构件160之间隔出了外侧间隙。发光结构110、120和130与欧姆层150或导电支持构件160之间的该外侧间隙防止了发光结构110、120和130的外侧与金属部件接触。

参考图2，第一掩模图案103形成在衬底101上的芯片边界区域中。该芯片边界区域可以是芯片的外部区域，或是发光结构之间的区域。

衬底101可以从由蓝宝石衬底(Al₂O₃)、GaN、SiC、ZnO、Si、GaP、InP和GaAs组成的组中选择。该芯片边界区可以定义为芯片之间的区域或发光结构之间的区域。

第一掩模图案103沿芯片边界区域形成。第一掩模图案103可以但不限于由SiO₂、SiO_x、SiN_x2、SiN_x或SiO_xN_y形成。第一掩模图案103形成为预定厚度(例如，

)。

可以在衬底101上形成缓冲层(未示出)和/或未掺杂的半导体层(未示出)。缓冲层(未示出)可以由Ⅲ-Ⅴ族化合物半导体，例如GaN、InN、AlN、InGaN、AlGaN、InAlGaN或AlInN形成。可以将掺杂剂掺杂到缓冲层(未示出)中。未掺杂的半导体层(未示出)可以用未掺杂的GaN基层实现。在这种情况下，第一掩模图案103可以在形成缓冲层(未示出)和/或未掺杂半导体层(未示出)之前或之后形成。该种结构是可以改变的。

在衬底101上的第一掩模图案103之间形成第一导电半导体层110。可以在第一掩模图案103之间形成用于发光结构的区域。

第一导电半导体层110可以掺杂有第一导电掺杂剂，并且可以由Ⅲ-Ⅴ族化合物半导体，例如GaN、InN、AlN、InGaN、AlGaN、InAlGaN和AlInN中的一种形成。当第一导电半导体层110是N型半导体层时，第一导电掺杂剂为N型掺杂剂，诸如Si、Ge、Sn、Se或者Te。

可以在第一掩模图案103之间以预定形状形成第一导电半导体层110，该预定形状例如是像六面体这样的多面体形状、圆柱体形状、多边形棱柱形状、或者任意形状，但本发明不限于此。可以以4.0μm至7.0μm的厚度范围来形成第一导电半导体层110。

第一导电半导体层110的外周可以倾斜或者垂直于衬底的顶面。

在第一导电半导体层110上形成有源层120。有源层120沿第一导电半导体层110的顶面和侧面形成。有源层120可以具有单量子阱结构或多量子阱结构。通过使用Ⅲ-Ⅴ族化合物半导体，有源层120可以由InGaN阱层/GaN阻挡层或者AlGaN阱层/GaN阻挡层形成，但不限于此。

在有源层120上形成有第二导电半导体层130。第二导电半导体层130沿有源层120的顶面和侧面形成。第二导电半导体层130可以用掺杂有第二导电掺杂剂的半导体层形成。第二导电半导体层130可以由Ⅲ-Ⅴ族化合物半导体，例如GaN、InN、AlN、InGaN、AlGaN、InAlGaN或AlInN中的一种形成。当第二导电半导体层130为P型半导体层时，第二导电掺杂剂可以包括P型掺杂剂，诸如Mg、Zn、Ca、Sr或者Ba。

第一导电半导体层110、有源层120和第二导电半导体层130的端部可以形成在第一掩模图案103上。

另外，可以在第二导电半导体层130上形成N型半导体层(未示出)或者P型半导体层(未示出)。可以将第一导电半导体层110、有源层120和第二导电半导体层130定义为发光结构。该发光结构可以形成为N-P结结构、P-N结结构、N-P-N结结构和P-N-P结结构中的一种。

由于发光结构110、120和130具有顶面和外周，所以能够增大发光面积。

在形成第二导电半导体层130之后，通过蚀刻工艺(例如，湿法蚀刻工艺)移除第一掩模图案103。可以在分离衬底101的工艺中移除第一掩模图案103，并且可以改变第一掩模图案103的移除顺序。

参考图2和3，在移除第一掩模图案103之后，在第二导电半导体层130上的内部区域中形成第二掩模图案135。该第二掩模图案135可以形成在第二导电半导体层130的上方内侧或者形成在除芯片边界区域之外的区域中。

第二掩模图案135可以由SiO₂、SiO_x、SiN_x2、SiN_x或SiO_xN_y形成，但不限于此。

在没有形成第二掩模图案135的区域中形成氮化物半导体层140。氮化物半导体层140形成在衬底101上，并且可以形成为直到第二导电半导体层130的侧面及其顶面的一部分处。氮化物半导体层140可以形成在衬底101上的第二导电半导体层130的侧面的一部分中。

此外，氮化物半导体层140的底部可以形成在第一掩模图案区域104中。

氮化物半导体层140可以形成为其厚度等于或大于发光结构110、120和130的厚度，例如为2μm至8μm。而且，氮化物半导体层140可以以相对于发光结构110、120和130的厚度的±2～8μm的范围来形成。

氮化物半导体层140可以掺杂有第一导电掺杂剂或者第二导电掺杂剂，并且可以由Ⅲ-Ⅴ族化合物半导体，例如GaN、InN、AlN、InGaN、AlGaN、InAlGaN和AlInN中的一种形成。而且，氮化物半导体层140可以由未掺杂导电掺杂剂的半导体形成。

氮化物半导体层140形成在发光结构110、120和130的外周中，从而保护发光结构110、120和130的外周。

由于氮化物半导体层140形成在发光结构110、120和130之间的边界区域中，所以不必执行形成并移除隔离钝化层的工艺。

在氮化物半导体层140形成之后，通过湿法蚀刻工艺和/或者干法蚀刻工艺移除第二掩模图案135。

参考图3和4，在移除第二掩模图案135之后，在第二导电半导体层130和氮化物半导体层140上形成欧姆层150。

欧姆层150可以由氧化铟锡(ITO)、Pt、Ni、Au、Rh、Pd、Ag、Al和Ir中的至少一种或它们的选择性混合物形成。欧姆层150可以沉积为单层或多层。欧姆层150可以由具有欧姆特性、反射特性和金属晶种特性的材料形成，但不限于此。

参考图4和5，可以在欧姆层150上选择性地形成导电支持构件160。导电支持构件160可以由预定厚度(例如，30μm至150μm)的导电材料，例如铜、金或载体晶片(例如，Si、Ge、GaAs、ZnO、SiC等)形成。通过平整化工艺可以使导电支持构件160的顶面变平。可以通过切割或者抛光工艺来执行该平整化工艺。

参考图5和6，通过物理方法和/或化学方法来移除衬底101。该物理方法可以通过激光剥离(LLO)方法来分离衬底101，并且该化学方法可以通过将湿法蚀刻剂注入到缓冲层(未示出)中来分离缓冲层和衬底101。

当移除衬底101时，第一导电半导体层110和氮化物半导体层140的底部露出。此时，对第一导电半导体层110和氮化物半导体层140执行表面预处理工艺。表面预处理厚度可以移除比图2的第一掩模图案103大的厚度。

可以通过使用BOE、HF、HCl或者KOH溶液的湿法蚀刻工艺和/或诸如ICP和RIE的干法蚀刻工艺来执行该表面预处理工艺。此时，第一导电半导体层110的底部被蚀刻，以形成粗糙面112。而且，也可以在氮化物半导体层140上形成粗糙面(末示出)。粗糙面112的尺寸和形状可以根据蚀刻程度而不同，并且可以不形成粗糙面112。

参考图7和8，在第一导电半导体层110的底面上以预定图案形成第一电极109。即，在从第一导电半导体层110的底面上移除衬底之后，布置第一导电半导体层110使得该第一导电半导体层110的底面转为向上。可以在第一导电半导体层110上形成第一电极109。

在形成第一电极109之后，通过使用激光划线器沿芯片尺寸将包括导电支持构件160和氮化物半导体层140的芯片边界区域分离。在这种情况下，在芯片的侧面上可以不执行分离干法蚀刻。而且，可以根据需要执行该干法蚀刻。

发光结构110、120和130包括第一导电半导体层110、有源层120和第二导电半导体层130，并且被布置在由氮化物半导体层140和欧姆层150限定的内部区域中。

此外，可以通过将第一导电半导体层110形成为多面体形状或棱柱形状来增大有源层120的表面积。因此，能够增强半导体发光器件100的发光效率。

此外，氮化物半导体层140沿第二导电半导体层130的外周形成，并且保护发光结构110、120和130的外周。

图9至12是示出根据第二实施例的半导体发光器件的制造方法的截面图。在第一和第二实施例中，相同的附图标记表示相同的元件，并且将省略重复的描述。

参考图9，在衬底101上依次形成缓冲层105、未掺杂半导体层106和第一导电半导体层110。缓冲层105、未掺杂半导体层106和第一导电半导体层110可以形成为1μm至5μm的厚度。

缓冲层105可以由Ⅲ-Ⅴ族化合物半导体，例如GaN、InN、AlN、InGaN、AlGaN、InAlGaN和AlInN中的一种形成，并且可以掺杂有掺杂剂。未掺杂半导体层106可以用未掺杂GaN基层来实现。

参考图9和10，对衬底101上的芯片边界区域108执行干法蚀刻工艺(例如，ICP)。在该情况下，衬底101的顶面在芯片边界区域108中露出。此时，可以蚀刻缓冲层105、未掺杂半导体层106和第一导电半导体层110的侧面，以使其倾斜或者垂直于衬底101的顶面。

在第一导电半导体层110和衬底101上再生长1A导电半导体层110A。1A导电半导体层110A掺杂有第一导电掺杂剂，并且可以由Ⅲ-Ⅴ族化合物半导体形成。1A导电半导体层110A可以用N型半导体层实现。

该1A导电半导体层110A形成为从衬底101的顶面到第一导电半导体层110的顶面。该1A导电半导体层110A可以形成为沿芯片边界区域和第一导电半导体层110具有高度差。

参考图10和11，在1A导电半导体层110A上形成有源层121和第二导电半导体层131。有源层121和第二导电半导体层131沿1A导电半导体层110A的弯曲表面形成。即，有源层121和第二导电半导体层131可以沿1A导电半导体层110A的内侧上表面、侧面和外侧顶面形成。

在第二导电半导体层131上形成第二掩模图案(未示出，图3中的135)，并且在芯片边界区域的第二导电半导体层131上形成氮化物半导体层140。移除第二掩模图案(未示出)。

在第二导电半导体层131和氮化物半导体层140上形成欧姆层150和导电支持构件160。

参考图11和12，可以通过物理方法和/或化学方法来移除衬底101。在移除衬底后所得到的结构的表面上执行预处理。通过该预处理移除缓冲层(图9中的105)和未掺杂半导体层(图9中的106)，并且使第一导电半导体层110的底面和所述1A导电半导体层110A的外侧底面露出。

在第一导电半导体层110的底面上形成粗糙面112，并且形成第一电极109。即，在从第一导电半导体层110的底面上移除衬底之后，布置第一导电半导体层110使得第一导电半导体层110的底面转为向上。可以在第一导电半导体层110上形成第一电极109。从而，制造了以芯片尺寸进行分离的半导体发光器件100B。该发光结构包括第一导电半导体层110、1A导电半导体层110A、有源层121和第二导电半导体层131，并且使半导体发光结构的外周延伸到氮化物半导体层140的底部。

在根据第二实施例的半导体发光器件100B中，1A导电半导体层110A形成在第一导电半导体层110上，并且该1A导电半导体层110A以阶梯形状向外延伸。因此，由于该1A导电半导体层110A、有源层120和第二导电半导体层130以阶梯形状向外延伸，所以能够增强发光效率。

此外，由于氮化物半导体层形成在芯片周围，所以不必形成钝化层，诸如分隔绝缘层。而且，由于氮化物半导体层形成在该发光结构的外面，所以能够在不减小发光面积的情况下简化制造工艺。

虽然已经参考本发明的多个示例性实施例对实施例进行了描述，但应该理解，在本公开原理的精神和范围内，本领域的技术人员能够进行许多其它变化和实施例。更具体地，在公开、附图和附属权利要求的范围内，可以对主题组合布置的组合部件和/或布置进行各种变化和修改。对于本领域的技术人员而言，除了对组合部件和/或布置的变化和修改之外，替代用途是显而易见的。

工业适用性

实施例能够提供一种半导体发光器件。

实施例能够增加半导体发光器件的发光面积。

实施例能够改进半导体发光器件的制造工艺。

Claims

1.一种半导体发光器件，包括：

发光结构，所述发光结构包括第一导电半导体层、位于所述第一导电半导体层上的有源层，以及位于所述有源层上的第二导电半导体层；

氮化物半导体层，所述氮化物半导体层位于所述第二导电半导体层的外周上；以及

欧姆层，所述欧姆层位于所述第二导电半导体层上。

2.根据权利要求1所述的半导体发光器件，包括位于所述欧姆层上的导电支持构件。

3.根据权利要求2所述的半导体发光器件，其中，所述欧姆层在所述氮化物半导体层上延伸。

4.根据权利要求1所述的半导体发光器件，其中，所述第一导电半导体层具有4μm或更大的厚度，并且，所述有源层和所述第二导电半导体层形成在所述第一导电半导体层上并且围绕所述第一导电半导体层的外周。

5.根据权利要求1所述的半导体发光器件，其中，所述第一导电半导体层具有多面体形状、棱柱形状和任意形状中的一种并具有预定厚度。

6.根据权利要求1所述的半导体发光器件，其中，所述发光结构的上侧和下侧形成为不同的尺寸。

7.根据权利要求1所述的半导体发光器件，包括位于所述第一导电半导体层下方的粗糙面和第一电极。

8.根据权利要求1所述的半导体发光器件，其中，所述有源层和所述第二导电半导体层的外端部在所述第一导电半导体层的向下方向上露出。

9.根据权利要求1所述的半导体发光器件，包括位于所述第一导电半导体层和所述有源层之间的1A导电半导体层。

10.一种半导体发光器件，包括：

第一导电半导体层；

有源层，所述有源层位于所述第一导电半导体层的顶面和侧面上；

第二导电半导体层，所述第二导电半导体层位于所述有源层的顶面和侧面上；

欧姆层，所述欧姆层位于所述第二导电半导体层和所述氮化物半导体层上。

11.根据权利要求10所述的半导体发光器件，包括位于所述欧姆层上的导电支持构件，其中，所述欧姆层包括氧化铟锡(ITO)、Pt、Ni、Au、Rh、Pd、Ag、Al和Ir中的至少一种或它们的混合物。

12.根据权利要求10所述的半导体发光器件，其中，所述第一导电半导体层形成为4μm至7μm的厚度，并且所述氮化物半导体层形成为2μm至8μm的厚度。

13.根据权利要求10所述的半导体发光器件，包括位于所述第一导电半导体层上的1A导电半导体层，其中，所述1A导电半导体层、所述有源层和所述第二导电半导体层从所述第一导电半导体层的顶面以阶梯形状向外延伸。

14.一种制造半导体发光器件的方法，所述方法包括：

在衬底上形成第一导电半导体层；

在所述第一导电半导体层上依次形成有源层和第二导电半导体层；

在所述第二导电半导体层的外周中形成氮化物半导体层；

在所述第二导电半导体层和所述氮化物半导体层上形成欧姆层；

在所述欧姆层上形成导电支持构件；以及

移除所述衬底。

15.根据权利要求14所述的方法，包括：

在所述第一导电半导体层和所述有源层之间形成1A导电半导体层。

16.根据权利要求14所述的方法，包括：

对所述第一导电半导体层和所述氮化物半导体层执行表面处理，以形成粗糙面；以及

在所述第一导电半导体层下方形成第一电极。