CN101872815B

CN101872815B - 发光二极管元件以及其制造方法

Info

Publication number: CN101872815B
Application number: CN2009101321456A
Authority: CN
Inventors: 刘柏均; 赵主立; 郭义德
Original assignee: Industrial Technology Research Institute ITRI
Current assignee: Industrial Technology Research Institute ITRI
Priority date: 2009-04-21
Filing date: 2009-04-21
Publication date: 2012-07-04
Anticipated expiration: 2029-04-21
Also published as: CN101872815A

Abstract

本发明公开了一种发光二极管的结构、元件以及其制造方法。此发光二极管结构为在基板上形成图案化外延层与发光结构等，而以图案化外延层作为弱化结构，使在后续的工艺中，可以在降温过程中自动地断裂。其中弱化结构为多个柱状结构物。

Description

发光二极管元件以及其制造方法

技术领域

本发明涉及一种发光二极管的结构、元件及其制造方法，且特别是涉及一种利用弱化结构使其与基板分离的发光二极管的结构、元件及其制造方法。

背景技术

发光二极管(light emitting diode，LED)在应用上有水平式与垂直式等结构。传统水平式LED元件因为他的电极配置在同侧，故电流在平台(mesa)部会有电流拥塞(current crowding)的现象，这将导致散热不良，从而限制了LED能够承载的驱动电流大小。目前高功率LED则是采用垂直式结构。

如图1A所示，通过外延基板100成长LED元件102以及镜面/粘着层104后，利用晶片键合(wafer bonding)的方式，将LED元件102，透过粘着层转移到导电的承载基板(carrier)108。之后如图1B所示，将外延基板100移除。接着，如图1C所示，在LED元件102表面与其对侧的承载基板108表面上分别形成金属电极110，而成为垂直式结构。如图1C所示，因为垂直电极配置，故电流I的散布优选；其次，承载基板108一般是选用如硅、铜、铝、铜/钨等的导电性好且散热佳的材料，故可以增加元件的操作效率。

但是，目前分离外延基板的方式有如美国专利US6,071,795所揭示的激光剥离法(laser lift-off，LLO)，在外延基板侧利用KrF激光照射基板与氮化镓层之间的界面，使元件界面吸收足够的能量后，与外延基板分离。或者，也可以利用研磨的方式直接将外延基板磨除，或者利用湿蚀刻搭配研磨的方式，将基板磨薄一点，之后再以蚀刻液将剩余基板溶掉。但是在利用LLO方法的场合，因为激光能量的控制不易，容易在元件表面造成损伤。对于一些如砷化镓等的较易碎的基板，则无法适用研磨的方式来处理，而对于一些如蓝宝石、氮化镓、氮化铝等的材料较硬的基板，则需要花很长的时间来进行研磨。另外，先研磨再以湿蚀刻移除的方式，只适用于砷化镓或硅基板，但常用的氮化镓、氮化铝或蓝宝石基板则有适用困难的问题。

发明内容

本发明提出一种LED结构、元件及其制造方法，可以让LED元件自外延基板分离。

根据本发明实施范例，其提供一种发光二极管结构。此发光二极管结构至少包括基板、图案化外延层与发光结构。其中，发光结构透过图案化外延层形成于基板上，且图案化外延层包含多个柱状结构，可在降温过程中断裂。

此外，根据本发明实施范例，其提供一种发光二极管元件的制造方法，至少包括以下步骤。首先，提供基板。在基板上形成图案化外延层，此图案化外延层具有特定高度且由多个柱状结构所构成。另外，掩模层形成于图案化外延层的表面上，使该掩模层至少覆盖于图案化外延层的侧壁。氮化物外延层形成于图案化外延层上。发光结构层形成于氮化物外延层上，以完成第一结构。接着，提供导电性承载基板，并进行键合程序，将上述结构转移到导电性承载基板上。接着，以降温程序，进行弱化工艺，使图案化外延层断裂，以形成发光二极管结构，包括不规则的多个柱状结构，且该掩模层覆盖其表面。

本发明的实施范例还提出一种发光二极管元件，包括导电承载基板、发光结构、多个柱状结构、介电层、第一电极与第二电极。发光结构位于导电承载基板上。柱状弱化结构位于发光结构上。介电层覆盖在柱状结构的表面。第一电极位于柱状结构上，而第二电极位于导电承载基板上。

综上所述，通过弱化结构，使其于工艺的降温过程中，能因材料膨胀系数的差异，让LED元件自然地从外延基板上分离，而不必利用如激光剥离等额外的工艺步骤。此外，LED元件具有特定厚度的外延层，而能让LED元件自外延基板自然地分离，而不至于使LED元件破裂。

为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举优选实施例，并配合附图，作详细说明如下。

附图说明

图1A至1C为已知发光二极管结构及其制造图。

图2A至2M为依据本发明实施范例所绘示的LED元件的制造示意图。

附图标记说明

100：外延基板

102：LED元件

104：镜面/粘着层

108：承载基板(carrier)

110：金属电极

200：基板

202：外延层

202a：图案化外延层

204：第一掩模层

204a：残留的第一掩模层

206：第二掩模层

206a：掩模球层

210：第三掩模层

210a：第四掩模层

212：氮化物外延层

220：半导体堆叠层

222：N型掺杂氮化镓层

224：量子阱/多重量子阱

226：P型掺杂氮化镓层

230、240：第一、第二键合层

250：导电承载基板

260：断裂介面

265：断裂介面表面

270：P型电极

280：N型电极

290：导电反射层

具体实施方式

图2A至2M为依据本发明实施范例所绘示的LED元件的制造示意图。图示中，各层之间并未依据实际比例绘制，其仅代表各层间的相对位置关系。此外，实施范例所提及各层的材料等，仅为方便说明理解的用，此技术领域中具普通技术人员，可以做适度的变更或修改。

如图2A所示，首先在基板200上依序形成外延层202、第一掩模层204与第二掩模层206；其中外延层202之后要用来形成本实施范例的弱化结构。上述基板200的材料例如是单晶蓝宝石、氮化镓、硅、碳化硅、砷化镓、磷化镓、氧化锌或氧化镁等，以下将以蓝宝石基板作实施范例。

另外，在本实施范例中，外延层202是使用氮化镓，此材料仅为说明之用，非用以限制本发明实施范围；在使用不同发光二极管结构时，可以改变为适当的材料。为了方便，下文均称为氮化镓层202。另外，上述氮化镓层202的厚度例如是0.5-3nm。

此外，上述第一掩模层204例如是使用二氧化硅为材料，其厚度例如是200nm。第二掩模层206例如是使用镍为材料，而其厚度约为50-300nm。第一掩模层204与第二掩模层206在后续工艺中，可使用作为蚀刻掩模。第一掩模层204与第二掩模层206所使用的材料则可以依据使用蚀刻配方等做合适的调整。

接着，如图2B所示，将上述组件进行高温工艺。此高温工艺例如是温度约650-950℃的回火工艺。通过此高温工艺，第一掩模层204上的第二掩模层206会因为表面张力的因素，形成掩模球层206a，可包含多个掩模球。在本实施例中，此掩模球层206a例如是具有纳米等级的镍纳米掩模球层；各掩模球的直径例如在50-350nm之间，间距例如在100-350nm之间。各掩模球的可排列成随机图案或规则图案。

接着，如图2B、2C所示，以前述的掩模球层206a为掩模，利用蚀刻方法，对第一掩模层204与氮化镓层202进行蚀刻，直到底下的基板200暴露出为止，由此形成图案化的外延层202a。由于该掩模球层206a具有纳米等级，通过控制垂直方向的蚀刻速率大于侧向蚀刻速率，因此可形成具有纳米等级的氮化镓柱层，其后以氮化镓柱层202a统称之。参考图2D，接着将残留的掩模球206a及第一掩模层204a移除，移除的方法可以利用任何型式的半导体蚀刻工艺来进行。

上述氮化镓柱层202a在后续的工艺中将作为一个弱化结构，以利后续弱化工艺的进行；各柱宽度例如是50-350nm之间，间距则例如在100-350nm之间，高度为0.5-3μm。排列可以呈现规则状，也可以是不规则分布，其由第二掩模层的蚀刻后图案决定。

接着，如图2E所示，在氮化镓柱层202a的表面上，顺应性(conformal)地沉积第三掩模层210，主要可作为后续工艺中的保护层之用。此第三掩模层210的材料例如是二氧化硅(SiO₂)，厚度例如是50-200nm。

参考图2F，选择性地蚀刻氮化镓柱层202a顶部的第三掩模层210，使氮化镓柱层202a暴露出部分的顶部表面204a以形成第四掩模层210a。蚀刻方式可以选择合适的半导体工艺，使得在蚀刻进行时，仅移除顶部附近的第三掩模层210。

接着，如图2G、2H所示，利用金属有机化学气相沉积法(MOCVD)，以侧向外延的方式，在氮化镓柱层202a暴露出的表面上成长一层氮化物外延层212。此氮化物外延层212例如是N型掺杂的氮化镓外延层。

另外，为了兼顾晶格不匹配、后续的LED元件与基板之间以及后续因为降温而造成外延元件破裂的应力因素，上述氮化物外延层212具有特定的厚度范围，例如0.5-3μm，方能达到成长时使晶格不匹配的影响降到最低，且不致造成破裂。

接着，如图2I所示，在氮化物外延层212的表面形成半导体堆叠层220，其为一种堆叠式构造，例如是由第一掺杂层、发光层与第二掺杂层所形成。在本实施范例中，此半导体堆叠层220例如是由N型掺杂氮化镓层222、量子阱(quantum well，QW)或多重量子阱(multiple quantum well，MQW)224与P型掺杂氮化镓层226所构成。

之后，在半导体堆叠层220上方形成导电反射层290与第一键合层230，以形成发光二极管结构，其如图2I左侧图所示。同样地参考图2I，另外准备导电承载基板250，该导电承载基板250例如是由硅构成。导电承载基板250的表面也形成第二键合层240。

接着，进行晶片键合步骤，将上述两结构物透过该第一键合层230与该第二键合层240彼此键合在一起。通过此键合步骤，使半导体堆叠层220与蓝宝石基板200转移到导电承载基板250上，形成如图2J所示的结构A，其包括发光结构A1、氮化镓柱层202a以及基板200。前述的第一键合层230与第二键合层240的材料例如是锡金合金(AuSn)、金，其除了用以进行晶片键合外，其反射层与导电材料可选择银与镍、铂、铝等合金材料。因此不限于单一层材料，也可视实际需求形成多层，此乃本领域一般技术人员可运用其既有的知识予以完成，上述仅为一种实施例的说明，并不用以限定本发明。

此外，在上述的制造程序中，因为形成半导体堆叠层220的外延过程与晶片键合过程分属不同的机台，所以在机台移转过程中，会经历第一次降温过程。如前所述，氮化镓层212的厚度能够抵抗因蓝宝石基板200与氮化镓层212及半导体堆叠层220等的热膨胀系数差异，所以可以避免降温时的温度差会导致应力分布不均而造成的破裂问题。

接着参考图2K，在完成上述晶片键合后，将图2J所示的结构A进行第二次降温过程，亦即本发明的弱化工艺。此降温过程例如是将上述键合后的结构A逐渐降温到环境温度，即约室温。同样地，因基板200与承载基板210的热膨胀系数的不同，所以当环境由进行晶片键合的温度(以接面为金/锡为例，温度大约在350-450℃)开始于60分钟内降至28℃，材料间的应力会造成发光结构A1在结构A中最弱的界面间；亦即氮化镓柱层202a之间的部分260自然断裂，以形成不规则的多个柱状结构，且其侧壁有第四掩模层210a的覆盖。

此外，该界面260的断裂面并不一定是齐面地断裂，如图2L的断裂界面表面265仅为一种断裂界面的态样，不用以限定本发明。此外，该断裂界面表面265形成于发光结构A1的表面，因此可通过破坏出光时的全反射角以提高光取出效率。因此，本发明在不需要额外工艺的情况下，便可以达到将使发光二极管从基板200分离以及达到增加发光效率的效果。

最后，在元件表面的适当位置形成N型电极280以及于硅基板250表面形成P型电极270，如图2M所示，以形成发光二极管元件B。例如，电极可配置在导电承载基板250与氮化镓柱层202a的断裂表面的适当位置上。

本实施范例的发光二极管元件是以氮化镓材料为范例来加以解说，但是也可以替换成其他合适的发光材料以及外延基板。例如，可以使用砷化镓基板来成长铝镓铟磷化物(AlGaInP)，或者是使用硅基板来成长氮化镓。因此，在应用上并不局限在氮化镓材料或蓝宝石基板。

综上所述，通过弱化结构，使其于工艺的降温过程中，能因材料膨胀系数的差异，让发光结构自然地从外延基板上分离，而不必利用如激光剥离等额外的工艺步骤。此外，发光结构具有特定厚度的外延层，因此能抵抗因基板与及半导体堆叠层等的热膨胀系数差异在降温时会导致应力分布不均而造成的破裂问题。

虽然本发明已以优选实施例披露如上，然而其并非用以限定本发明，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视所附的权利要求界定者为准。

Claims

1.一种发光二极管元件的制造方法，包括：

提供基板；

形成图案化外延层于该基板上，且该图案化外延层由多个柱状结构所构成；

形成掩模层于该图案化外延层的表面，其中该掩模层至少覆盖该图案化外延层的侧壁；

形成氮化物外延层于该图案化外延层上；

形成发光结构层于该氮化物外延层上，以完成第一结构；

提供导电承载基板，并进行键合程序，将该第一结构转移到该导电承载基板上；以及

以降温程序，进行弱化工艺，使该图案化外延层断裂，

其中形成该图案化外延层还包括：

形成外延层于该基板上；

形成第一掩模层于该外延层上；

形成第二掩模层于该第一掩模层上；

进行高温工艺，使该第二掩模层形成掩模球层，其中该掩模球层包含多个掩模球；以及

以该掩模球层为掩模，去除部分该第一掩模与该外延层，以形成该图案化外延层。

2.如权利要求1所述的发光二极管元件的制造方法，其中该掩模球层中的各掩模球的直径为50-350nm，且间距为100-350nm。

3.如权利要求1所述的发光二极管元件的制造方法，其中各该柱状结构物具有特定高度，其中该特定高度为0.5至3μm，宽度为50-350nm，且各多个柱状结构物的间距为100-350nm。

4.如权利要求1所述的发光二极管元件的制造方法，其中形成该掩模层还包括：

顺应性地形成第三掩模层于该图案化外延层上；以及

去除该图案化外延层顶部的部分该第三掩模层。

5.如权利要求1所述的发光二极管元件的制造方法，该氮化物外延层的厚度为0.5-3μm。

6.如权利要求1所述的发光二极管元件的制造方法，其中形成该发光结构还包括依序形成第一掺杂层、发光层与第二掺杂层，其中该第一与该第二掺杂层的导电型不同，其中该发光层为量子阱层或多重量子阱层。

7.如权利要求1所述的发光二极管元件的制造方法，还包括：

形成第一键合层于该发光结构层上；

形成第二键合层于该导电承载基板上；以及

通过该第一与该第二键合层，完成该键合程序。

8.如权利要求1所述的发光二极管元件的制造方法，还包括形成第一与第二电极，分别于该导电承载基板与断裂的该柱状结构的表面，其中该第一电极与该第二电极的导电型不同。

9.如权利要求1所述的发光二极管元件的制造方法，其中该导电承载基板，与该图案化外延层或该发光结构的热膨胀系数不同。

10.一种发光二极管元件，包括

导电承载基板；

发光结构，位于该导电承载基板上；

多个柱状结构，位于该发光结构上；

介电层，覆盖该柱状结构的侧壁；

第一电极，位于该柱状结构上；以及

第二电极，位于该导电承载基板上。

11.如权利要求10所述的发光二极管元件，其中该发光结构依序还包括第一掺杂层、发光层与第二掺杂层，其中该第一与该第二掺杂层的导电型不同，其中该发光层为量子阱层或多重量子阱层。

12.如权利要求10所述的发光二极管元件，还包括键合层，配置在该发光结构与该导电承载基板之间。

13.如权利要求10所述的发光二极管元件，其中该导电承载基板，与该图案化外延层或该发光结构的热膨胀系数不同。

14.如权利要求10所述的发光二极管元件，其中该第一电极与该第二电极的导电型不同。