CN101866874B - 一种利用层转移技术制备绝缘体上锗硅材料的方法 - Google Patents
一种利用层转移技术制备绝缘体上锗硅材料的方法 Download PDFInfo
- Publication number
- CN101866874B CN101866874B CN 201010189312 CN201010189312A CN101866874B CN 101866874 B CN101866874 B CN 101866874B CN 201010189312 CN201010189312 CN 201010189312 CN 201010189312 A CN201010189312 A CN 201010189312A CN 101866874 B CN101866874 B CN 101866874B
- Authority
- CN
- China
- Prior art keywords
- epi
- layer
- sio
- thickness
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000463 material Substances 0.000 title claims abstract description 96
- 238000000034 method Methods 0.000 title claims abstract description 57
- 229910000577 Silicon-germanium Inorganic materials 0.000 title claims abstract description 34
- 238000005516 engineering process Methods 0.000 title abstract description 9
- 239000012212 insulator Substances 0.000 title abstract description 8
- 238000012546 transfer Methods 0.000 title abstract description 6
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 title description 2
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 27
- 239000010703 silicon Substances 0.000 claims abstract description 27
- 229910004298 SiO 2 Inorganic materials 0.000 claims abstract description 25
- 238000000407 epitaxy Methods 0.000 claims abstract description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 25
- 238000005229 chemical vapour deposition Methods 0.000 claims description 15
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims description 8
- 239000000126 substance Substances 0.000 claims description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 5
- 239000002210 silicon-based material Substances 0.000 claims description 5
- 238000005260 corrosion Methods 0.000 claims description 4
- 230000007797 corrosion Effects 0.000 claims description 4
- 238000000227 grinding Methods 0.000 claims description 4
- 238000002360 preparation method Methods 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000002513 implantation Methods 0.000 claims 3
- 239000012141 concentrate Substances 0.000 claims 2
- 230000002068 genetic effect Effects 0.000 claims 1
- 238000000137 annealing Methods 0.000 abstract description 4
- 239000010408 film Substances 0.000 description 11
- 238000005530 etching Methods 0.000 description 8
- 239000000243 solution Substances 0.000 description 6
- 239000010409 thin film Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000002301 combined effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
本发明涉及一种利用层转移技术制备绝缘体上锗硅(SGOI)材料的方法。首先在体硅上外延Siepi/Si1-xGex结构的多层材料，其中0＜x＜1，Siepi为外延材料的上表面。控制外延的Si1-xGex薄膜的厚度，使其小于临界厚度，以保证这层薄膜是完全应变的。然后使用层转移的方法将Siepi/Si1-xGex转移到一个SiO2/Si结构的支撑材料上，形成Si1-xGex/Siepi/SiO2/Si结构的多层材料。通过退火，使得材料中的Si1-xGex发生弛豫，弛豫过程中产生的位错主要分布在Siepi中，使得Si1-xGex保持了较高的晶格质量，然后通过外延的方法在Si1-xGex上继续外延一层Si薄膜，该薄膜将保持应变，最终得到Si/Si1-xGex/Siepi/SiO2/Si的SGOI材料。
Description
技术领域
本发明涉及一种制备绝缘体上锗硅(SGOI)的方法，更确切地说涉及一种利用层转移技术制备绝缘体上锗硅材料的方法。属于微电子与固体电子学技术领域。
背景技术
制备更小尺寸、更高性能的器件一直是半导体工业发展的目标和方向，随着半导体技术的发展，单纯依靠硅材料已经无法制备出足够高速，低功耗的晶体管。从90nm工艺开始，应变硅(sSi)技术和绝缘体上硅(SOI)技术成为推动摩尔定律的两大利器。现在结合了应变硅和SOI技术的绝缘体上应变硅技术受到相关的科技人员的日益重视，被誉为是下一代CMOS工艺的优选衬底材料之一。
绝缘体上应变硅材料一般分成两种，一种是应变硅材料直接结合到硅衬底的绝缘层上，形成sSi/SiO2/Si的三明治结构(sSOI)；另一种是应变硅和绝缘层之间还有一层SiGe层，形成sSi/SiGe/SiO2/Si的四层结构(SGOI)。由于sSOI中的张应力的存在有利于提高电子迁移率，然而对空穴迁移率的提升作用并不明显；而SGOI作为一种双沟道材料，由于应变硅层中的张应力和SiGe层中的压应力的共同作用，材料中的电子和空穴迁移率同时得到提高。
对于制备SGOI材料，存在一类公知的方法，所述的方法可以参考Taraschi等人于2004年发表在Solid-State Electronics的第48卷第8期1297-1305页的文章，题目为“Strained Si，SiGe，and Ge on-insulator：reviewof waferbonding fabrication techniques”。在该篇文章中介绍了使用层转移制备SGOI材料的方法。在他们的方法中，首先外延弛豫SiGe材料，然后将弛豫的SiGe材料转移到SiO2/Si结构的支撑衬底上。为了外延弛豫SiGe材料，需要先体硅上外延几个微米的渐变缓冲层，材料外延往往需要几个甚至十几个小时的时间。
本发明拟提供一种制备SGOI材料的方法。首先制备应变的SiGe材料，在该材料表面会有一层薄的无应变硅薄膜，在应变材料同其表面的硅薄膜一起转移到SiO2/Si结构的支撑衬底上后，通过退火工艺使其弛豫。在弛豫过程中，由于硅薄膜的存在，弛豫过程中形成的位错主要分布在硅薄膜中，锗硅材料在弛豫过程中保持了较高的晶体质量。
发明内容
本发明的目的在于提供一种制备SGOI材料的方法。包括如下步骤：首先在体硅衬底上使用化学气相沉积的方法依次外延Si1-xGex、Siepi两种不同的薄膜，其中0＜x＜1。依据外延材料中x值的不同，选择外延的Si1-xGex薄膜的厚度，使其小于临界厚度，同时保证Siepi的厚度小于Si1-xGex的厚度。(现在研究和实验已经发现，在Si衬底上外延SiGe薄膜的时候，存在一个临界厚度，当外延的SiGe薄膜厚度小于该临界厚度的时候，SiGe材料是完全应变的，该临界厚度随SiGe材料中Ge的组分的增加而降低。临界厚度的与Ge组分x的关系如下hc≈0.0234/(1+0.04x)2×ln(hc/4))。外延完成后得到Siepi/Si1-xGex/Sisub结构的多层材料(其中，Siepi为外延材料的上表面，Sisub为衬底硅材料)。接着将该材料同另一片表面已经制备出SiO2的Si衬底材料键合，得到Sisub/Si1-xGex/Siepi/SiO2/Si结构的多层材料。通过研磨和选择性腐蚀的方法，去掉Sisub，得到Si1-xGex/Siepi/SiO2/Si结构的材料。最后在700～1100℃温度下进行退火，一方面增加键合强度，另一方面使得Si1-xGex材料发生弛豫，由于Siepi的存在，Si1-xGex弛豫时位错主要集中在Siepi层中，Si1-xGex保持较高的晶格质量。然后继续采用化学气相沉积的方法，在Si1-xGex上面外延一层Si层，该层将具有张应力，这样就形成了SGOI材料。相对于传统方法需要外延几微米甚至十几微米的缓冲层，使用本发明制备SGOI只需要外延0.1-0.5微米左右的薄膜，可以大大节省外延时间，降低成本。
在另一个优选实施例中，首先外延制备出Siepi/Si1-xGex/Sisub结构的多层材料，将一定剂量的H+或者He+离子注入到Sisub中接近Si1-xGex处，然后同另一片表面已经制备出SiO2的Si衬底材料键合，形成Sisub/Si1-xGex/Siepi/SiO2/Si结构的多层材料。将该材料在400～600℃温度下退火，使得材料在H+或者He+离子注入射程附近发生层分离，得到Sisub/Si1-xGex/Siepi/SiO2/Si结构的材料，此时Sisub已经非常薄。选择合适的化学溶液，采用选择性腐蚀的方法，腐蚀掉剩余的Sisub，使腐蚀停止在Si1-xGex材料上，即得到Si1-xGex/Siepi/SiO2/Si材料。在700～1100℃温度下进行退火，在增加键合强度的同时使得Si1-xGex材料发生弛豫，由于Siepi的存在，Si1-xGex弛豫时位错主要集中在Siepi层中，Si1-xGex保持较高的晶格质量。然后继续采用化学气相沉积的方法，在Si1-xGex外面外延一层Si层，该层将具有张应力，这样就形成了SGOI材料。
附图说明
图1为本发明涉及的体硅衬底上外延Si1-xGex、Siepi截面示意图，1为体硅衬底，2为Si1-xGex层，3为Siepi层。
图2为本发明涉及的外延材料同支撑衬底材料进行键合后的截面示意图。4为SiO2层，5为支撑硅衬底层。
图3为本发明涉及的进行研磨后的材料截面示意图。
图4为本发明涉及的进行了选择性腐蚀后的材料截面示意图。
图5为本发明涉及的SGOI材料截面示意图。6为具有张应力的应变硅层。
图6为本发明涉及的H+或者He+以5×1016cm-2～1×1017cm-2的剂量注入到外延薄膜后的材料截面示意图。7为注入或者He+聚集区。
图7为本发明涉及的一定剂量H+或者He+注入后的外延材料同支撑衬底材料进行键合后的截面示意图。
具体实施方式
下列实施例将有助于理解本发明，但并不限制本发明的内容。
实施例1
1、在体硅衬底上使用化学气相沉积的方法依次外延Si1-xGex、Siepi两种不同的薄膜，其中0＜x＜1，优选的x值大于0.2≤x＜1。依据外延材料中x值的不同，选择外延的Si1-xGex薄膜的厚度，使其小于临界厚度，同时保证Siepi厚度小于Si1-xGex厚度(见附图1)。
2、取一片硅衬底材料，通过热氧化，或者等离子体增强化学气相沉积(PECVD)，或者其他方法在硅衬底表面制备出SiO2，SiO2厚度一般在200nm～1um。
3、将步骤1制备的材料同步骤2制备的材料键合(见附图2)。
4、通过研磨的方法，将步骤3得到的材料去掉与Si1-xGex相邻的大部分体硅Si(见附图3)。
5、包括TMAH(四甲基氢氧化氨)或KOH化学溶液在内的高Si∶SiGe刻蚀比的化学溶液作为选择性腐蚀溶液，刻蚀掉步骤4剩余的Si层，刻蚀作用停止在Si1-xGex层上(见附图4)。
6、将步骤5得到的材料在700～1100℃温度下进行退火，一方面增加键合强度，另一方面使得Si1-xGex材料发生弛豫，由于Siepi的存在，Si1-xGex弛豫时位错主要集中在Siepi层中，Si1-xGex保持较高的晶格质量。
7、继续采用化学气相沉积的方法，在Si1-xGex外面外延一层Si薄层，该层厚度要小于其临界厚度，保证其是完全应变的，这样新外延的Si层将具有张应力，这样就形成了SGOI材料(见附图5)。
实施例2
1、在体硅衬底上使用化学气相沉积的方法依次外延Si1-xGex、Siepi两种不同的薄膜，其中0＜x＜1，优选的x值大于0.2。依据外延材料中x值的不同，选择外延的Si1-xGex薄膜的厚度，使其小于临界厚度，同时保证Siepi厚度小于Si1-xGex厚度(见附图1)。
2、将H+或He+以5×1016cm-2～1×1017cm-2的剂量，选择合适的能量，从步骤1制备的材料的上表面注入到外延材料的硅衬底层中靠近Si1-xGex薄膜的地方(见附图6)，优先推荐的剂量为6×1016cm-2，优先推荐的注入离子为H+。
3、取一片新的硅衬底材料，通过热氧化，或者等离子体增强化学气相沉积(PECVD)，或者其他方法在硅衬底表面制备出SiO2，SiO2厚度一般在200nm～1um。
4、将步骤2制备的材料同步骤3制备的材料键合(见附图7)。
5、将步骤4得到的材料在400～600℃温度下退火，使得材料在H+或者He+离子注入射程附近发生层分离(见附图3)。
6、使用TMAH或KOH在内的化学溶液作为选择性腐蚀溶液，刻蚀掉步骤4剩余的Si层，刻蚀作用停止在Si1-xGex层上(见附图4)。
7、将步骤5得到的材料在700～1100℃温度下进行退火，一方面增加键合强度，另一方面使得Si1-xGex材料发生弛豫，由于Siepi的存在，Si1-xGex弛豫时位错主要集中在Siepi层中，Si1-xGex保持较高的晶格质量。
8、继续采用化学气相沉积的方法，在Si1-xGex外面外延一层Si薄层，该层厚度要小于其临界厚度，保证其是完全应变的，这样新外延的Si层将具有张应力，这样就形成了SGOI材料(见附图5)。
Claims (8)
1.一种制备SGOI的方法，其特征在于采用下述两种方法中的任一种：
方法A
①首先在体硅衬底上使用化学气相沉积的方法依次外延Si1-xGex、Siepi两种不同的薄膜，其中0＜x＜1；依据外延材料中x值的不同，选择外延的Si1-xGex薄膜的厚度，使其小于临界厚度，同时Siepi的厚度小于Si1-xGex层的厚度，外延完成后得到Siepi/Si1-xGex/Sisub结构的多层材料，其中，Siepi为外延材料的上表面，Sisub为衬底硅材料；
②将步骤1制备的多层材料同另一片表面已经制备出SiO2的Si衬底材料键合，得到Sisub/Si1-xGex/Siepi/SiO2/Si结构的多层材料；
③通过研磨加选择性腐蚀的方法，去掉Sisub，得到Si1-xGex/Siepi/SiO2/Si结构的材料；
④在700～1100℃温度下进行退火，在增加键合强度的同时使得Si1-xGex材料发生弛豫；
⑤最后继续采用化学气相沉积的方法，在Si1-xGex外面外延一层Si层，该层将具有张应力，形成SGOI材料；
方法B
①首先在体硅衬底上使用化学气相沉积的方法依次外延Si1-xGex、Siepi两种不同的薄膜，其中0＜x＜1；依据外延材料中x值的不同，选择外延的Si1-xGex薄膜的厚度，使其小于临界厚度，同时Siepi的厚度小于Si1-xGex层的厚度，外延完成后得到Siepi/Si1-xGex/Sisub结构的多层材料，其中，Siepi为外延材料的上表面，Sisub为衬底硅材料；
②将一定剂量的H+或者He+离子注入到Sisub中接近Si1-xGex处；
③然后同另一片表面已经制备出SiO2的Si衬底材料键合，形成Sisub/Si1-xGex/Siepi/SiO2/Si结构的多层材料；
④将步骤3所制得的材料在400～600℃温度下退火，使得材料在H+或者He+离子注入射程附近发生层分离，得到Sisub/Si1-xGex/Siepi/SiO2/Si结构的材料；
⑤选择合适的化学溶液，采用选择性腐蚀的方法，腐蚀掉剩余的Sisub，使腐蚀停止在Si1-xGex材料上，即得到Si1-xGex/Siepi/SiO2/Si材料；
⑥接着在700～1100℃温度下进行退火，增加键合强度的同时使得Si1-xGex材料发生弛豫，；
⑦最后继续采用化学气相沉积的方法，在Si1-xGex外面外延一层Si层，该层将具有张应力，形成SGOI材料；
方法B中所述的H+或He+离子注入的一定剂量为5×1016cm-2～1×1017cm-2；
方法A和方法B中所述选择性腐蚀使用的是包括TMAH或KOH在内的化学溶液；
方法A和方法B中所述的临界厚度随SiGe材料中Ge的组分的增加而减小，临界厚度与Ge组分x的关系是hc≈0.0234/(1+0.04x)2×ln(hc/4)。
2.按权利要求1所述的方法，其特征在于方法A和方法B的步骤1中0.2≤x＜1。
3.按权利要求1所述的方法，其特征在于方法A步骤④中Si1-xGex弛豫时位错集中在Siepi层中。
4.按权利要求1所述的方法，其特征在于方法A步骤②所述的另一片衬底材料的SiO2厚度为200nm-1μm。
5.按权利要求1所述的方法，其特征在于方法B步骤③所述的另一片衬底材料的SiO2厚度为200nm-1μm。
6.按权利要求1、4或5的方法，其特征在于所述的SiO2层是通过热氧化或等离子体增强化学气相沉积方法制备的。
7.按权利要求1所述的方法，其特征在于：
方法B中H+或He+注入的剂量为6×1016cm-2。
8.按权利要求1所述的方法，其特征在于方法B步骤⑥中Si1-xGex发生弛豫时位错集中在Siepi层中。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010189312 CN101866874B (zh) | 2010-06-01 | 2010-06-01 | 一种利用层转移技术制备绝缘体上锗硅材料的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010189312 CN101866874B (zh) | 2010-06-01 | 2010-06-01 | 一种利用层转移技术制备绝缘体上锗硅材料的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101866874A CN101866874A (zh) | 2010-10-20 |
| CN101866874B true CN101866874B (zh) | 2013-05-22 |
Family
ID=42958522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201010189312 Expired - Fee Related CN101866874B (zh) | 2010-06-01 | 2010-06-01 | 一种利用层转移技术制备绝缘体上锗硅材料的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101866874B (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5810718B2 (ja) * | 2011-03-18 | 2015-11-11 | 富士ゼロックス株式会社 | シリコン層転写用基板及び半導体基板の製造方法 |
| CN103065931B (zh) * | 2011-10-24 | 2015-09-23 | 中国科学院上海微系统与信息技术研究所 | 一种制备半导体弛豫、应变材料并使其层转移的方法 |
| CN102347267B (zh) * | 2011-10-24 | 2013-06-19 | 中国科学院上海微系统与信息技术研究所 | 一种利用超晶格结构材料制备的高质量sgoi及其制备方法 |
| CN103219274B (zh) * | 2012-01-19 | 2015-06-10 | 中国科学院上海微系统与信息技术研究所 | 基于量子阱结构来制备SGOI或sSOI的方法 |
| CN102629552B (zh) * | 2012-04-13 | 2014-07-02 | 南京理工大学 | 应用于非制冷红外焦平面的硅锗薄膜平行转移方法 |
| FR2992464B1 (fr) * | 2012-06-26 | 2015-04-03 | Soitec Silicon On Insulator | Procede de transfert d'une couche |
| CN102738060B (zh) * | 2012-07-02 | 2014-04-23 | 中国科学院上海微系统与信息技术研究所 | 一种goi晶片结构的制备方法 |
| CN103594411A (zh) * | 2012-08-13 | 2014-02-19 | 中芯国际集成电路制造(上海)有限公司 | 绝缘体上锗硅的形成方法 |
| CN104003346B (zh) * | 2013-02-25 | 2019-05-17 | 中芯国际集成电路制造(上海)有限公司 | 一种薄膜结构、压力传感器及电子装置 |
| CN103646910B (zh) * | 2013-12-24 | 2016-06-15 | 中国科学院上海微系统与信息技术研究所 | 一种sgoi结构的制备方法 |
| CN115763256A (zh) * | 2022-11-21 | 2023-03-07 | 中国科学院微电子研究所 | 一种半导体结构的制备方法及半导体结构 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101010781A (zh) * | 2004-09-13 | 2007-08-01 | 国际商业机器公司 | 使用晶片键合技术制造无缺陷高Ge含量(25%)绝缘体上SIGE（SGOI）衬底的方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6573126B2 (en) * | 2000-08-16 | 2003-06-03 | Massachusetts Institute Of Technology | Process for producing semiconductor article using graded epitaxial growth |
| JP4613656B2 (ja) * | 2005-03-22 | 2011-01-19 | 信越半導体株式会社 | 半導体ウエーハの製造方法 |
-
2010
- 2010-06-01 CN CN 201010189312 patent/CN101866874B/zh not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101010781A (zh) * | 2004-09-13 | 2007-08-01 | 国际商业机器公司 | 使用晶片键合技术制造无缺陷高Ge含量(25%)绝缘体上SIGE（SGOI）衬底的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101866874A (zh) | 2010-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101866874B (zh) | 一种利用层转移技术制备绝缘体上锗硅材料的方法 | |
| CN100378918C (zh) | 应变半导体覆绝缘层型基底及其制造方法 | |
| JP5107911B2 (ja) | 転位の無い歪んだ結晶を作成するための方法 | |
| JP4919316B2 (ja) | 層の移転を介してシリコン・オン・グラスを製造する方法 | |
| US20030003679A1 (en) | Creation of high mobility channels in thin-body SOI devices | |
| CN101882624B (zh) | 在绝缘衬底上形成有高Ge应变层的结构及形成方法 | |
| CN102347219A (zh) | 形成复合功能材料结构的方法 | |
| TWI711118B (zh) | 用於製作應變式絕緣體上半導體底材之方法 | |
| JP6752933B2 (ja) | 多層構造体 | |
| CN106548928A (zh) | 用于射频应用的结构体和制造该结构体的方法 | |
| CN103633010B (zh) | 利用掺杂超薄层吸附制备超薄绝缘体上材料的方法 | |
| CN102290369B (zh) | 一种薄goi晶片及其制备方法 | |
| TWI746555B (zh) | 用於製作應變式絕緣體上半導體底材之方法 | |
| WO2013187079A1 (ja) | 複合基板の製造方法および複合基板 | |
| CN102810466A (zh) | 用于制造半导体衬底的方法 | |
| CN103050432B (zh) | 一种GaAsOI结构及Ⅲ-ⅤOI结构的制备方法 | |
| CN101916741B (zh) | 一种绝缘体上应变硅制备方法 | |
| CN101958271B (zh) | 利用绝缘体上硅制备悬空应变硅薄膜的方法 | |
| CN104425341B (zh) | 一种低剂量注入制备绝缘体上半导体材料的方法 | |
| US7338886B2 (en) | Implantation-less approach to fabricating strained semiconductor on isolation wafers | |
| CN101866875B (zh) | 一种利用层转移和离子注入技术制备sgoi材料的方法 | |
| JP2014003105A (ja) | 複合基板の製造方法および複合基板 | |
| JPWO2013187078A1 (ja) | 半導体基板、半導体基板の製造方法および複合基板の製造方法 | |
| CN103165511B (zh) | 一种制备goi的方法 | |
| JP2014003106A (ja) | 複合基板および複合基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130522 Termination date: 20170601 |