CN1018309B - 一种制造半导体器件的方法 - Google Patents

Abstract

一种制造半导体器件的方法，它经覆盖层3中开孔2把电接触提供给露出的电导层1的区域10。在层3上制成一种材料的第一层4至第一厚度和不同材料的第二层5至第二厚度。然后各向异性蚀刻层4和层5，蚀刻层4要比层5慢，使层3的表面3a及区域10露出后，开孔2的侧壁2a仍由所述材料40和材料50包覆，向上的距离小于开孔2的深度，并与第一层的厚度和蚀刻层4和层5的速度有关。然后，在层3上制作电导层6与区域10形成电接触。

Description

本发明涉及一种半导体器件的制造方法，包括：提供电接触到一导电层露出的一个区域，该区域经由覆盖层开孔，通过设置复盖层上另外的层被露出，各向异性地蚀刻另外的层，以便露出复盖层表面和导电层区域，因此，在限定露出区域的开孔侧壁上留下部分另外的层，又在覆盖层上形成一导电层，与该导电层的露出区域形成电接触。

US-A-4641420叙述了这样的一种方法，其中要被接触的导电层可以为掺杂硅区。虽然另外的层保留下来的部分或垫层，如US-A-4641420所描述的那样，例如氧化硅层，确实也是用作平滑开孔的侧壁，使随后的导电层，可以是一种铝层能更好的复盖，但垫层或留下部分的侧壁可能依然很陡，特别是孔底或凹孔附近，接触区和另外层的垫层或留下部分之间造成一相当陡的曲折或角度，在此处，导电层会出现断裂或变薄。

本发明的一个目的在于提供一种制造半导体器件的方法，其中以这样一方法形成另外的层的垫层或留下部分，目的在于减少接触区与另外层的垫层或留下部分的侧壁之间弯曲锐度或角度，从而减少导电层出现断裂或变薄的可能性。

按照本发明，提供一种制造半导体器件的方法，本方法包括：提供电接触到一导电层的一个区域，该区经由一覆盖开孔，通过设置于覆盖层上另外的层使之露出，各向异性地腐蚀另外的层，以露出覆盖层表面和导电层区域，在以露出区为界开孔的侧壁上留下另外的层的部分，并且在覆盖层上设置一导电层与另一导电层露出区形成电接触，其特征在于，通过在覆盖层上形成第一种材料的第一层至第一厚度， 在该第一层上形成不同的材料的第二层至第二厚度，构成另外层;以及采用各向异性蚀刻的工艺，各向异性地蚀刻另外的层，该工艺以不同的速率蚀刻第一和第二层，蚀刻第一层的速率要比第二层慢，由于以不同的速率蚀刻第一和第二层，以致各向异性蚀刻使覆盖层表面和所说的导电层露出后，开孔侧壁仍然由所说的第一种材料层和所说的不同材料层的部分包覆，所说不同材料层延伸在所说的第一种材料层上，从露出区向上直到开孔侧壁上有一小段小于孔深的距离，且该距离与第一层厚度及用以蚀刻第一和第二层的不同速率有关。

因此，实施本发明的一种方法中，另外的层包括不同材料的第一和第二层，这些材料在各向异性蚀刻时以不同的速率被蚀刻，结果，经各向异性蚀刻后留下的第一和第二层的部分具有不同的高度，于是形成的垫层具有更为缓和的斜坡侧壁，特别是邻近待接触的导电层区，所以在这个区域的随后金属化中出现断裂或减薄的可能性就会减少。但是，保留下来的部分或第二材料的垫层（即表面的形状和斜度，其上形成导电层用以接触导电层）向上延伸到开孔的侧壁的距离简单地可由选取以不同的速率蚀刻第一和第二层确定，通过选用一种适宜的各向异性蚀刻工艺和/或选定第一层厚度来确定。另一个用以实施本发明的方法，在这种情况，第一层要比第二层蚀刻得慢，有可能用常规的自动化装置准确确定各向异性蚀刻终点。

此外，按本发明应实施的方法，导电层接触区，经各向异性蚀刻后露出的大小与第二层的厚度有关，因此，各向异性蚀刻后的露出接触区的尺寸可以通过选用第二层的厚度加以调整到所希望的大小。运用本发明的实施方法还可归结为接触区要比覆盖层上的开孔少些。于是，通过采用本发明的实施方法，覆盖层上的窗口应做得比实际所希 望的接触区面积大些，以致于，例如，涉及在光敏胶掩蔽层中光刻限定小窗口的问题，为了能形成开孔可以被避免或至少被减少其影响尺寸。

按一个最佳实施例，形成的覆盖层用作绝缘层而且通过掩膜经各向异性蚀刻绝缘层形成开孔。

第一和第二层通常是绝缘层，虽然导电层也能被使用。第一和第二层之一可以由一层二氧化硅提供，而把一层氮化硅作为第一和第二层的另一层。在这里，第一层是氮化硅层而第二层为氧化硅层，用含氟等离子体可以各向异性蚀刻该另一层。

现在将通过实例，参照附图描述本发明的实施例，其中：

图1到6是实施本发明的方法中表示各工序的半导体基片局部的剖面图。

图7是采用本发明的实施方法制造的半导体器件局部的剖面图。

应注意的是，这些图为草图并非按比例绘制。这些图的局部相关尺寸和比例（特别是厚度方向），为清楚和方便起见，在附图中已被放大或缩小。在一个实施例中使用相同的（或相应的）标号常常用于表示其他实施例中相应的或类似的零件。

现在参照附图，特别是图1到图6，按本发明制造半导体器件的方法包括：形成电接触到一导电层1的区域10，该区10是经覆盖层3的开孔2，再通过覆盖在层3上的另外的层4、5使之露出;各向并性地蚀刻另外的层4、5，以便露出覆盖层3的表面3a和导电层的区域10，因而以露出区10为界的开孔2的侧壁2a上保留另外的层4、5的部分40、50;在覆盖层3上形成一导电层6，用以构成与导电层露出区10的电接触。

按照本发明，通过在覆盖层3上形成第一种材料的厚度为a的第一层4和在第一层4上形成不同材料的厚度为b的第二层5，一起构成另外的层4、5;然后，使用各向异性蚀刻的方法，该方法以不同的速率蚀刻第一和第二层4与5，蚀刻第一层4要比第二层5慢，就是以这样的工艺各向异性蚀刻另外的层4、5，因此，经各向异性蚀刻使覆盖层3的表面3a和所说的导电层1的区域10露出后，开孔2的侧壁2a仍然由所说的第一种材料层40和所说的不同的材料层部分50包覆着，所说层部分50延伸在所说的第一种材料层40上，从露出区10向上直到开孔2的侧壁2a上有一段小于开孔2深度的距离，而且与第一层4的厚度a及用以蚀刻第一和第二层4与5的不同速率有关。

现在将更详细地说明实施本发明方法的一个实例;

首先参照图1，本例中导电层1为一金属层，例如-铝层，它用作半导体器件子结构（图1到6未示出）的一部分。该导电层也可以用不含铝的电导体，诸如钛，钨，钼，钴，铬，铪，或合金以及任何上述的硅化物覆盖。正如下面参照图7将要叙述的那样，铝层可以是半导体器件最后的金属化层，也可以是中间一步的金属化层，导电层不一定必须是金属化层，但可能是，例如一掺杂的多晶硅层，如形成绝缘栅的导电栅极或甚至，例如一掺杂区，象绝缘栅场效应晶体管的源和漏区之类。当然一定明白导电层1可以是刻成图案的，例如制成所需的金属化布线或绝缘栅结构，故此，这些图中只示出导电层1-区域的部分。

就是在本实例中，这里的导电层1由铝形成，而且铝可以用常规的技术，象溅射淀积或化学汽相淀积制作在其下的子结构上，并可具 有，例如约1微米的厚度。

本实例中做为二氧化硅层的复盖层3被制作在导电层1上，可用任何适当的常规技术淀积它，例如等离子增强化学汽相淀积术或采用低压汽相淀积技术，如有机硅烷化合物之类的TEOS（三乙基氧硅烷triethyloxysilane）。覆盖层3可具有厚度，例如约0.7微米。

形成覆盖或绝缘层3之后，在覆盖层3上旋转涂布常见的光敏胶层11〔例如享特公司（Hunt    Company）生产的正性光刻胶如HPR204〕，厚度例如约1.3微米，再用常规光刻掩蔽刻图技术刻出布图以限定光刻胶膜具有的窗口12，其中开孔2是待形成的。正如以上知道的那样，虽然光刻胶层11在厚度方面几乎是覆盖层3的两倍，但为了简明，图1所示的胶层11，比实际上应当具有的胶层薄一些。

然后，通过窗口12各向异性蚀刻覆盖层3以形成开孔2，于是露出导电层1的区域10。图1表示形成开孔2后带有原范围的覆盖层3及窗口12开孔前的掩膜11的结构而把各向异性蚀刻表示成虚线。当然应知道，从上面的角度看，开孔2可有任何所希望的形状，就是俯视覆盖层3的表面3a，也可以是圆形的或近视圆形的孔，在此情况下，侧壁2a将会是连续的，虽然这里作为侧壁2a，事实上成了单一的壁。

可以采用任何适当的各向异性蚀刻技术来蚀刻覆盖层3。那么举例来说，用惰性气体为携带气体，如氩的含氟等离子体（例如氟化碳等离子，象CF₄、CHF₃或CxFy（即C₂F₆），这些适用于覆盖层是氧化硅层，SF₆或NF₆等离子，此种适用于以绝缘材料 形成的覆盖层3）可用于蚀刻开孔2。

本例中，开孔2约为1到2微米的宽度。

形成了开孔2后，用常规技术除去光敏胶膜11使覆盖层3的表面3a露出。如图2所示，又采用常规技术，比如等离子增强化学汽相淀积，用氮化硅薄层形成第一层4，从而把该复盖层3的表面3a、开孔的侧壁2a和暴露出的接触区10复盖住。在这个例子中，氮化硅层4可能有大约100毫微米（nm）的厚度。

现在参考图3，在形成氮化硅的第一层4后，采用适当的技术，例如，等离子增强化学汽相淀积技术提供氧化硅的第二层5。氧化硅的第二层5盖在整个氮化硅第一层4上，厚约200nm。

完成第二层5，本实例为氧化硅，之后，就完成了另外的层，该另外的层4、5被各向异性蚀刻。例如用各向异性的等离子蚀刻，正如参照图4和图5，下面将要加以描述的那样，使用一种蚀刻第一层4，要比蚀刻第二层5更慢的技术。

本实施例中，第一和第二层4与5分别是由氮化硅和氧化硅形成。因此，各向异性蚀刻可以用氟化碳等离子体，象四氟化碳（CF₄）、CHF₃或CxFy（即C₂F₆）之类，以氩气作携带气体来实现。本实例中则使用一种四氟化碳与CHF₃的混合物等离子体，用来蚀刻氧化硅的第二层5，至少要象蚀刻氮化硅的第一层4二倍那样快。

各向异性蚀刻的工艺可用常见技术监控，在此情况下，通过检测等离子体的组分光谱，特别是一氧化碳发射的谱线（在483mm处）来实现。而一氧化碳谱线的强度，由于蚀刻氧化硅的第二层5先是强的，随着氮化硅第一层4的顶面4a露出，如图4所示，于是锐降，最后当氮化硅的第一层已完全除去，露出复盖层3的顶面时又陡升， 所以复盖层3的氧化硅开始被蚀刻。可见，用本发明的实施方法，有了第一层4，就能用常规自动装置准确地确定各向异性蚀刻的终点。从图5可知，终点处、氮化硅的第一层4已从复盖层3的顶面3a上除去，也就是在终点处露出了最终的接触区10′，所以该点能容易准确地被检测出来，而各向异性蚀刻的过程在这一点终止。可能需稍微过腐蚀，以保证等离子氮化硅的第一层4从复盖层3的顶面被完全除去，使最后的接触区10′的表面没有绝缘物，以便于在其上制作的导电层6有良好的电接触。

由于采用各向异性的蚀刻技术，故此，只在一个方面上蚀刻该另外的层，也就是蚀刻垂直复盖层3表面3a的方向，当等离子淀积的氮化硅层表面4a刚刚露出时，开孔2侧壁2a仍然由氮化硅的第一层4和氧化硅的第二层5的部分5′包复，如图4所示。因为各向异性蚀刻法蚀刻第二层的材料，本例为氧化硅，比蚀刻第一层4的材料，如氮化硅，更快，所以用各向异性蚀刻法，在从复盖层3的表面3a除去氮化硅需用的时间内，除去开孔2的侧壁2a上的氧化硅厚度要比除去氮化硅的厚度大很多。因此，各向异性蚀刻的结果为图5所示，开孔2的侧壁2a仍然由第一层4的残留部分或垫层40包复，此外还由留在垫层40上的第二层5的残留部分或垫层50包复着。氧化硅的第二层5残留的部分或垫层50从露出了的或最后的接触区10′向上延伸到开孔2的侧壁有一段小于孔深d的距离x。于是，第二层5的垫层或留下部分50只部分地延伸到第一层4的留下部分或垫层40上，因而，如图5所见的那样，在以最终接触区10为界的开孔2的侧壁上形成一阶状断面。

各向异性蚀刻完毕，再制作如图6简略所示那样的导电层6。本 实例中，另外一层铝被作成导电层6，按照淀积导电层1相同的方法淀积导电层6。

操用不同材料的第一和第二层4与5的措施，使第一层4受蚀刻的速率比第二层5慢很多，结果如略图5所示第一和第二层4与5留下部分40与50，形成了台阶或双垫层，使得在这种情况下接触孔或开孔2的侧壁有着比别的方法更为缓变的斜坡。此外，如图5所示，各向异性蚀刻第一和第二层4与5造成第一层4的留下部分40的顶面40a有点圆。因此，使用本发明的实施方法能使在表面上形成的导电层6有相当和缓的斜坡和棱角，而不是近乎垂直的斜面和锐角，所以象不良的复盖，减薄或甚至断裂之类对导电层6来说，易于发生在近于垂直斜面或锐角的问题得以避免或至少减轻。而且，从图5可以知道，使用本发明的实施方法，结果是最终的接触区10′比最初的开孔2在面积上小了一些，为此，特别是涉及小尺寸的地方，如微米量级或更小，其他层3上的最初开孔2在截面积上应比希望的最终接触孔10′做得大些，这意味着在光刻胶掩蔽层11中被限定的窗口应比所希望的最终接触区10′要大些，以及在光刻中用光刻胶掩蔽膜确定很小的窗口中所涉及的问题要加以避免或至少减少。

上面已指出，延伸在开孔2侧壁2a的垫层50的高度x是与蚀刻第一与第二层4与5的不同速率有关，就是与用于各向异性蚀刻工艺的择优系数S。以及第一层4的厚度a有关。

按以上描述过的结构，这里第一和第二层4与5分别由氮化硅与氧化硅构成，而各向异性蚀刻法蚀刻氧化硅约象蚀刻氮化硅2倍那样快，如图4所示，一旦氮化硅层4的表面4a露了出来，用来除去复盖层3顶面3a的氮化硅第一层4厚度的时间，约2倍于从开孔2的 侧壁2a上除去氧化硅的第二层5的厚度的时间，因此，如上所举实例，这里，第一层厚为100毫微米而从开孔2侧壁2a剥离掉第二层5的厚度则约200毫微米。

发明人已发现，通常垫层50的高度X可以由公式（d-x）＝（s-1）a得出，这里d、x、s和a都已为上面指出过，由于第二层5受蚀刻是第一层的二倍那样快，得出的择优系数s为2，而第一层4具有厚度a为100nm，于是，（d-x）＝（2-1）100＝100nm。所以，在上例中，开孔深度d＝0.7μm，x＝600nm。

伸向开孔侧壁2a的保留的部分或垫层50的距离x可以通过选用各向异性蚀刻工艺加以选取。这样，作为例子，设各向异性蚀刻法蚀刻第二层5比第一层4快三倍，于是得出择优系数s为3，具有用做第一层的同样厚度a，得出的（d-x）要等于200nm，当d＝0.7μm时，x＝500nm。令维持择优系数s＝2以及把第一层4的厚度a调整到200nm，也会取得类似的结果，然而，开孔2的尺寸被迫处于增加着的第一和第二层的厚度之中。

当然，为使垫层50具有所需的高度x，也可以选用或调整第一层4的厚度a以及择优系数s两者，虽然第二层5的厚度并不影响垫层50的高度x，但会影响最终露出的接触区10′的大小，在各向异性蚀刻后，其中最终的接触区10′将有宽度，例如这儿的接触区10′大致为圆形，直径约等于开孔2的宽度减去第一和第二层4与5总厚度的二倍（这里在截面上开孔2呈圆形，宽度就是直径）。若第二层5做成厚于或薄于经各向异性蚀刻后相应的较厚或较薄地留下残留的部分或垫层50，从而最始的接触区10′会缩小或变大一些。 因此，通过选用大于所希望的最终接触区10′能允许的第二层5的厚度，可以选定最终接触区10′的大小，从而可以用光刻胶掩蔽层11中的窗口12去确定开孔2到大于所希望的接触区10′以便因在掩膜层11中光刻确定1到2微米小窗口可能出现的问题得以避免或至少减少。

在上面描述的实例中，第一和第二层4与5分别由氮化硅与氧化硅形成。但是，任何适当的两种不同的材料都可用于制作第一和第二层4与5，只要各向异性蚀刻技术能实现被蚀刻的第一层比第二层蚀刻得更慢都可行。因此举例来说，第一和第二层之一可以是一种聚酰亚胺或氮氧化硅层，而另一层可以是一氮化硅或氧化硅层。同样地，第一层4可能为氧化硅层而第二层5为氮化硅层，此时，各向异性蚀刻工艺应当选用使氮化硅受蚀刻要比氧化硅更快，例如可使用含氧的SF₆等离子，还以惰性气体象氩作携带气体。

因为挑选使用的氮化硅有被严重沾污或污染的可能性，第一和第二层4与5两者都用氧化硅制成，第二层5经掺杂，以便确保第二层5比第一层4蚀刻得更迅速。然而，掺杂与不掺杂的氧化硅之间蚀刻的择优系数S一般不太大，常常小于2。

第一层4可以是氧化铝（Al₂O₃）层，这会有好处，Al₂O₃层比之仍用氧化硅的第二层受蚀刻会慢得多。而且，使用Al₂O₃作第一层可能是必要的，一旦已经形成垫层50，在各向异性蚀刻工艺中还要执行另一步工序，例如调整用于各向异性蚀刻工艺中等离子体的含量，以便除去所需接触区10′上残留的氧化铝。三氯化磷可以被用于清除任何这样的残存的氧化铝。

图7是表示一电子器件的单晶硅半导体基片70的剖视简图，例 如象CMOS集成电路，集成电路具有利用按本发明的方法制作的金属化层。

如图7示出的半导体基片部分70，邻接基片70的表面70a有一掺杂区71。半导体基片70当然会含有许多这样的掺杂区。图7所示的特殊的区域71成为绝缘栅场效应晶体管（MOST）的一个源或漏区。MOST的绝缘栅极用淀积在薄氧化硅栅极层73上的掺杂多晶化硅导电栅极72，制作在基片70的表面70a上。场氧化物74（图7中以虚线部分标示）按现有的方法经局部氧化形成，用以限定MOST区域。

为了提供较低的接触电阻到后来的金属化层，整个表面70a溅射淀积钛，随后，迅速加热基片70，在露出硅的表面区形成钛的硅化物接触层75，那就是在掺杂区71与多晶硅栅极层72上。绝缘材料上残留的钛由腐蚀液，例如过氧化氢与氢氧化氨的水溶液除去。其他的硅化物，如硅化钴可用以取代硅化钛。

然后，通过化学汽相淀积，把绝缘层76淀积到表面上，运用常规的刻蚀技术打开通孔77，穿过绝缘层76能够与后来的金属化层连接。导电插塞80可以通过先淀积粘合层（未示出）到绝缘层76上并进入通孔74以改善后续淀积的钨层与绝缘材料的粘合。粘合层可以是，例如钛或钛-钨，按现有技术可溅射淀积形成。淀积钨，例如用化学汽相淀积后，蚀刻了已淀积好的材料，比如使用SF₆等离子蚀刻工序，留下通孔77内钨插塞80使绝缘层76的表面露出。于是，按常规方法，通过溅射淀积与布图形成导电的金属化层，本例中为铝层100。另一方面，可省去插塞80而把导电层直接淀积到通孔77内。

本例中，导电层100相应于图1到5所示的导电层1，其下带有绝缘层及形成品件子结构101的半导体基片，其上制作有导电层100。

此外，如上所述，本发明的实施方法还用另外的金属化层6′，经在复盖层3′中形成和按上述方法设有垫层40′与50′的开孔2′，去接触导电层100。在这里，另一层6′是最终的金属化层，纯化层（图7中未曾示出），作为本领域中的常规技术，要盖在另外的金属层上。

再次，图7所示的实例，本发明的实施方法被用于做第二层，其可能是最后形成的金属化层并联接到下面的，如最初看到的，金属化层。按照本发明的方法还可用于做第二、第三、第四等等金属化层，去接触下面的，即第一、第二、第三等等金属化层，从图7就会清楚这一点。除此外、可运用本发明的实施方法，特别在不设置钨塞的地方，便于把第一金属化层连接到半导体基片的区域，例如图7所示的区域71和/或连接到绝缘栅极72或连接到其他表面零件象导电条之类上。

虽然在上面描述的方法，第一和第二层4与5都是绝缘层，当然不一定总是这样情况，实际上，第一和第二层也可以是导电层，例如分别为钨与钛-钨合金层。

此外，在参照该图的上述方法中，尽管另外的层由第一和第二层4与5构成，但也可以由三层或更多的层组成另外的层，各层用选择的各向异性蚀刻工艺，以不同的速率受到蚀刻，使得蚀刻第一层最慢，而最后一层最快，从而形成三个或更多的阶形垫层配置于开孔侧壁2a上。

看过本披露内容之后，对本领域的技术人员来说，其他的一些改变会是明显的。这样的改进可包括本领域已有的和可以代用的其他特征，或添加其已经描述过的特征。虽然本申请的权利要求书已表述了特定的各特征的组合，但应理解，本申请揭示的范围也包括任何在这里明显或不明显公开的新特征的组合或新特征，或包括是否关系到在任何权利要求中与目前权利要求相同的发明的那个特征或那些特征的一个或更多特征的任何普遍化或修改。申请人特此告知公众，当本申请或任何进一步衍生于此的申请付诸实行时，可以阐述这样的特征和/或这样的特征组合的新的权利要求书。

Claims (6)

1、一种制造半导体器件的方法，该方法包括：提供电接触到一导电层的一个区域，该区域经由一复盖层开孔，通过设置复盖层上的另外的一层，各向异性蚀刻另外的层，以露出复盖层表面和导电层区域，在以露出区为界开孔的侧壁上留下另外层的部分，并且在复盖层上设置一导电层与露出的另一导电层区域形成接触，其特征在于，通过在复盖层上形成第一种材料的第一层至第一厚度，再在该第一层上以不同的材料形成第二层至第二厚度，组成另外的层，以及采用各向异性蚀刻的工艺，以不同的速率蚀刻第一和第二层，蚀刻第一层的速率要比第二层慢，所以，各向异性蚀刻使复盖层表面和所说的导电层露出后，开孔侧壁仍然由所说的第一种材料层和所说的不同材料的部分包复着，所说不同材料的部分延伸在所说的第一种材料层上，从露出区向上直到开孔侧壁上有一段小于孔深的距离，且该距离与第一层厚度及用以蚀刻第一层和第二层的不同速率有关。

2、按权利要求1所说的方法，其特征在于，设置的复盖层用作绝缘层并通过掩膜各向异性地蚀刻绝缘层形成开孔。

3、按权利要求1或2所述的方法，其特征在于，设置的第一和第二层用作绝缘层。

4、按权利要求3所述的方法，其特征在于，设置的第一层和第二层之一是氧化硅层，而第一和第二层的另一层是氮化硅层。

5、按权利要求4所述的方法，其特征在于，第一层为氮化硅层而第二层为氧化硅层。

6、按权利要求5所述的方法，其包括，用含氟的等离子体各向异性蚀刻另外的层。

Images